JP2573201B2 - 半導体素子の拡散層形成方法 - Google Patents

半導体素子の拡散層形成方法

Info

Publication number
JP2573201B2
JP2573201B2 JP62043567A JP4356787A JP2573201B2 JP 2573201 B2 JP2573201 B2 JP 2573201B2 JP 62043567 A JP62043567 A JP 62043567A JP 4356787 A JP4356787 A JP 4356787A JP 2573201 B2 JP2573201 B2 JP 2573201B2
Authority
JP
Japan
Prior art keywords
diffusion layer
mask
forming
opening
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62043567A
Other languages
English (en)
Other versions
JPS63211619A (ja
Inventor
文彦 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62043567A priority Critical patent/JP2573201B2/ja
Priority to US07/131,732 priority patent/US4797371A/en
Publication of JPS63211619A publication Critical patent/JPS63211619A/ja
Application granted granted Critical
Publication of JP2573201B2 publication Critical patent/JP2573201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子の拡散層形成方法に係り、例え
ば逆バイアスされるpn接合が基板表面に終端するプレー
ナ構造の半導体素子のガードリング等の形成に適用して
特に有用な拡散層形成方法に関する。
（従来の技術） アバランシェ・フォト・ダイオード（APD）は、pn接
合に高い逆バイアスを印加した状態で受光を行ない、高
電界領域での雪崩増倍作用を利用してキャリアの増倍を
行なう受光素子である。APDの信頼性を高めるために
は、素子のプレーナ化が重要である。プレーナ型APDで
は、受光部のpn接合が基板表面に終端するため、受光部
周辺のpn接合に小さい曲率半径の部分が生じる。この小
さい曲率半径の部分は電界が集中するため、受光部より
先に降伏してしまう。これはエッジ・ブレークダウンと
呼ばれる。このエッジ・ブレークダウンを防ぐために従
来より、受光部周辺にガードリングを形成することが行
われている。受光部のpn接合は階段接合を形成するよう
に不純物拡散が行われるのに対し、ガードリングは不純
物を深くなだらかに拡散させて傾斜接合を形成する。こ
れにより、ガードリング部の受光部に対する耐圧差をで
きるだけ大きくとれるようにしている。例えば、InGaAs
/InP系に代表されるIII−Ｖ族化合物半導体を用いたAPD
では、ｐ型拡散層の不純物にはCdが用いられ、ガードリ
ング形成にはBeのイオン注入が一般に用いられる。
しかしながら、一般にイオン注入された不純物は深さ
方向には深く拡散しても、横方向には余り拡散しない。
Beも例外ではない。従ってBeのイオン注入によるガード
リングでは、横方向の不純物濃度勾配がそれ程なだらか
にならず、受光部との耐圧差は期待された程のものは得
られていない。
この様な問題を解決するため、ガードリングの横方向
の不純物濃度分布を等価的になだらかにする構造や方法
がいくつか提案されている。例えば、条件を異ならせた
２回のイオン注入を行なう方法（特開昭60-198786号公
報，特開昭61-101084号公報等）、イオン注入領域周辺
部の基体表面をエッチング除去する方法（特開昭60-198
785号公報）、或いはイオン注入のマスクとなる絶縁膜
に所定の膜厚分布を持たせる方法（特開昭61-101085号
公報）などである。
しかしこれらの方法も一定の効果が得られるものの、
未だ問題がある。前者では、ガードリング形成にイオン
注入工程が２回必要であり、工程が複雑である。しか
も、イオン注入は少なからず基板結晶に欠陥をもたらす
ので、耐圧低下やもれ電流の増加の原因となる。。後者
の方法では、マスクとなる絶縁膜の膜厚分布を正確に制
御するが難しく、工程も複雑であり、歩留り低下やコス
ト高をもたらす。
一方、本発明者らは先に、InGaAsP/InP系APDのガード
リングに不純物としてMgを用いることが有効であるを提
案している（特願昭60-210419号，特願昭60-271568
号）。ところが、Mgをイオン注入した後、半導体基体に
保護膜を設けず、雰囲気を調整して基体を構成する元素
の解離を抑えつつ熱処理を行なういわゆるキャップレス
・アニールを行なうと、注入されたMgが基体から蒸発
（外方拡散）し、基体表面全体に再拡散されるというこ
とが明らかになった。これは、1000K（727℃）でのMgの
蒸気圧が12torrであり、Beの場合の10-7torrに対し、非
常に高いためと考えられる（例えば、Honig et al “VA
POR PRESSURE DATA FOR THE SOLID AND LIQUID ELEMENT
S",RCA REVIEW,june 1969）。またこの様な問題が発生
するのは、Mgのドーズ量が５×1013／cm2以上の場合で
あることも、明らかになった。
（発明が解決しようとする問題点） 以上のように従来のプレーナ型APDでは、受光部に対
して十分な耐圧差を持つガードリングを形成することは
難しく、またガードリングの横方向不純物分布をなだら
かにするための工程は複雑で、工程制御も難しいといっ
た問題があった。
本発明はこの様な問題を解決した半導体素子の拡散層
形成方法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、蒸気圧の高い不純物を基体に導入してキャ
ップレス・アニールを行なった時、導入された不純物は
一旦外方拡散し、再度基体に拡散されるという現象を積
極的に利用する。即ち本発明は、基体の第１導電型半導
体層表面に選択的に第２導電型拡散層を形成するに当た
って、先ず選択的に基体の所定領域に不純物を導入し、
次いで所定の開口をもつマスクが形成された状態で熱処
理を行ない、導入された不純物を外方拡散させ再度マス
クを通して基体に拡散させる。
（作用） この様な方法によれば、得られる拡散層は、直接イオ
ン注入等により形成される部分と、これに隣接する領域
に基体から一旦外部に拡散した不純物が再度気相から基
体に拡散されて形成される部分とから構成され、横方向
になだらかな不純物濃度分布を持つ。しかも拡散層形成
のためのイオン注入工程は１回であり、簡単である。拡
散層のうち雰囲気からの再拡散により形成される部分
は、結晶欠陥が生じることはなく、従って拡散層の耐圧
向上およびもれ電流の防止が図られる。拡散層形成のた
め、例えば最初の不純物イオン注入とその後の熱処理工
程とでマスクを２つ用いたとしても、これらはパターン
が異なるのみである。従って、マスクの膜厚を制御して
イオン注入深さを部分的に異ならせる方法に比べて、工
程制御は容易である。
特に本発明の方法をガードリングの形成に適用すれ
ば、理想的な不純物分布をもつガードリングが得られ、
優れた素子特性を得ることができる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｅ）は、InGaAsP/InP系APDに適用し
た一実施例のガードリング形成工程を示す。第１図
（ａ）は、APD用エピタキシャル・ウェーハに、所定の
絶縁膜７（第１のマスク）を形成し、これにリング状の
開口８を開けた状態である。エピタキシャル・ウェーハ
は、ｎ+型InP基板１に、ｎ+型InPバッファ層2,n型InGaA
sP光吸収層3,n型InGaAsPバッファ層4,n型InPキャリア増
倍層５および低濃度のｎ-InP層６を順次エピタキシャル
成長して得られる。各層の代表的な不純物濃度と厚み
は、InGaAs光吸収層３が５×1015／cm3,3μｍ、InGaAsP
バッファ層３は１×1016／cm3,0.5μｍ、InPキャリア増
倍層４は２×1016／cm3,0.8μｍ、ｎ-型InP層６は５×1
015／cm3,3μｍである。絶縁膜７はこの実施例では0.5
μｍ以上のCVDSiO2膜であり、その開口８は後に形成さ
れるｐ型拡散層の外周部即ちpn接合終端部がその内部に
位置するように、外径ａと内径ｂが設定されたリング状
をなす。即ち後に拡散形成されるｐ型拡散層の径をｒと
した時、 ｂ≦ｒ＜ａ なる関係を満たす。具体的には、ａ＝120μｍ、ｂ＝70
μｍとする。この状態で第１図（ｂ）に示すようにMgの
イオン注入を行ない、イオン導入層９を形成する。イオ
ン注入条件は加速電圧150KeV、ドーズ量１×1014／cm2
とする。
この後絶縁膜７を除去し、改めて第１図（ｃ）に示す
ように絶縁膜（第２のマスク）10を堆積形成する。この
絶縁膜10は、後の熱処理工程を考えるとウェーハの熱膨
張係数との関係でリン・ケイ酸ガラス（PSG）膜が好ま
しく、厚みは0.3μｍ以上とする。この絶縁膜10に設け
る開口11の外径ｃと内径ｄは先の絶縁膜７の開口８のそ
れとの関係で次のような条件 ｂ≦ｄ＜ａ＜ｃ を満たすものとする。具体的には例えば、ｄ＝ｂとし、
ｃはａより２〜５μｍ大きく設定する。
この状態で次に、ウェーハの構成元素の解離を防ぐよ
うに調整された雰囲気中で熱処理（キャップレス・アニ
ール）を行なう。具体的には、PH3を6000ppm含むＨ2雰
囲気中で750℃,20分の熱処理を行なう。これにより、イ
オン注入層９のMgは一部が一旦開口11から雰囲気中に外
方拡散し、再度開口11からウェーハに拡散して、第１図
（ｄ）に示すように横方向に広がりを持ったｐ型のガー
ドリング12が形成される。即ちガードリング12は、イオ
ン注入領域で深いpn接合をもち、その外側に雰囲気から
の再拡散により形成された浅いpn接合をもつ状態にな
る。
この後、通常の工程に従って第１図（ｅ）に示すよう
に、受光部を構成するｐ型拡散層13をCdの熱拡散により
形成し、パシベーション膜14を形成する。パシベーショ
ン膜14には必要なコンタクト孔を開けてｐ側電極15を形
成し、ウェーハ裏面にはｎ側電極16を形成する。
なお上記説明ではイオン導入層の形成を絶縁膜７を形
成してイオン注入により行なったが、これは絶縁膜を形
成することなしに、イオンビーム描画方式により形成し
てもよい。
この実施例によるAPDのpn接合の逆方向電流−電圧特
性を、比較例と共に第２図に示す。第２図の曲線21は、
Cdの熱拡散による階段接合の基準特性であり、エッジ・
ブレークダウンがないようにメサ構造とした場合、した
がってガードリングもない場合の特性である。これに対
し、曲線22および23はそれぞれ、BeおよびMgを不純物と
して１回のイオン注入とキャップレス・アニールにより
一般的なガードリングを形成した場合である。そして曲
線24は本発明の実施例の場合である。イオン注入条件
は、Beの場合ドーズ量１×1013／cm2とし、Mgの場合ド
ーズ量１×1014／cm2とした。熱処理はいずれも750℃,2
0分である。このデータから明らかなように、従来の方
法でガードリングを形成した場合、Cdの熱拡散による階
段接合に対して数十Ｖの耐圧差であるのに対し、この実
施例では100V以上の耐圧差が得られている。
第３図（ａ）（ｂ）は、InP層にMgをイオン注入した
時の活性化率を測定した結果である。第３図（ａ）に示
すようにMgの活性化率は、加速電圧100〜200KeVの範囲
で大きい値を示す。またドーズ量が１×1014／cm2を超
えると急激に活性化率が低下することが、第３図（ｂ）
から明らかである。従って、ドーズ量は５×1013/cm2〜
１×1014／cm2の範囲に選ぶことが望ましい。
第４図は、Mgイオン注入層からの蒸発（外方拡散）と
雰囲気からの再拡散により形成されるpn接合の深さを測
定した結果である。イオン注入条件は、ドーズ量１×10
14／cm2、加速電圧150KeVであり、熱処理温度をパラメ
ータとし、熱処理時間を横軸として拡散深さを示してい
る。700℃,10分以上の熱処理で拡散層は深く形成され始
め、20分でほぼ２μｍ程度の深さに飽和する。このデー
タから、前述の開口外径ａとｃの関係は ｃ−ａ＝２〜５μｍ 程度が適当である。また熱処理温度を800℃以上にする
と表面荒れがひどくなり、実用上問題であることが判明
した。
以上のようにこの実施例によれば、Mgの蒸気圧が高い
性質を利用して、簡単な工程で主接合に対して耐圧差の
大きいガードリングを形成することができる。
第５図（ａ）〜（ｄ）は他の実施例のAPDのガードリ
ング形成工程を示す。先の実施例と対応する部分には、
同一符号を付して詳細な説明は省く。この実施例では、
受光部を構成する拡散層とガードリングとを同じ不純物
による１回のイオン注入と熱処理により形成する。ｎ+
型InP基板１に、ｎ+型InPバッファ層からｎ型InP増倍層
５まで順次エピタキシャル成長させることは先の実施例
と同様である。この後第５図（ａ）に示すように、受光
部の主接合が形成される部分が凸型となるように、その
周辺を所定深さエッチングにより除去する。次いでこの
周辺部に第５図（ｂ）に示すように低濃度のｎ-型InP層
６を埋込み形成する。この後第５図（ｃ）に示すよう
に、絶縁膜（第１のマスク）17を形成し、これに開口18
を開ける。この絶縁膜17は先の実施例と同様CVDによるS
iO2膜とし、開口18は径ｅが主接合が形成されるべき領
域より大きい円状とする。そしてこの開口18を通してMg
をイオン注入し、イオン注入層19を形成する。この後絶
縁膜17をエッチング除去し、第５図（ｄ）に示すように
改めて絶縁膜（第２のマスク）20を形成し、これに先の
開口18より大きい径ｆの円状の開口21を設け、この状態
で熱処理する。絶縁膜20はやはり先の実施例と同様PSG
膜とし、熱処理の条件も先の実施例と同様とする。この
結果、第５図（ｄ）に示すように、ｎ型InP層５の部分
は周辺より比較的高濃度であるために階段接合をなすｐ
型拡散層22となり、その周辺に傾斜接合をなす先の実施
例と同様のガードリング23が形成される。
この実施例によれば、先の実施例に比べて少ないイオ
ン注入工程で先の実施例と同様の耐圧差の大きいガード
リング構造が実現される。
本発明は、上記実施例に限られるものではなく、更に
種々変形して実施することが可能である。
第６図（ａ）は、第１図の実施例と同様のInP系APD用
ウェーハ31に第１のマスクを用いてMgイオン注入層32を
形成した後、第２のマスクとなる絶縁膜33を形成した状
態である。この絶縁膜33には同心的に複数のリング状開
口341,342,343,344が形成されている。この状態で先の
実施例と同様の条件で熱処理を行なうと、第６図（ｂ）
に示すようなガードリング35が形成される。先の各実施
例に比べてガードリング35は外に向かってpn接合深さが
非常に緩やかなものとなり、等価的に大きい半径をもつ
ガードリングとなる。複数の開口341〜344の幅はこの実
施例では、図示のように外側程狭くしているが、同じ幅
としても同様の効果が得られる。
第７図は、第２のマスクの開口41,42を完全なリング
状ではなく、円周上で飛び飛びの開口部の集合として形
成した例である。この様なマスクとしても、その開口部
の間隔を適当に選ぶことにより、先の各実施例と同様の
ガードリングを形成することができる。
第２のマスクの開口の内径はイオン注入層の外径より
小さいことは必ずしも必要ではない。例えば、第８図に
示すようにInP系のAPD用ウェーハ51に第１のマスク（図
示せず）を用いて同心的に二つのMgイオン注入層521,52
2を形成する。内側のイオン注入層521はガードリングの
一部となるものであり、外側のイオン注入層522は単に
不純物蒸発源として設けたものである。この状態で図示
のような第２のマスク53を形成する。この第２のマスク
53は、内側のイオン注入層521の僅か外側に一つの開口5
41をもち、外側のイオン注入層522とほぼ一致するもう
一つの開口542をもつ。この様な第２のマスク53を設け
て先の実施例と同様に熱処理を行なうと、イオン注入層
522のMgが開口542を通して蒸発して、開口541を通して
ウェーハ51に再拡散される。これにより先の各実施例と
同様のガードリングが得られる。
以上では、InGaAs/InP型APDのMgによるガードリング
形成の実施例を説明したが、他の半導体材料および不純
物の組合わせでも本発明は有効である。例えば、基体と
してGaAs,GaSb,ZnS,ZnSe,InGaAs,InGaAsPなどを用い、
不純物としてMgと同様に蒸気圧の高いZnやYb,Cd,S,Te,S
e等を用いてガードリングなどの拡散層を形成する場合
に本発明を適用することができる。II-VI族化合物半導
体の場合には、Naをガードリングの不純物とする場合に
本発明は有用である。更に実施例では、ガードリング形
成の際の第1,第２のマスクとして絶縁膜を用いたが、金
属マスクなど他の材料を用いてもよいし、またマスクレ
スで選択イオン注入を行なう場合も、本発明は有効であ
る。更にまた本発明は、APDに限らず、逆バイアスされ
るpn接合が基体表面に終端するプレーナ構造の半導体素
子一般に適用することが可能である。
以上の実施例では、本発明をガードリングの形成に適
用した場合、即ち素子の主接合を構成すべき主拡散層に
対してその周囲に補助的に設けられる拡散層を形成する
場合を専ら説明したが、本発明はこの様な補助拡散層の
形成に限らず、そのまま素子の主接合を構成する拡散層
の形成に利用してもよい。
第９図（ａ）〜（ｅ）は、本発明をLDD（Lightly Dop
ed Drain）構造のMOSFETに適用した実施例を示す。ｐ型
基板61にゲート絶縁膜62を介してゲート電極63を形成し
（ａ）、次いで全面にCVD絶縁膜64を堆積する（ｂ）。
そして反応性イオンエッチング法よりCVD絶縁膜64をエ
ッチングしてこれをゲート電極63の側壁部にのみ残し、
この残された絶縁膜64とゲート電極63をマスクとしてイ
オン注入を行ってソース，ドレイン領域にｎ+型層65,66
を形成する（ｃ）。この後絶縁膜64,62をエッチング除
去してソース，ドレイン領域の基板面を露出させ、熱処
理を行なうことにより、ｎ+型層65,66の不純物を雰囲気
中に拡散させ、再度雰囲気からの拡散によりゲート電極
63に近い位置にｎ-型層67,68を形成する（ｄ）。最後に
全面をCVD絶縁膜69で覆い、コンタクト孔を開けてソ
ー，ドレインのオーミック電極70,71を形成する
（ｅ）。
こうしてこの実施例によれば、チャネル領域近傍にイ
オンダメージを与えることなく、微細素子に有用なLDD
構造を簡単に形成することができる。
第10図（ａ），（ｂ）は本発明をLDD構造のMESFETに
適用した実施例である。ｐ型基板81にまず、図示のよう
な積層構造のゲート電極82,83を形成する（ａ）。下部
ゲート電極82は例えば、基板81がInPあるいはGaAsであ
る場合、WNx等であり、基板81との間にショットキー障
壁を構成する。上部ゲート電極83は下部電極82とは異種
金属であり、上部電極83をマスクとして下部電極82をパ
ターニングする際に十分にオーバーエッチングすること
により、図示のようなオーバーハング状態を形成する。
そして上部ゲート電極83をマスクとし不純物をイオン注
入してソース，ドレイン領域にｎ+型層84,85を形成す
る。その後熱処理を加え、ｎ+型層84,85の不純物を一部
外方拡散させ、再度雰囲気から基板に拡散させることに
より、下部ゲート電極82に隣接してｎ-型層86,87を形成
する（ｂ）。
この実施例によっても、チャネル領域に隣接する部分
のｎ-型層を直接イオン注入によらず形成することがで
き、従って先の実施例と同様の効果が得られる。しかも
この実施例では、イオン注入時は上部ゲート電極83がマ
スクとなり、その後の熱処理工程での不純物再拡散では
下部ゲート電極82がマスクとなるので、これらの工程を
通じて、不純物を導入するマスクパターンを変更する必
要がなく、従って工程は簡単である。
その他、本発明はその趣旨を逸脱しない範囲で種々変
形して実施することができる。
［発明の効果］ 以上述べたように本発明によれば、一旦イオン注入し
た不純物の蒸発，再拡散を利用して横方向になだらかな
不純物濃度分布を形成した，耐圧の高い拡散層を形成す
ることがきる。特にガードリング形成に利用すれば、主
接合に対する耐圧差の大きいガードリングを得ることが
できる。しかも本発明ではイオン注入は１回のみで工程
は簡単であり、イオン注入深さの制御のためにマスク厚
の正確な制御を行なう必要もない。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の一実施例によるInP系A
PDのガードリング形成工程を示す図、第２図は得られた
ガードリングの耐圧特性を従来法によるものと比較して
示す図、第３図（ａ）（ｂ）は同実施例のMgのイオン注
入条件と活性化率の関係を示す図、第４図は同じく熱処
理条件と再拡散部の拡散深さの関係を示す図、第５図
（ａ）〜（ｄ）は他の実施例のガードリング形成工程を
示す図、第６図（ａ）（ｂ）は更に他の実施例でのガー
ドリング形成工程の要部を示す図、第７図および第８図
は更に他の実施例での熱処理時のマスク構成例を示す
図、第９図（ａ）〜（ｅ）は本発明をLDD構造のMOSFET
に適用した実施例を示す図、第10図（ａ）（ｂ）はLDD
構造のMESFETに適用した実施例を示す図である。 ６……ｎ-型InP層（第１導電型半導体層）、７……絶縁
膜（第１のマスク）、８……開口、９……Mgイオン導入
層、10……絶縁膜（第２のマスク）、11……開口、12…
…ガードリング、13……ｐ+型層（第２導電型拡散
層）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 Ｈ０１Ｌ 29/78 ３０１Ｐ 31/107 7376−4Ｍ 29/80 Ｆ

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】基体の第１導電型半導体層表面に選択的に
    第２導電型拡散層を形成する方法であって、前記基体に
    選択的に不純物を導入する工程と、前記基体に導入され
    た不純物を外方拡散させ所定の開口をもつマスクを通し
    て再度基体に拡散させる熱処理工程とを備えたことを特
    徴とする半導体素子の拡散層形成方法。
  2. 【請求項２】前記第２導電型拡散層は、素子の主接合を
    構成する主拡散層のガードリングとなる補助拡散層であ
    る特許請求の範囲第１項記載の半導体素子の拡散層形成
    方法。
  3. 【請求項３】前記主接合を構成すべき主拡散層は、前記
    ガードリングを構成すべき補助拡散層形成後に形成され
    る特許請求の範囲第２項記載の半導体素子の拡散層形成
    方法。
  4. 【請求項４】前記不純物を導入する工程は、前記基体の
    素子の主接合を構成すべき主拡散層形成領域周辺部に所
    定の開口をもつマスクを形成し、このマスクを通して行
    なう特許請求の範囲第１項記載の半導体素子の拡散層形
    成方法。
  5. 【請求項５】前記不純物を導入する工程は所定の開口を
    もつ第１のマスクを通して行ない、前記熱処理工程での
    マスクを第２のマスクとして、第１のマスクの開口をリ
    ング状としてその外径をa,内径をｂ、前記第２のマスク
    の開口をリング状としてその外径をc,内径をｄとし、素
    子の主接合を構成すべき主拡散層の径をｒとしたとき、 ｂ≦ｒ＜ａ ｂ≦ｄ＜ａ＜ｃ なる関係に設定される特許請求の範囲第１項記載の半導
    体素子の拡散層形成方法。
  6. 【請求項６】前記第１導電型半導体層は低濃度ｎ型InP
    層であり、前記第２導電型拡散層はMgのイオン注入によ
    り形成されるガードリングとして補助の拡散層であり、
    このガードリングに囲まれた領域にCdの熱拡散により素
    子の主接合を構成すべき高濃度ｐ型の主拡散層が形成さ
    れる特許請求の範囲第１項記載の半導体素子の拡散層形
    成方法。
  7. 【請求項７】前記低濃度InP層は、不純物濃度２×1015
    ／cm3〜１×1016／cm3であり、前記Mgのイオン注入条件
    は加速電圧100〜300KeV、ドーズ量５×1013／cm2〜１×
    1014／cm2である特許請求の範囲第６項記載の半導体素
    子の拡散層形成方法。
  8. 【請求項８】前記熱処理工程は、前記基体を構成する元
    素の解離を防ぐように調整された雰囲気中で行われる特
    許請求の範囲第１項記載の半導体素子の拡散層形成方
    法。
  9. 【請求項９】前記第１導電型半導体層は、主接合を構成
    すべき第２導電型の主拡散層およびガードリングを構成
    すべき第２導電型の補助拡散層形成前に予め前記主拡散
    層形成領域が比較的高濃度でその周囲が低濃度の状態に
    設定されており、前記不純物を導入する工程で用いる第
    １のマスクはその開口が前記主拡散層形成領域を含む円
    状とし、前記熱処理工程で用いる第２のマスクの開口は
    第１のマスクのそれより径の大きい円状として、前記主
    拡散層の形成と補助拡散層形成とを同時に行なうように
    した特許請求の範囲第１項記載の半導体素子の拡散層形
    成方法。
  10. 【請求項１０】前記不純物を導入する工程で用いる第１
    のマスクはその開口をリング状とし、前記熱処理工程で
    用いる第２のマスクはその開口を最も内側のものが第１
    のマスクの開口と一部重なる複数のリング状とした特許
    請求の範囲第１項記載の半導体素子の拡散層形成方法。
JP62043567A 1987-02-26 1987-02-26 半導体素子の拡散層形成方法 Expired - Fee Related JP2573201B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62043567A JP2573201B2 (ja) 1987-02-26 1987-02-26 半導体素子の拡散層形成方法
US07/131,732 US4797371A (en) 1987-02-26 1987-12-11 Method for forming an impurity region in semiconductor devices by out-diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62043567A JP2573201B2 (ja) 1987-02-26 1987-02-26 半導体素子の拡散層形成方法

Publications (2)

Publication Number Publication Date
JPS63211619A JPS63211619A (ja) 1988-09-02
JP2573201B2 true JP2573201B2 (ja) 1997-01-22

Family

ID=12667321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62043567A Expired - Fee Related JP2573201B2 (ja) 1987-02-26 1987-02-26 半導体素子の拡散層形成方法

Country Status (2)

Country Link
US (1) US4797371A (ja)
JP (1) JP2573201B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088610A (ko) * 2015-01-16 2016-07-26 엘지전자 주식회사 태양 전지의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8817886D0 (en) * 1988-07-27 1988-09-01 British Telecomm Avalanche photodiode structure
US5089427A (en) * 1990-12-03 1992-02-18 Motorola Inc. Semiconductor device and method
US5223704A (en) * 1992-03-31 1993-06-29 At&T Bell Laboratories Planar buried quantum well photodetector
JP2001352079A (ja) * 2000-06-07 2001-12-21 Nec Corp ダイオードおよびその製造方法
US6391783B1 (en) * 2000-07-13 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to thin down copper barriers in deep submicron geometries by using alkaline earth element, barrier additives, or self assembly technique
JP3612494B2 (ja) * 2001-03-28 2005-01-19 株式会社日立製作所 表示装置
US20050059260A1 (en) * 2003-09-15 2005-03-17 Haowen Bu CMOS transistors and methods of forming same
WO2019211968A1 (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
CN110190148A (zh) * 2019-04-30 2019-08-30 武汉光谷量子技术有限公司 一种雪崩光电二极管及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938068B1 (ja) * 1966-11-19 1974-10-15
US3717516A (en) * 1970-10-23 1973-02-20 Western Electric Co Methods of controlling the reverse breakdown characteristics of semiconductors, and devices so formed
DE2104752B2 (de) * 1971-02-02 1975-02-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum Herstellen einer Halbleiter-Kapazitätsdiode
US3765961A (en) * 1971-02-12 1973-10-16 Bell Telephone Labor Inc Special masking method of fabricating a planar avalanche transistor
US3832246A (en) * 1972-05-22 1974-08-27 Bell Telephone Labor Inc Methods for making avalanche diodes
US3886579A (en) * 1972-07-28 1975-05-27 Hitachi Ltd Avalanche photodiode
US4240843A (en) * 1978-05-23 1980-12-23 Western Electric Company, Inc. Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing
JPH065785B2 (ja) * 1984-03-22 1994-01-19 日本電気株式会社 半導体受光素子の製造方法
JPH06105795B2 (ja) * 1984-10-24 1994-12-21 日本電気株式会社 ▲ｉｉｉ▼―▲ｖ▼族半導体受光素子の製造方法
JPH06101578B2 (ja) * 1984-03-22 1994-12-12 日本電気株式会社 プレーナ型ヘテロ接合アバランシェフォトダイオード
JPS61101084A (ja) * 1984-10-24 1986-05-19 Nec Corp 化合物半導体受光素子の製造方法
US4642878A (en) * 1984-08-28 1987-02-17 Kabushiki Kaisha Toshiba Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US4743569A (en) * 1987-04-20 1988-05-10 Texas Instruments Incorporated Two step rapid thermal anneal of implanted compound semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088610A (ko) * 2015-01-16 2016-07-26 엘지전자 주식회사 태양 전지의 제조 방법
KR102320551B1 (ko) 2015-01-16 2021-11-01 엘지전자 주식회사 태양 전지의 제조 방법

Also Published As

Publication number Publication date
JPS63211619A (ja) 1988-09-02
US4797371A (en) 1989-01-10

Similar Documents

Publication Publication Date Title
US5157473A (en) Avalanche photodiode having guard ring
US4679305A (en) Method of manufacturing a heterojunction bipolar transistor having self-aligned emitter and base and selective isolation regions
US4269631A (en) Selective epitaxy method using laser annealing for making filamentary transistors
US4498227A (en) Wafer fabrication by implanting through protective layer
US4992386A (en) Method of manufacturing a semiconductor light detector
US4651187A (en) Avalanche photodiode
US4438556A (en) Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US4096622A (en) Ion implanted Schottky barrier diode
US4243435A (en) Bipolar transistor fabrication process with an ion implanted emitter
US4060427A (en) Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
JP3996699B2 (ja) 半導体光検出器
EP0216572A2 (en) Semiconductor photo-detector having a two-stepped impurity profile
US4593457A (en) Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
US4794439A (en) Rear entry photodiode with three contacts
US3761319A (en) Methods of manufacturing semiconductor devices
JPH0824199B2 (ja) 半導体受光素子の製造方法
JP2573201B2 (ja) 半導体素子の拡散層形成方法
US5001335A (en) Semiconductor photodetector device and method of manufacturing the same
US4969026A (en) Mesa bipolar transistor with edge contacts
US4983534A (en) Semiconductor device and method of manufacturing the same
US3694719A (en) Schottky barrier diode
EP0206136B1 (en) Semiconductor device manufacturing method
US5569613A (en) Method of making bipolar junction transistor
US5506186A (en) Method of manufacturing an optoelectronic device
JP4401036B2 (ja) フォトダイオードの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees