JPH065785B2 - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPH065785B2 JPH065785B2 JP59054907A JP5490784A JPH065785B2 JP H065785 B2 JPH065785 B2 JP H065785B2 JP 59054907 A JP59054907 A JP 59054907A JP 5490784 A JP5490784 A JP 5490784A JP H065785 B2 JPH065785 B2 JP H065785B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- light receiving
- guard ring
- layer
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000031700 light absorption Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 15
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は逆バイアス電圧で使用する半導体受光素子の製
造方法に関するもので、特にカードリング効果を有する
プレーナ型半導体受光素子の製造方法に関する。
造方法に関するもので、特にカードリング効果を有する
プレーナ型半導体受光素子の製造方法に関する。
（従来技術とその問題点） 現在、光通信用波長域として光ファィバーの伝送損失の
低い１〜1.6μｍ帯が主流であり、この波長域で動作可
能な光源（半導体レーザ、ＬＥＤ）及び光検出器（ホト
ダイオード（ＰＤ）アバランシホトダイオード（ＡＰ
Ｄ））の研究開発が活発に進められている。光源用とし
てはInP-InGaAsP系が、光検出器としてはGe-APDが主に
用いられている。しかし、このGe-APDは暗電流と過剰雑
音が大きく、温度特性も良くなく必ずしも光通信用光信
号を検出する素子として最適でなく、これに代わる化合
物半導体材料によるＰＤ及びＡＰＤが期待されている。
低い１〜1.6μｍ帯が主流であり、この波長域で動作可
能な光源（半導体レーザ、ＬＥＤ）及び光検出器（ホト
ダイオード（ＰＤ）アバランシホトダイオード（ＡＰ
Ｄ））の研究開発が活発に進められている。光源用とし
てはInP-InGaAsP系が、光検出器としてはGe-APDが主に
用いられている。しかし、このGe-APDは暗電流と過剰雑
音が大きく、温度特性も良くなく必ずしも光通信用光信
号を検出する素子として最適でなく、これに代わる化合
物半導体材料によるＰＤ及びＡＰＤが期待されている。
化合物半導体材料の中でInGaAs-ＡＰＤの開発が中心と
なっている。１μｍ以上の波長域で受光素子として使用
する半導体材料は禁制帯幅が狭くなるため、ＰＤやＡＰ
Ｄを作った場合、トンネル電流の影響を受け、高性能な
特性は期待できない。ところでこのInGaAsはInPに格子
接合したヘテロ接合形成が可能であるため、InGaAsを光
吸収層として、ここで発生した電子−正孔キャリアの一
方のみをアバランシ層であるInP層へ有そしてアバラン
シ増倍させるような構造を採用できる。この構造によっ
てトンネル電流の影響を受けず、過剰雑音が小さい高性
能な受光素子が可能である。
なっている。１μｍ以上の波長域で受光素子として使用
する半導体材料は禁制帯幅が狭くなるため、ＰＤやＡＰ
Ｄを作った場合、トンネル電流の影響を受け、高性能な
特性は期待できない。ところでこのInGaAsはInPに格子
接合したヘテロ接合形成が可能であるため、InGaAsを光
吸収層として、ここで発生した電子−正孔キャリアの一
方のみをアバランシ層であるInP層へ有そしてアバラン
シ増倍させるような構造を採用できる。この構造によっ
てトンネル電流の影響を受けず、過剰雑音が小さい高性
能な受光素子が可能である。
第１図にその構造例を示す。この構造については既に特
願昭54-39169において提案済みである。n+Inp基板１上
にn-Inpバッファ層２，ｎ−-InGaAs光吸収層３，ｎ-Inp
４，nInp層４′を形成した後選択拡散法によりp+領域５
を設けてpn接合を形成している。６は反射防止膜を兼ね
た表面保護膜で７，８は各々ｐ側電極、ｎ側電極であ
る。
願昭54-39169において提案済みである。n+Inp基板１上
にn-Inpバッファ層２，ｎ−-InGaAs光吸収層３，ｎ-Inp
４，nInp層４′を形成した後選択拡散法によりp+領域５
を設けてpn接合を形成している。６は反射防止膜を兼ね
た表面保護膜で７，８は各々ｐ側電極、ｎ側電極であ
る。
この構造においては電極７，８間に逆方向バイアス電圧
を印加し、空乏層をInGaAs層３まで伸ばす事によって禁
制帯幅の狭いInGaAsで光を吸収させ発生した正孔キャリ
アを禁制帯幅の広いInP層４内に設けたpn接合まで輸送
してアバランシ増倍を生じさせている。すなわち禁制帯
幅の広いInPで電圧降伏が生じるために低暗電流受光素
子が実現でき従って低雑音で高性能な特性が期待でき
る。
を印加し、空乏層をInGaAs層３まで伸ばす事によって禁
制帯幅の狭いInGaAsで光を吸収させ発生した正孔キャリ
アを禁制帯幅の広いInP層４内に設けたpn接合まで輸送
してアバランシ増倍を生じさせている。すなわち禁制帯
幅の広いInPで電圧降伏が生じるために低暗電流受光素
子が実現でき従って低雑音で高性能な特性が期待でき
る。
しかしながら第１図に示す構造においては選択的に形成
したpn接合の正の曲率を有する部分５ａに高電界が集中
するため平坦部５ｂよりも低い逆バイアス電圧において
電圧降伏が先に生じ受光領域に対応する５ｂの部分で充
分な増倍が得られないという欠点を有している。
したpn接合の正の曲率を有する部分５ａに高電界が集中
するため平坦部５ｂよりも低い逆バイアス電圧において
電圧降伏が先に生じ受光領域に対応する５ｂの部分で充
分な増倍が得られないという欠点を有している。
そこで５ａ部が負の曲率（ｒ≦０）を有しかつ降伏電圧
が５ｂ部よりも高くなる傾斜型接合を設けた構造が知ら
れている。
が５ｂ部よりも高くなる傾斜型接合を設けた構造が知ら
れている。
第２図にその構造図を示す。これはいわゆるガードリン
グ５を有する構造で、Si-APDやGe-APDの様に単一の材料
から形成される受光素子においては非常に有効である。
しかし、第１図に示したヘテロ接合を有するＡＰＤに対
しては有効ではない。この点を詳しく説明する。第２図
に示す様に第１図の構造にガードリング５′を適用した
場合ガードリング５′の接合位置が受光領域５のそれよ
りもInGaAs層３とInp層４とのヘテロ界面に近接するた
めヘテロ界面に印加される電界強度は受光領域５よりも
ガードリング５′の部分の方が高くなる。従って空乏層
がInGaAs層３に達している時、上述した第１図の場合と
同様ガードリングの曲率部５′ａにおいてInGaAsの電圧
降伏が生じてしまい受光領域に対応する5bの部分でのキ
ャリア増倍が充分におこなわれないという欠点を有して
いる。すなわち第２図に示した従来構造では受光領域で
充分にキャリアの増倍が得られないうちに電圧降伏が生
じてしまうという欠点を有している。
グ５を有する構造で、Si-APDやGe-APDの様に単一の材料
から形成される受光素子においては非常に有効である。
しかし、第１図に示したヘテロ接合を有するＡＰＤに対
しては有効ではない。この点を詳しく説明する。第２図
に示す様に第１図の構造にガードリング５′を適用した
場合ガードリング５′の接合位置が受光領域５のそれよ
りもInGaAs層３とInp層４とのヘテロ界面に近接するた
めヘテロ界面に印加される電界強度は受光領域５よりも
ガードリング５′の部分の方が高くなる。従って空乏層
がInGaAs層３に達している時、上述した第１図の場合と
同様ガードリングの曲率部５′ａにおいてInGaAsの電圧
降伏が生じてしまい受光領域に対応する5bの部分でのキ
ャリア増倍が充分におこなわれないという欠点を有して
いる。すなわち第２図に示した従来構造では受光領域で
充分にキャリアの増倍が得られないうちに電圧降伏が生
じてしまうという欠点を有している。
（発明の目的） 本発明はこのように従来技術の欠点を除去せしめ、ガー
ドリングにおいて電圧降伏が生じる以前に受光領域で充
分なキャリアの増倍による電圧降伏が生じるヘテロ接合
を用いた半導体受光素子の製造方法を提供することにあ
る。
ドリングにおいて電圧降伏が生じる以前に受光領域で充
分なキャリアの増倍による電圧降伏が生じるヘテロ接合
を用いた半導体受光素子の製造方法を提供することにあ
る。
（発明の構成） 本発明の製造方法は、少くとEg1なる禁制帯幅を有する
光吸収層と、Eg2（ただしEg2＞Eg1）なる禁制帯幅を有
するアバランシ増倍層を形成する工程と、受光領域を形
成する第１のpn接合、および第１のpn接合の周辺を囲
み、かつ表面からの接合深さが第１のpn接合よりも深く
位置する第２のpn接合を形成する工程とを有する半導体
受光素子の製造方法において、第１のpn接合周辺部領域
にイオン注入を行う工程と、イオン注入領域の外周部表
面を該イオン注入による不純物濃度プロファイルのピー
クが存在する深さ以上まで除去した後、熱処理をおこな
う工程とで、第２のpn接合を形成する工程を備えている
ことに特徴がある。
光吸収層と、Eg2（ただしEg2＞Eg1）なる禁制帯幅を有
するアバランシ増倍層を形成する工程と、受光領域を形
成する第１のpn接合、および第１のpn接合の周辺を囲
み、かつ表面からの接合深さが第１のpn接合よりも深く
位置する第２のpn接合を形成する工程とを有する半導体
受光素子の製造方法において、第１のpn接合周辺部領域
にイオン注入を行う工程と、イオン注入領域の外周部表
面を該イオン注入による不純物濃度プロファイルのピー
クが存在する深さ以上まで除去した後、熱処理をおこな
う工程とで、第２のpn接合を形成する工程を備えている
ことに特徴がある。
（構成の詳細な説明） 本発明は上述の構成により従来の欠点を解決した。すな
わち受光領域である第１のpn接合とガードリングである
第２のpn接合から構成される第２図の構造では、第２の
pn接合よりもヘテロ界面に近接するため第２のpn接合の
曲率部５′ａにおける電圧降伏が生じたが、第３図に示
す様な形状に第２のpn接合を形成すれば、第２のpn接合
曲率部５′ａの曲率を負にすることができ、従って第２
のpn接合の降伏電圧を第１のpn接合部のそれよりも高く
設定することができる。
わち受光領域である第１のpn接合とガードリングである
第２のpn接合から構成される第２図の構造では、第２の
pn接合よりもヘテロ界面に近接するため第２のpn接合の
曲率部５′ａにおける電圧降伏が生じたが、第３図に示
す様な形状に第２のpn接合を形成すれば、第２のpn接合
曲率部５′ａの曲率を負にすることができ、従って第２
のpn接合の降伏電圧を第１のpn接合部のそれよりも高く
設定することができる。
また、この形状のため新たにできてくるpn接合曲率部
５′ｃは、ガードリングのpn接合よりもヘテロ界面から
離れているためこの部分での電圧降伏は第２図における
曲率部５′ａよりも高く第１のpn接合の受光領域に対す
る5bよりも高くなることができる。したがって受光部領
域よりガ-ドリング部の耐圧を高くすることができ、電圧降伏
は受光領域5bだけに集中しておこることになる。
５′ｃは、ガードリングのpn接合よりもヘテロ界面から
離れているためこの部分での電圧降伏は第２図における
曲率部５′ａよりも高く第１のpn接合の受光領域に対す
る5bよりも高くなることができる。したがって受光部領
域よりガ-ドリング部の耐圧を高くすることができ、電圧降伏
は受光領域5bだけに集中しておこることになる。
このガードリング形状を得るために本発明では、ガード
リング形成をイオン注入を用いかつ、注入後第２のpn接
合端部を第３図の５′ｂに示す様に段差を付けたのち、
熱処理行程をおこなう製造方法を提案している。本発明
の製造方法を用いるとどうしてこの様な形状のガードリ
ング形成が可能かを以下に詳述する。
リング形成をイオン注入を用いかつ、注入後第２のpn接
合端部を第３図の５′ｂに示す様に段差を付けたのち、
熱処理行程をおこなう製造方法を提案している。本発明
の製造方法を用いるとどうしてこの様な形状のガードリ
ング形成が可能かを以下に詳述する。
第４図は、イオン注入後のキャリア濃度プロファイルを
示している。この例ではBeをイオン源として１００KVの
加速電圧でInP材料に注入した場合を示している。濃度
プロフィルはガウス分布関数で示され、表面から約３０
００Åの位置にピークをもつ。この様な注入プロファイ
ルをもつ半導体表面を、化学エッチング等でピーク値以
上の深さである５０００Å程度、エッチングすると、本
来ピーク値として１０18cm-3以上のキャリア濃度をもっ
ていたものが、１０17cm-3台のキャリア濃度に下がって
くる。これを第３図に適応してみると本来のガードリン
グ部５′はピーク値である１０18ｃｍ-3以上のキャリア
濃度をもっているが段差を付けた５′ｄの部分は１０17
cm-3台のキャリア濃度をもつことになり、ガードリング
の中央凹部と周辺部とで濃度差がつくことになる。
示している。この例ではBeをイオン源として１００KVの
加速電圧でInP材料に注入した場合を示している。濃度
プロフィルはガウス分布関数で示され、表面から約３０
００Åの位置にピークをもつ。この様な注入プロファイ
ルをもつ半導体表面を、化学エッチング等でピーク値以
上の深さである５０００Å程度、エッチングすると、本
来ピーク値として１０18cm-3以上のキャリア濃度をもっ
ていたものが、１０17cm-3台のキャリア濃度に下がって
くる。これを第３図に適応してみると本来のガードリン
グ部５′はピーク値である１０18ｃｍ-3以上のキャリア
濃度をもっているが段差を付けた５′ｄの部分は１０17
cm-3台のキャリア濃度をもつことになり、ガードリング
の中央凹部と周辺部とで濃度差がつくことになる。
この様に濃度差のあるイオン注入層を熱処理した結果が
第５図に示してある。この図から濃度の高い領域は深く
拡散され、濃度の低い領域は浅く拡散されていることが
わかる。ここで曲線イは濃度の高い領域の分布を示し、
ロは低い領域の分布を示している。例えば１×１０16cm
-3のバックグラウンドをもつInP層に対して本来のガー
ドリング部である５′は約2.8μｍ、段差を設けた周辺
部では1.8μｍ程度の深さとなり、その結果第３図に示
した様なカードリングを形成することが可能となる。
第５図に示してある。この図から濃度の高い領域は深く
拡散され、濃度の低い領域は浅く拡散されていることが
わかる。ここで曲線イは濃度の高い領域の分布を示し、
ロは低い領域の分布を示している。例えば１×１０16cm
-3のバックグラウンドをもつInP層に対して本来のガー
ドリング部である５′は約2.8μｍ、段差を設けた周辺
部では1.8μｍ程度の深さとなり、その結果第３図に示
した様なカードリングを形成することが可能となる。
（実施例） 以下、第１図，第２図と同様Inp/InGaAsヘテロ接合を用
いたＡＰＤについて実施例を用いて詳述するが、他のヘ
テロ接合、例えばAlGaAs/GaAs,AlGaSb/GaSb等について
も全く同様であることは容易に理解される。
いたＡＰＤについて実施例を用いて詳述するが、他のヘ
テロ接合、例えばAlGaAs/GaAs,AlGaSb/GaSb等について
も全く同様であることは容易に理解される。
第６図に本発明によって製造した受光素子の実施例を示
す。n+Inp基板１上に、n-Inpバッファ層２を１μｍ厚
に、キャリア濃度３〜５×１０15cm-3のn--InGaAS層３
を3.5μｍ厚に波長1.3μｍ相等のInGaAsP層３′を0.3μ
ｍ厚に、１〜２×１０16cm-3キャリア濃度のn-Inp層４
を1.5μｍ厚に、１〜５×１０15cm-3キャリア濃度のn--
InP層４′を２μｍ厚にハイドライドVPE法を用いて成長
した。
す。n+Inp基板１上に、n-Inpバッファ層２を１μｍ厚
に、キャリア濃度３〜５×１０15cm-3のn--InGaAS層３
を3.5μｍ厚に波長1.3μｍ相等のInGaAsP層３′を0.3μ
ｍ厚に、１〜２×１０16cm-3キャリア濃度のn-Inp層４
を1.5μｍ厚に、１〜５×１０15cm-3キャリア濃度のn--
InP層４′を２μｍ厚にハイドライドVPE法を用いて成長
した。
その後Beイオン注入（加速電圧１００KV）をおこなっ
て、ガードリング部５′を形成し、H2SO4系エッチレン
グ液を用いて約５０００Å周辺部をエッチレングしてか
ら６００〜７５０℃程度で熱処理行程をおこなった。次
にCdあるいはZnの拡散法により階段型のp+領域５を形成
した。その後反射防止膜を兼ねた表面保護膜６を形成し
た後、電極６，７を形成して受光素子とする。本発明に
よる製造方法でガードリング部５′での電圧降伏は抑え
られ、受光領域に対応する第１のpn接合部5bだけに電圧
降伏を集中することができ、キャリア増倍を充分に行う
ことが可能となった。
て、ガードリング部５′を形成し、H2SO4系エッチレン
グ液を用いて約５０００Å周辺部をエッチレングしてか
ら６００〜７５０℃程度で熱処理行程をおこなった。次
にCdあるいはZnの拡散法により階段型のp+領域５を形成
した。その後反射防止膜を兼ねた表面保護膜６を形成し
た後、電極６，７を形成して受光素子とする。本発明に
よる製造方法でガードリング部５′での電圧降伏は抑え
られ、受光領域に対応する第１のpn接合部5bだけに電圧
降伏を集中することができ、キャリア増倍を充分に行う
ことが可能となった。
（発明の効果） 本発明による製造方法で作製したInp/InGaAsヘテロ接合
APDの増倍特性を第７図に示す。ガードリング部よりも
受光部でのキャリア増倍が大きい状況が実現されている
ことがわかる。この時の最大増倍率は５０倍程度であ
り、従来構造である第２図の構造の場合の１０倍程度よ
りも良好な結果を得た。
APDの増倍特性を第７図に示す。ガードリング部よりも
受光部でのキャリア増倍が大きい状況が実現されている
ことがわかる。この時の最大増倍率は５０倍程度であ
り、従来構造である第２図の構造の場合の１０倍程度よ
りも良好な結果を得た。
以上、本発明の製造方法を用いてガードリングの形成を
おこなったAPDではガードリングでの降伏電圧を従来よ
り高くとることができ、受光領域における増倍が充分に
おこなわれるという利点を有している。
おこなったAPDではガードリングでの降伏電圧を従来よ
り高くとることができ、受光領域における増倍が充分に
おこなわれるという利点を有している。
第１図，第２図は従来のヘテロ接合半導体受光素子の断
面図であり、第３図は本発明によって形成したガードリ
ング部を示している。第４図，第５図は本発明の原理を
表す。イオン注入の注入プロファイル及び熱処理後のプ
ロファイルを示している。第６図は本発明によって製造
したヘテロ接合半導体受光素子である。第７図は本発明
の効果の一例で、増倍特性を示している。 図において １：半導体基板、２：１と同種の半導体バッアァ層、
３：禁制帯幅の小さい光吸収層、３′：３と４との中間
の禁制帯幅を有する半導体層、４：禁制帯幅の大きいア
バランシ増倍層、４′：４と同種で４よりもキャリア
濃度の低い半導体層、５：受光領域のpn接合、５′：ガ
ードリング部のpn接合、５ａ，５′ａ，５′ｃ：接合の
曲率部、5b：接合の平坦部、５′ｄ：ガードリング周辺
の段差部、６：表面保護膜、７，８：各々ｐ側，ｎ側を
電極 である。
面図であり、第３図は本発明によって形成したガードリ
ング部を示している。第４図，第５図は本発明の原理を
表す。イオン注入の注入プロファイル及び熱処理後のプ
ロファイルを示している。第６図は本発明によって製造
したヘテロ接合半導体受光素子である。第７図は本発明
の効果の一例で、増倍特性を示している。 図において １：半導体基板、２：１と同種の半導体バッアァ層、
３：禁制帯幅の小さい光吸収層、３′：３と４との中間
の禁制帯幅を有する半導体層、４：禁制帯幅の大きいア
バランシ増倍層、４′：４と同種で４よりもキャリア
濃度の低い半導体層、５：受光領域のpn接合、５′：ガ
ードリング部のpn接合、５ａ，５′ａ，５′ｃ：接合の
曲率部、5b：接合の平坦部、５′ｄ：ガードリング周辺
の段差部、６：表面保護膜、７，８：各々ｐ側，ｎ側を
電極 である。
Claims (1)
- 【請求項１】少くともEg1なる禁制帯幅を有する光吸収
層とEg2（ただしEg2＞Eg1）なる禁制帯幅を有するアバ
ランシ増倍層を形成する工程と、受光領域を形成する第
１のpn接合、および第１のpn接合の周辺を囲み、かつ表
面からの接合深さが第１のpn接合よりも深く位置する第
２のpn接合を形成する工程とを有する半導体受光素子の
製造方法において、第１のpn接合周辺部領域にイオン注
入を行う工程と、イオン注入領域の外周部表面を該イオ
ン注入による不純物濃度プロファイルのピークが存在す
る深さ以上まで除去した後熱処理をおこなう工程とで、
第２のpn接合を形成する工程を備えていることを特徴と
する半導体受光素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054907A JPH065785B2 (ja) | 1984-03-22 | 1984-03-22 | 半導体受光素子の製造方法 |
| US06/713,669 US4651187A (en) | 1984-03-22 | 1985-03-19 | Avalanche photodiode |
| DE8585103299T DE3567128D1 (en) | 1984-03-22 | 1985-03-21 | Avalanche photodiode and its manufacturing method |
| CA000477076A CA1261450A (en) | 1984-03-22 | 1985-03-21 | Avalanche photodiode with double guard ring |
| EP85103299A EP0159544B1 (en) | 1984-03-22 | 1985-03-21 | Avalanche photodiode and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054907A JPH065785B2 (ja) | 1984-03-22 | 1984-03-22 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198785A JPS60198785A (ja) | 1985-10-08 |
| JPH065785B2 true JPH065785B2 (ja) | 1994-01-19 |
Family
ID=12983670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054907A Expired - Lifetime JPH065785B2 (ja) | 1984-03-22 | 1984-03-22 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065785B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573201B2 (ja) * | 1987-02-26 | 1997-01-22 | 株式会社東芝 | 半導体素子の拡散層形成方法 |
-
1984
- 1984-03-22 JP JP59054907A patent/JPH065785B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198785A (ja) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| KR940011103B1 (ko) | 반도체 수광소자 | |
| US4442444A (en) | Avalanche photodiodes | |
| KR900004180B1 (ko) | 반도체 광검지기 및 그 제조방법 | |
| US6229162B1 (en) | Planar-type avalanche photodiode | |
| US5132747A (en) | Avalanche photo diode | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| EP0491384A1 (en) | Light receiving device with a PIN structure | |
| JPS63955B2 (ja) | ||
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| KR20000024447A (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| JPS6244709B2 (ja) | ||
| KR100216524B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| JPH08274366A (ja) | 半導体受光素子 | |
| JPH065785B2 (ja) | 半導体受光素子の製造方法 | |
| JPH09223805A (ja) | 半導体導波路型受光器 | |
| JP3739273B2 (ja) | 半導体光検出器 | |
| JPS60198786A (ja) | 半導体受光素子 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JPH06105795B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体受光素子の製造方法 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2995751B2 (ja) | 半導体受光素子 | |
| JPS6244710B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |