JPS6244710B2 - - Google Patents

Info

Publication number
JPS6244710B2
JPS6244710B2 JP54124975A JP12497579A JPS6244710B2 JP S6244710 B2 JPS6244710 B2 JP S6244710B2 JP 54124975 A JP54124975 A JP 54124975A JP 12497579 A JP12497579 A JP 12497579A JP S6244710 B2 JPS6244710 B2 JP S6244710B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
convex
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54124975A
Other languages
English (en)
Other versions
JPS5649581A (en
Inventor
Kenshin Taguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12497579A priority Critical patent/JPS5649581A/ja
Publication of JPS5649581A publication Critical patent/JPS5649581A/ja
Publication of JPS6244710B2 publication Critical patent/JPS6244710B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 本発明は逆バイアス動作で使用する半導体装置
の製造方法に関するものであり、特に光通信用検
出器として高速、高感度、低暗電流、低雑音で信
頼性の高いフオトダイオード(以下PDと呼ぶ)
あるいはアバランシ・フオトダイオード(以下
APDと呼ぶ)の製造方法に関するものである。
半導体光検出器のなかでPDあるいはAPDは高
速、かつ高感度で光通信システムにおける光検出
器として重要なものであり、光源である半導体レ
ーザと共にその開発が活発に進められている。半
導体レーザの発振波長は0.8μmから1.4μmのも
の、たとえばGaAs−GaAlAs系あるいは
InGaAsP−InP系などによる半導体レーザがその
主流であり盛んに研究開発が行なわれている。現
在、GaAs−GaAlAs系レーザの主な発振波長域
0.8μmから0.87μmに対する光通信用検出器と
してはSi単結晶を用いたPDあるいはAPDが最も
広く使われており優れた特性を示している。しか
しながら、Si材料を用いた光検出器では1μm以
上の波長光を検出することは困難であり、光フア
イバーの伝送損失の低い1.1μm〜1.6μm波長域
では使用することができない。また1.1μm以上
の波長用としてGe−APDもあるが暗電流と過剰
雑音が大きいために光通信用としては最適な光検
出器ではなく、−族化合物半導体材料等によ
るAPDの開発が要求されている。しかしながら
化合物半導体材料では結晶成長技術や表面安定化
技術の発達が未熟であり、アバランシ動作を行な
わしめるに必要な高い逆バイアス電圧に耐えられ
ないのが現状である。
現在、この1.1μm〜1.6μm波長域の光検出用
としてInGaAs、InGaAsP、GaAlSb、GaAlAsSb
等の―族多元混晶により光吸収領域と増倍領
域を同一組成半導体領域内に有するメサ構造ある
いはプレナー構造の報告例があるが、現状では低
増倍で暗電流も大きく高い信頼性の要求される光
通信システム用光検出器としては、はなはだ不満
足なものしか得られない。上述のような欠点を克
服する目的で特願昭53−87850にみられるような
構造の光検出器が提案された。すなわち、凸部領
域を有する半導体上に、この半導体よりも不純物
濃度が低く、かつ禁制帯幅が広い第1導電型の第
2の半導体層を、前記凸部領域を包み込むように
して形成し、この第2の半導体層に、前記の凸部
領域よりも広い面積を有する第2導電型を示す領
域を設けてpn接合を形成した光検出器が出現し
た。しかし、この構造を実現するには製造プロセ
ス中にエツチング工程が入り、1度、半導体層を
空中にさらし、この後、再びエピタキシヤル成長
するというように、エピタキシヤル成長を最低2
回行なう必要がある。このため第2の半導体層の
質が悪く、光検出器の特性の劣化を招く欠点があ
つた。
本発明の目的は1回のエピタキシヤル成長で光
検出器の構成に必要な全半導体層を形成し、特性
及び信頼性に優れた前記構造の光検出器を得る製
造方法を提供するものである。
本発明の光検出器の製造方法は一平面に凸部状
台地を有する第1の半導体層上に前記第1の半導
体層と同一導電型で第1の半導体層の禁制帯幅よ
り禁制帯幅の狭い第2の半導体層を前記第1の半
導体層の凸部状台地の形状を引きつぐ形に設け、
該第2の半導体層上に第2の半導体層の禁制帯幅
より禁制帯幅の広い、第1および第2に半導体層
と同一導電型の第3の半導体層を前記第3の半導
体層の凸部領域が埋没するように設け、この第3
の半導体層中に第1および第2および第3の半導
体層の導電型とは異なる第2の導電型を示す領域
を選択的に設けてpn接合を第3の半導体層中に
形成することを特徴としている。
次に本発明の優れた利点について一実施例にも
とづいて説明する。第1図は本発明の製造方法に
より得られたAPDの横断面図である。この実施
例ではInP−InGaAsP系材料を用いたものであ
り、まず(100)面を有するn+型InP基板11の
一平面上にフオトレジスト技術を用いて円状フオ
トレジストパターンを形成し、円状パターンのフ
オトレジストを選択エツチングマスクとして円状
パターンの外部InP層を例えば容量比3%の臭素
を含んだメタノール液(以下Bv−メタノール液
と呼ぶ)で30秒前後エツチングして2μm厚程度
の凸部円状台地11′を形成する。次にこのn+
InP基板上にエピタキシヤル成長法(例えば液相
エピタキシヤル成長法)により不純物濃度約2×
1016cm-3のn型In0.79Ga0.21As0.47P0.53(以下
InGaAsP層と呼ぶ)12を凸部状台地の上で約
3μm厚エピタキシヤル成長し、次に不純物濃度
1〜2×1016cm-3のn型InP層13を凸部領域上
で膜厚約5μmエピタキシヤル成長し、凸部領域
を埋没させる。上記の様にして作製したウエーハ
の表面に気相成長法やスパツタ法等によりSi3N4
あるいはSiO2膜14を形成しフオトレジスト、
目合せ技術等を用いて、前記11および12の凸
部領域と中心軸をそろえて、凸部領域上をおおう
Si3N4あるいはSiO2膜を選択的に円状に除去す
る。次にCd3P2を拡散源として排気した閉管中に
上記ウエーハと共に配し、566℃の熱処理を加え
てCdの選択拡散することによりInP層13の凸部
状領域上の13′の領域をCd拡散領域15とし、
p−n接合16を得る。ここで熱処理時間は約3
時間行ないpn接合面16をInGaAsP層12とInP
層13凸部界面から約1μm離れたInP層13中
に形成した。次に再び前記したと同様な方法によ
りSi3N4あるいはSiO2膜14′を形成し、前記Cd
の拡散層15領域上内に位置するSi3N4あるいは
SiO2膜をフオトレジスト技術を用いて、リング
状に除去する。
しかる後に、p型オーミツク電極17を真空蒸
着等により形成した後、第1図に示すようにフオ
トレジスト等の技術を用いて前記リングをおおう
形状に電極17を形成する。
又、この電極金属は、光の入射をさえぎらない
様に前記リング内では取り除かれている。また、
n型オーミツク電極18も、前記p型オーミツク
電極と相前後して形成される。
上記のようにして作製したウエーハをペレツト
に切断することにより図に示したヘテロ接合光検
出器を得ることができる。
次に別の実施例として光の入射方向をInP基板
側とした一実施例を第2図に示す。この実施例で
は第1図で説明したp型電極17形成時に光の入
射窓を考慮する必要がないため、円状のパターニ
ング工程でp型オーミツク電極を形成できる。ま
たn型電極は、Cd拡散領域の中心軸とある程度
軸をそろえたパターニングを行なうフオトレジス
ト工程が入るが、その他の点では前記第1図の実
施例と同様の工程により第2図に示した構造の光
検出器が得られる。
また別の実施例として、第1図において説明し
たInP基板11に凸部状台地を形成する方法とし
て、凹部リング状に選択エツチングを行なうこと
により凸部円状台地を設ける場合について説明す
る。第3図がその一実施例であり、InP基板11
の一平面にフオトレジスト技術を用いて、選択的
にリング状エツチングをを行なう。この工程自体
は、前記した第1図の11′を作製する工程と同
様である。
その他の工程も第1図で説明したと同様である
が、ただ注意すべき点は、Cd拡散領域15を得
る工程であり、この工程における拡散マスクとし
てのSi3N4あるいはSiO214にCd拡散窓として
Si3N4あるいはSiO2を取り除く場合に、前記リン
グの内径、外径の中間値径以内になるようなマス
クを用いて拡散窓を作製する必要があることであ
る。
次に、この発明の製法により得られる優れた特
性と特性向上の理由について説明する。前述のヘ
テロ接合APDにおいて基板に形成する凸部状台
地11′作製用マスクの径として100μφまたはリ
ング状凹部マスク部での内径100μφ、外径180μ
φにより作製したウエーハにCdの拡散マスク部
14の径130μφのヘテロ接合APDにおいて、暗
電流数100pAでブレークダウン電圧約50Vできわ
めて急峻なブレークダウン特性を有しており、ア
バランシ増倍率が104以上というきわめて高い値
を示した。これら本発明の優れた特性は次に示す
理由により理解できる。第1図、第2図、第3図
とも同様であるので以下第1図を用いて説明す
る。すなわち逆バイアスの印加により凸部状台地
11′上に位置する空気層がInGaAsP層12に拡
がるpn接合の凸部状台地領域外上に位置する空
気層はInP層13中にとどまつている。
一般にブレークダウン電圧VBは禁制帯幅Eg
1.5乗に比例するという周知の関係を考慮すると
上記の空気層がInGaAsP層12へ拡がる領域
と、InP13層中にとどまる領域に低バイアス時
(実験結果から素子のブレークダウン電圧の半分
程度以下のバイアスであることが判明した)で分
離されるならばInP中のpn接合がブレナー端で曲
率を有していてもなおかつ、InGaAsP層に空気
層が拡がる。つまり凸部領域上に位置するpn接
合により、pn接合の周辺部の影響を受けること
なく均一にブレークダウンするためである。この
効果は、pn接合16がInGaAsP12から離れす
ぎた場合にはいわゆるエツジブレークダウンが起
り均一な増倍が得られない。又、InGaAsP層1
2が凸部状に設けられていないとpn接合ブレナ
ー周辺部の曲率を有する領域の空乏層が逆バイア
ス増加に伴いInGaAsP層中に拡がりエツジブレ
ークダウンを起こすために均一増倍領域が限定さ
れる。またpn接合面がInGaAsP層中に入つた場
合には曲率を有するpn接合周辺部もInGaAsP層
中に入るためエツジブレークダウンが起こり増倍
率が低下する。本発明はすなわち、1回の連続成
長によりウエーハを作製でき、かつ、1回の拡散
プロセスによりpn接合とガードリングとなるpn
接合を広い許容範囲内で再現性よく得ることがで
きプロセスの簡略化とこれに伴う光検出器の信頼
性の向上ならびに製造コストの低下がなされる。
以上InP−InGaAsPを材料とするAPDの実施例
について述べたが、本発明の製法が逆バイアスで
動作する半導体装置全てに対してブレークダウン
特性の改善効果を有することは明らかであり、
InP−InGaAs、GaAs−GaAlAs、GaSb−GaAlSb
等の二重ヘテロ構造の半導体装置に適用できるこ
とは言うまでもないことである。またより完全な
ガードリング効果を有するように、例えば、ベリ
リウムのイオン注入技術等を用いてガードリング
を形成する工程を加えることも本発明に適用でき
ることは明らかである。
【図面の簡単な説明】
第1図は本発明の製造方法により得られる光検
出器の一実施例を示す概略横断面で、11と1
1′はn+型(100)面を有するInP基板、12はn
型In0.79G0.21As0.47P0.53エピタキシヤル層、13
と13′はn型InPエピタキシヤル層、14と1
4′はSi3N4膜あるいはSiO2膜、15はCd拡散
層、16はpn接合面、17はp型電極、18は
n型電極である。 第2図は、光の入射方向を基板側とした光検出
器の例であり、第3図は本発明の製造方法により
得られるもう1つの光検出器の例である。

Claims (1)

    【特許請求の範囲】
  1. 1 第1の導電型を示す第1の半導体表面に凸部
    状台地を設ける工程と、この凸部状台地を有する
    第1の半導体上に、前記第1の半導体層の禁制帯
    幅より禁制帯幅が狭く、かつ第1の導電型を示す
    第2の半導体層を前記第1の半導体層の凸部状台
    地に即した形に設ける工程と、該第2の半導体層
    上に第2の半導体層の禁制帯幅より禁制帯幅の広
    い第1の導電型の第3の半導体層を第2の半導体
    層の凸部状台地が埋没する様に設ける工程と、該
    第3の半導体層に第2の導電型を示す領域を前記
    第1あるいは第2半導体層の凸部領域をおおう面
    積でプレナー状に選択的に形成してpn接合を第
    3の半導体層中に設ける工程とから成ることを特
    徴とするヘテロ接合光検出器の製造方法。
JP12497579A 1979-09-28 1979-09-28 Preparation of hetero-junction light detector Granted JPS5649581A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12497579A JPS5649581A (en) 1979-09-28 1979-09-28 Preparation of hetero-junction light detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12497579A JPS5649581A (en) 1979-09-28 1979-09-28 Preparation of hetero-junction light detector

Publications (2)

Publication Number Publication Date
JPS5649581A JPS5649581A (en) 1981-05-06
JPS6244710B2 true JPS6244710B2 (ja) 1987-09-22

Family

ID=14898839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12497579A Granted JPS5649581A (en) 1979-09-28 1979-09-28 Preparation of hetero-junction light detector

Country Status (1)

Country Link
JP (1) JPS5649581A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824199B2 (ja) * 1984-05-31 1996-03-06 富士通株式会社 半導体受光素子の製造方法
US4910154A (en) * 1988-12-23 1990-03-20 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays

Also Published As

Publication number Publication date
JPS5649581A (en) 1981-05-06

Similar Documents

Publication Publication Date Title
JP4220688B2 (ja) アバランシェホトダイオード
US4442444A (en) Avalanche photodiodes
US4656494A (en) Avalanche multiplication photodiode having a buried structure
US4840916A (en) Process for fabricating an avalanche photodiode
US4761383A (en) Method of manufacturing avalanche photo diode
JPS6016474A (ja) ヘテロ多重接合型光検出器
JP4861388B2 (ja) アバランシェホトダイオード
JPS63955B2 (ja)
JPS6244709B2 (ja)
US5656831A (en) Semiconductor photo detector
JPS6244710B2 (ja)
JPS6244432B2 (ja)
JPH04342174A (ja) 半導体受光素子
JPH051629B2 (ja)
JPS6222474B2 (ja)
JPS6244433B2 (ja)
JPS59136981A (ja) 半導体受光装置
JPS6180875A (ja) 半導体装置
JPS59149070A (ja) 光検出器
JPS6157716B2 (ja)
JPS59103385A (ja) 半導体装置
JPH065785B2 (ja) 半導体受光素子の製造方法
JPS63187671A (ja) 1.3μm帯半導体受光素子
Bauer et al. MONOLITHIC DUAL-PIN-FET COMBINATION FOR COHERENT OPTICAL BALANCED RECEIVERS
JPS62169376A (ja) フオトダイオ−ド