JPS60198786A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPS60198786A JPS60198786A JP59054908A JP5490884A JPS60198786A JP S60198786 A JPS60198786 A JP S60198786A JP 59054908 A JP59054908 A JP 59054908A JP 5490884 A JP5490884 A JP 5490884A JP S60198786 A JPS60198786 A JP S60198786A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- layer
- inp
- receiving element
- junctions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000031700 light absorption Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000001133 acceleration Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 229910001423 beryllium ion Inorganic materials 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 108091028109 FinP Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 102220222938 rs765314515 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は逆バイアス電圧で使用する半導体受光素子に関
し、更に詳しくはいわゆるガードリング効果を有するプ
レーナ型へテロ接合半導体受光素子に関する。
し、更に詳しくはいわゆるガードリング効果を有するプ
レーナ型へテロ接合半導体受光素子に関する。
（従来技術とその問題点）
現在、光通信用波長域として光ファイバーの伝送損失の
低い１〜１．６μｍ波長域が主流であシ、この波長域に
おいて高速かつ高感度特性を有する半導体受光素子とし
てフォトダイオード（ＦＤ）あるいはアバランシフォト
ダイオード（ＡＰＤ）の研究開発が進められている。上
記波長域に感度を有する材料としてＧｅおよびＩｎｏ、
ｓａ Ｇａ０．４７ Ａｓが現在量も研究されているが
、Ｇｅ−ＡＰＤは暗電流が多く従って過剰雑音が大きい
という欠点を有している。それに代ってＩｎｏ、５３
Ｑａｏ、４？ ＡｓはＩｎＰに格子整合したベテロ接合
形成が可能であるため、Ｉｎ Ｇａ Ａｓ層で光吸収に
よって発生した電子−正孔キャリアの一方のみをアバラ
ンシ層であるＩｎＰ層へ輸送してアバランシ増倍させる
ような構造を採用することによシ、過剰雑音が小さくで
き従って高受信感度の達成が可能である。その構造例は
第１図の如くであシ、この構造については既に特願５４
−３９１６９において提案されている。ｎ＋−ＩｎＰ基
板１の上にｎ −Ｉｎｐバッファ層２、ｎ−Ｉｎｏ、ｓ
ａ （）ａｏ、４Ｔ Ａｓ層３、ｎ−Ｉｎｐｎ種層ｎ−
ＩｎＰ層４′を形成した後、熱拡散あるいはイオン注入
によＭｐ型導電領域５を設けてｐｎ接合を形成している
。 ６は反射防止を兼ねた表面保護膜で、７．８は各々
ｐ側電極、ｎ側電極である。かかる構造においては、電
極７−８間に逆バイアス電圧を印加し、空乏層をＩｎ
ＧａＡｓ層３まで伸ばす事によって禁制帯域の狭い１ｎ
ＧａＡＳで光を吸収させ、発生した正孔キャリアを禁制
帯域の広いＩｎＰｎ種層に設けたｐｎ接合まで輸送して
アバランシ増倍を生じさせている。すなわち禁制帯幅の
広いｆｉｎｐで電圧降伏が生じるために、低暗電流受光
素子が実現でき、従って低雑音かつ高受信感度が期待で
きる。
低い１〜１．６μｍ波長域が主流であシ、この波長域に
おいて高速かつ高感度特性を有する半導体受光素子とし
てフォトダイオード（ＦＤ）あるいはアバランシフォト
ダイオード（ＡＰＤ）の研究開発が進められている。上
記波長域に感度を有する材料としてＧｅおよびＩｎｏ、
ｓａ Ｇａ０．４７ Ａｓが現在量も研究されているが
、Ｇｅ−ＡＰＤは暗電流が多く従って過剰雑音が大きい
という欠点を有している。それに代ってＩｎｏ、５３
Ｑａｏ、４？ ＡｓはＩｎＰに格子整合したベテロ接合
形成が可能であるため、Ｉｎ Ｇａ Ａｓ層で光吸収に
よって発生した電子−正孔キャリアの一方のみをアバラ
ンシ層であるＩｎＰ層へ輸送してアバランシ増倍させる
ような構造を採用することによシ、過剰雑音が小さくで
き従って高受信感度の達成が可能である。その構造例は
第１図の如くであシ、この構造については既に特願５４
−３９１６９において提案されている。ｎ＋−ＩｎＰ基
板１の上にｎ −Ｉｎｐバッファ層２、ｎ−Ｉｎｏ、ｓ
ａ （）ａｏ、４Ｔ Ａｓ層３、ｎ−Ｉｎｐｎ種層ｎ−
ＩｎＰ層４′を形成した後、熱拡散あるいはイオン注入
によＭｐ型導電領域５を設けてｐｎ接合を形成している
。 ６は反射防止を兼ねた表面保護膜で、７．８は各々
ｐ側電極、ｎ側電極である。かかる構造においては、電
極７−８間に逆バイアス電圧を印加し、空乏層をＩｎ
ＧａＡｓ層３まで伸ばす事によって禁制帯域の狭い１ｎ
ＧａＡＳで光を吸収させ、発生した正孔キャリアを禁制
帯域の広いＩｎＰｎ種層に設けたｐｎ接合まで輸送して
アバランシ増倍を生じさせている。すなわち禁制帯幅の
広いｆｉｎｐで電圧降伏が生じるために、低暗電流受光
素子が実現でき、従って低雑音かつ高受信感度が期待で
きる。
しかしながら、第１図に示す構造においては選択的に形
成したｐｎ接合部の正の曲率を有する部分５ａに高電界
が集中する為、平坦部５ｂよシも低い逆バイアス電圧に
おいて電圧降伏が生じ、受光領域に対応する５ｂの部分
で充分にキャリア増倍が得られないという欠点を有して
いる。そこで５ａ部が負の曲率（ｒｈｏ）を有し、かつ
降伏電圧が５ｂ部よシも高くなる傾斜型接合を設けた、
すなわち第２図に示すような云わゆるガードリング５′
を有する構造がよく知られている。これはＢｊ−ＡＰＤ
あるいはＧｅ−ＡＰＤのように単一の材料から形成され
る受光素子においては非常に有効である。
成したｐｎ接合部の正の曲率を有する部分５ａに高電界
が集中する為、平坦部５ｂよシも低い逆バイアス電圧に
おいて電圧降伏が生じ、受光領域に対応する５ｂの部分
で充分にキャリア増倍が得られないという欠点を有して
いる。そこで５ａ部が負の曲率（ｒｈｏ）を有し、かつ
降伏電圧が５ｂ部よシも高くなる傾斜型接合を設けた、
すなわち第２図に示すような云わゆるガードリング５′
を有する構造がよく知られている。これはＢｊ−ＡＰＤ
あるいはＧｅ−ＡＰＤのように単一の材料から形成され
る受光素子においては非常に有効である。
しかし、第１図に示したヘテロ接合を有するＡＰＤに対
しては有効ではない。この状況を更に詳しく説明する。
しては有効ではない。この状況を更に詳しく説明する。
第２図に示すように、第１図の構造にガードリング５′
を適用した場合、ガードリング５′の接合位置が受光領
域５のそれよシもＩｎＧａＡｓ層３とＩｎＰｎ種層のへ
テロ界面に近接するため、ヘテロ界面に印加される電界
強度は、受光領域５よシもガードリング５′の部分の方
が高くなる。従って空乏層がＪｎ Ｑａ Ａｓ層３に達
しているとき上述した第１図の場合と同様、カードリン
グの曲軍部５′ａにおいてＩｎ Ｇａ Ａｓ層の電圧降
伏が生じてしまい、受光領域に対応する５ｂの部分での
キャリア増倍が充分に行われないという欠点を有してし
まう。すなわち、従来構造では、受光領域で充分に増倍
が得られないうちに電圧降伏が生じてしまうという欠点
を有していた。
を適用した場合、ガードリング５′の接合位置が受光領
域５のそれよシもＩｎＧａＡｓ層３とＩｎＰｎ種層のへ
テロ界面に近接するため、ヘテロ界面に印加される電界
強度は、受光領域５よシもガードリング５′の部分の方
が高くなる。従って空乏層がＪｎ Ｑａ Ａｓ層３に達
しているとき上述した第１図の場合と同様、カードリン
グの曲軍部５′ａにおいてＩｎ Ｇａ Ａｓ層の電圧降
伏が生じてしまい、受光領域に対応する５ｂの部分での
キャリア増倍が充分に行われないという欠点を有してし
まう。すなわち、従来構造では、受光領域で充分に増倍
が得られないうちに電圧降伏が生じてしまうという欠点
を有していた。
（発明の目的）
本発明はこのような従来の欠点を除去せしめ、ガードリ
ングにおいて電圧降伏が生じる以前に、受光領域で充分
なキャリア増倍による電圧降伏が生じるヘテロ接合を用
いた半導体受光素子を提供することにある。
ングにおいて電圧降伏が生じる以前に、受光領域で充分
なキャリア増倍による電圧降伏が生じるヘテロ接合を用
いた半導体受光素子を提供することにある。
（発明の構成）
本発明は、少なくともＥｇｘなる禁制帯域を有する光吸
収層と、Ｂｇｚ（ただしＢｇ ２ ＞Ｅｇ ｌ）なる禁
制帯幅を有するアバ２ンシ増倍層を有し、該アバランシ
増倍層中に選択的にｐｎ接合を設ける半導体受光素子に
おいて上記ｐｎ接合が、受光領域を形成する第１のｐｎ
接合、および第１のｐｎ接合の周辺を囲みかつ表面か
らの接合深さが第１のｐｎ 接合よシも深く位置する第
２のｐｎ接合、および第１のｐｎ接合かつ第２のｐｎ接
合の周辺を囲みかつ表面からの接合深さが第２のｐｎ接
合よシも浅く位置する第３のｐＪ！合を有することを特
徴とする半導体受光素子である。
収層と、Ｂｇｚ（ただしＢｇ ２ ＞Ｅｇ ｌ）なる禁
制帯幅を有するアバ２ンシ増倍層を有し、該アバランシ
増倍層中に選択的にｐｎ接合を設ける半導体受光素子に
おいて上記ｐｎ接合が、受光領域を形成する第１のｐｎ
接合、および第１のｐｎ接合の周辺を囲みかつ表面か
らの接合深さが第１のｐｎ 接合よシも深く位置する第
２のｐｎ接合、および第１のｐｎ接合かつ第２のｐｎ接
合の周辺を囲みかつ表面からの接合深さが第２のｐｎ接
合よシも浅く位置する第３のｐＪ！合を有することを特
徴とする半導体受光素子である。
（発明の詳細な説明）
の構造では、第２のｐｎ接合が第１のｐｎ接合よシもヘ
テロ界面に近接するため第２のｐｎ接合の曲る本発明の
第３のｐｎ接合を設けることによシ、第２のｐｎ接合曲
率部５′ａの曲率を負にすることができ（ｒｌｏ）従っ
て第２のｐｎ接合と第３のｐｎ接合の降伏電圧を第１の
ｐｎ接合部のそれよりも高く設定することができる。
テロ界面に近接するため第２のｐｎ接合の曲る本発明の
第３のｐｎ接合を設けることによシ、第２のｐｎ接合曲
率部５′ａの曲率を負にすることができ（ｒｌｏ）従っ
て第２のｐｎ接合と第３のｐｎ接合の降伏電圧を第１の
ｐｎ接合部のそれよりも高く設定することができる。
（実施例）
以下第１図、第２図と同様ＩｎＰ／Ｉｎ Ｇａ Ａｓ
ヘテロ接合ＭΦについて実施例を用いてよシ詳細に説明
するが、他のへテロ接合、例えばＡＩ Ｇａ Ａｓ／Ｇ
ａ Ａｓ ％ＡＩ Ｇａ Ｓｂ／Ｇａ ｓｂ等について
も全く同様であることは容易に理解される。
ヘテロ接合ＭΦについて実施例を用いてよシ詳細に説明
するが、他のへテロ接合、例えばＡＩ Ｇａ Ａｓ／Ｇ
ａ Ａｓ ％ＡＩ Ｇａ Ｓｂ／Ｇａ ｓｂ等について
も全く同様であることは容易に理解される。
第３図は、本発明による受光素子の一実施例である。
ｎ±−ＩｎＰ基板１上に、ｎ −ＩｎＰバッファ層２を
１μｍ厚に、３〜５ ｘ １０１５ｃｍ ”キャリア濃
度のｎ −Ｉｎｇ、５ｓＧａｏ４ｙＡ８層３を３．５μ
ｍＪｌｔに、波長１、３ ｆｉｍ相当のＩｒｌ Ｇａ
Ａ３１Ｐ層３′を０．３μｍ厚に、１〜２ Ｘ １０”
の−３キャリア濃度のｎ−Ｉｎｇ層４を１．５μｍ厚に
、１〜５×１０１５ｃＩＩＬ−３キャリア濃度のｎ−−
ＩｎＰ層４′を２μｍ厚に順次形成した後、Ｃｄの熱拡
散法により階段型の第１のｐｎ接合５を、Ｂｅのイオン
注入法によシ傾斜型の第２及び第３のｐｎ接合５′、５
”を各々形成した。
１μｍ厚に、３〜５ ｘ １０１５ｃｍ ”キャリア濃
度のｎ −Ｉｎｇ、５ｓＧａｏ４ｙＡ８層３を３．５μ
ｍＪｌｔに、波長１、３ ｆｉｍ相当のＩｒｌ Ｇａ
Ａ３１Ｐ層３′を０．３μｍ厚に、１〜２ Ｘ １０”
の−３キャリア濃度のｎ−Ｉｎｇ層４を１．５μｍ厚に
、１〜５×１０１５ｃＩＩＬ−３キャリア濃度のｎ−−
ＩｎＰ層４′を２μｍ厚に順次形成した後、Ｃｄの熱拡
散法により階段型の第１のｐｎ接合５を、Ｂｅのイオン
注入法によシ傾斜型の第２及び第３のｐｎ接合５′、５
”を各々形成した。
第２と第３のｐｎ接合５′、５“は各々、Ｂｅイオンの
加速エネルギーを変えることによって（第２は１００Ｋ
Ｖ、第３は６０ＫＶ加速）、その接合深さを調整した。
加速エネルギーを変えることによって（第２は１００Ｋ
Ｖ、第３は６０ＫＶ加速）、その接合深さを調整した。
第３図に示す構造によシ、第２のｐｎ接合曲率部５′ａ
の曲率が第２図の場合と違って負になる（ｒｔＯ）ため
、第２のｐｎ接合の降伏電圧が、従来の第２図の場合よ
シも高くなる。更に第３のｐｎ接合は、第２のｐｎ接合
よシもヘテロ界面から離れているため、第３のｐｎ接合
曲率部５″ａにおける電圧降伏は、第２図における曲率
部５′ａよシも高くかつ第１のｐｎ接合の受光領域に対
応するＳｂ部よシも高くすることができる。従って受光
領域に対応する第１のｐｎ接合部５ｂにおけるキャリア
増倍を充分に行うことができる。
の曲率が第２図の場合と違って負になる（ｒｔＯ）ため
、第２のｐｎ接合の降伏電圧が、従来の第２図の場合よ
シも高くなる。更に第３のｐｎ接合は、第２のｐｎ接合
よシもヘテロ界面から離れているため、第３のｐｎ接合
曲率部５″ａにおける電圧降伏は、第２図における曲率
部５′ａよシも高くかつ第１のｐｎ接合の受光領域に対
応するＳｂ部よシも高くすることができる。従って受光
領域に対応する第１のｐｎ接合部５ｂにおけるキャリア
増倍を充分に行うことができる。
（発明の効果）
本発明による第３図の構造で作製したＩｎｋ／ＩｎＱａ
Ａｓへテロ接合ＡＰＤの増倍特性は第４図に示す如く
であ夛、第２および第３のｐｎ接合から成るカードリン
グ部よシも第１のｐｎ接合から戟る受光領域におけるキ
ャリア増倍が大きい状況が実現された。このときの最大
増倍率は５０倍程度であシ、従来の第２図の構造を用い
た場合の１０倍程度よシも良好な結果を得た。
Ａｓへテロ接合ＡＰＤの増倍特性は第４図に示す如く
であ夛、第２および第３のｐｎ接合から成るカードリン
グ部よシも第１のｐｎ接合から戟る受光領域におけるキ
ャリア増倍が大きい状況が実現された。このときの最大
増倍率は５０倍程度であシ、従来の第２図の構造を用い
た場合の１０倍程度よシも良好な結果を得た。
以上、本発明によれば、ガードリングの降伏電圧を従来
よシも高くできるため、受光領域における増倍が充分に
行われるという利点を有している。
よシも高くできるため、受光領域における増倍が充分に
行われるという利点を有している。
第１図、第２図は従来のへテロ接合半導体受光素子の断
面図であシ、第３図は本発明のへテロ接合半導体受光素
子を示す図であるっ 第４図は本発明の効果の一例で、増倍特性を示している
。 図において、１は半導体基板、２は１と同種の半導体バ
ッファ層、３は禁制帯幅の小さい光吸収層、３′は３と
４との中間の禁制帯幅を有する半導体層４は禁制帯幅の
大きいアバランシ増倍層、４′は４と同種で４よりもキ
ャリア濃度の低い半導体層、５．５′、５″は各々第１
のｐｎ接合、第２のｐｎ接合、第３のｐｎ接合、５ａ、
５／ａ、 ５“ａはその接合の曲率部、５ｂは接合の
平坦部、６は表面保護膜、７．８は各々ｐｎ側電極、
ｎ側電極である。 第１図 第２図 深３図 第４図
面図であシ、第３図は本発明のへテロ接合半導体受光素
子を示す図であるっ 第４図は本発明の効果の一例で、増倍特性を示している
。 図において、１は半導体基板、２は１と同種の半導体バ
ッファ層、３は禁制帯幅の小さい光吸収層、３′は３と
４との中間の禁制帯幅を有する半導体層４は禁制帯幅の
大きいアバランシ増倍層、４′は４と同種で４よりもキ
ャリア濃度の低い半導体層、５．５′、５″は各々第１
のｐｎ接合、第２のｐｎ接合、第３のｐｎ接合、５ａ、
５／ａ、 ５“ａはその接合の曲率部、５ｂは接合の
平坦部、６は表面保護膜、７．８は各々ｐｎ側電極、
ｎ側電極である。 第１図 第２図 深３図 第４図
Claims (1)
- 少なくともＢｇｌなる禁制帯幅を有する光吸収層と、Ｅ
ｇｇ（ただしＢｇｚ＞Ｂｇｌ）なる禁制帯幅を有するア
バランシ層倍層な有し、該アバランシ増倍層中に選択的
にｐｎ接合を設ける半導体受光素子において、上記ｐｎ
接合が、受光領域を形成する第１のｐｎ接合、第１のｐ
ｎ接合から離れて第１のｐｎ接合を取シ表面からの接合
深さが第１の形成された第３のｐｎ接合、ｐｎ接合第３
のｐｎ接合よシも深く位置し、かつ、第１、第３のｐｎ
接合にまたがって形成された第２のｐｎ接合を有するこ
とを特徴とする半導体受光素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054908A JPH06101578B2 (ja) | 1984-03-22 | 1984-03-22 | プレーナ型ヘテロ接合アバランシェフォトダイオード |
| US06/713,669 US4651187A (en) | 1984-03-22 | 1985-03-19 | Avalanche photodiode |
| EP85103299A EP0159544B1 (en) | 1984-03-22 | 1985-03-21 | Avalanche photodiode and its manufacturing method |
| CA000477076A CA1261450A (en) | 1984-03-22 | 1985-03-21 | Avalanche photodiode with double guard ring |
| DE8585103299T DE3567128D1 (en) | 1984-03-22 | 1985-03-21 | Avalanche photodiode and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054908A JPH06101578B2 (ja) | 1984-03-22 | 1984-03-22 | プレーナ型ヘテロ接合アバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198786A true JPS60198786A (ja) | 1985-10-08 |
| JPH06101578B2 JPH06101578B2 (ja) | 1994-12-12 |
Family
ID=12983695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054908A Expired - Lifetime JPH06101578B2 (ja) | 1984-03-22 | 1984-03-22 | プレーナ型ヘテロ接合アバランシェフォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101578B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390868A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 半導体受光素子の製造方法 |
| US4797371A (en) * | 1987-02-26 | 1989-01-10 | Kabushiki Kaisha Toshiba | Method for forming an impurity region in semiconductor devices by out-diffusion |
| JPH02248081A (ja) * | 1989-03-22 | 1990-10-03 | Toshiba Corp | アバランシェフォトダイオード及びその製造方法 |
| US6724018B2 (en) | 2001-09-06 | 2004-04-20 | Sumitomo Electric Industries, Ltd. | Zn1-xMgxSySe1-y pin-photodiode and Zn1-xMgxSySe1-y avalanche-photodiode |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101278A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Manufacture for semiconductor device |
| JPS54102876A (en) * | 1978-01-30 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture for planer type semiconductor device |
| JPS5642385A (en) * | 1979-09-12 | 1981-04-20 | Nec Corp | Hetero-structure semiconductor device |
| JPS5658286A (en) * | 1979-10-18 | 1981-05-21 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for guard ring of avalanche photodiode |
| JPS5830164A (ja) * | 1981-08-17 | 1983-02-22 | Nippon Telegr & Teleph Corp <Ntt> | アバランシフオトダイオ−ド及びその製法 |
| JPS58157177A (ja) * | 1982-03-15 | 1983-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-03-22 JP JP59054908A patent/JPH06101578B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101278A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Manufacture for semiconductor device |
| JPS54102876A (en) * | 1978-01-30 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture for planer type semiconductor device |
| JPS5642385A (en) * | 1979-09-12 | 1981-04-20 | Nec Corp | Hetero-structure semiconductor device |
| JPS5658286A (en) * | 1979-10-18 | 1981-05-21 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for guard ring of avalanche photodiode |
| JPS5830164A (ja) * | 1981-08-17 | 1983-02-22 | Nippon Telegr & Teleph Corp <Ntt> | アバランシフオトダイオ−ド及びその製法 |
| JPS58157177A (ja) * | 1982-03-15 | 1983-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390868A (ja) * | 1986-10-03 | 1988-04-21 | Nec Corp | 半導体受光素子の製造方法 |
| US4797371A (en) * | 1987-02-26 | 1989-01-10 | Kabushiki Kaisha Toshiba | Method for forming an impurity region in semiconductor devices by out-diffusion |
| JPH02248081A (ja) * | 1989-03-22 | 1990-10-03 | Toshiba Corp | アバランシェフォトダイオード及びその製造方法 |
| US6724018B2 (en) | 2001-09-06 | 2004-04-20 | Sumitomo Electric Industries, Ltd. | Zn1-xMgxSySe1-y pin-photodiode and Zn1-xMgxSySe1-y avalanche-photodiode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06101578B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2050362C (en) | Photo-sensing device | |
| EP0156156A1 (en) | Avalanche photodiodes | |
| JPS5854685A (ja) | アバランシ・ホトダイオ−ド及びその製造方法 | |
| US5304824A (en) | Photo-sensing device | |
| US5315148A (en) | Photo-sensing device | |
| CA1228663A (en) | Photodetector with isolated avalanche region | |
| US4544938A (en) | Wavelength-selective photodetector | |
| US20020105010A1 (en) | Semiconductor light detecting device | |
| US4816890A (en) | Optoelectronic device | |
| JPS60198786A (ja) | 半導体受光素子 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JPS5938748B2 (ja) | 半導体光検出装置 | |
| JPS61101085A (ja) | ３−５族半導体受光素子の製造方法 | |
| KR100198423B1 (ko) | 애벌란치 광 다이오드형 장파장 광검출기 | |
| JPS59119772A (ja) | 半導体受光素子 | |
| JPS6130085A (ja) | 光伝導検出素子 | |
| JPH057014A (ja) | アバランシエフオトダイオード | |
| JPH01290269A (ja) | 半導体受光装置 | |
| JPH065785B2 (ja) | 半導体受光素子の製造方法 | |
| JPS5811109B2 (ja) | 半導体光検波器 | |
| JPH01125989A (ja) | 半導体受光装置 | |
| JPS60173880A (ja) | 半導体受光素子およびその製造方法 | |
| JPS62169376A (ja) | フオトダイオ−ド | |
| JPS63124475A (ja) | 半導体受光素子 | |
| JPS61228680A (ja) | 化合物半導体受光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |