JP3055030B2 - アバランシェ・フォトダイオードの製造方法 - Google Patents
アバランシェ・フォトダイオードの製造方法Info
- Publication number
- JP3055030B2 JP3055030B2 JP1167048A JP16704889A JP3055030B2 JP 3055030 B2 JP3055030 B2 JP 3055030B2 JP 1167048 A JP1167048 A JP 1167048A JP 16704889 A JP16704889 A JP 16704889A JP 3055030 B2 JP3055030 B2 JP 3055030B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- doped
- forming
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概 要〕 本発明は、アバランシェ・フォトダイオードの製造方
法に関し、 有機金属気相成長法を用いて、埋め込み成長を行なわ
ずに、増倍領域幅を高精度で規定することができるプレ
ーナ型のアバランシェ・フォトダイオードの製造方法を
提供することを目的とし、InP基板上に、有機金属気相
成長法によりInGaAs層またはInGaAsP層から成る光吸収
層を形成する工程と、前記光吸収層上に、ｎ型にドープ
された第１のInP層と、前記第１のInP層よりも高い濃度
でｎ型にドープされた第２のInP層と、前記第２のInP層
よりも低い濃度でｎ型にドープされた第３のInP層とを
有機金属気相成長法により順次形成して、濃度の低いｎ
−InP層中に濃度の高いｎ−InPスパイクドープ層を有す
るInP増倍層を形成する工程と、受光部となる領域にｐ
型不純物を導入して、前記第３のｎ−InP層中にpn接合
を形成する工程と、ガードリング部となる領域にｐ型不
純物を導入して、前記第２のｎ−InP層から成るスパイ
クドープ層の下端または下方にpn接合を形成する工程と
を有するように構成する。
法に関し、 有機金属気相成長法を用いて、埋め込み成長を行なわ
ずに、増倍領域幅を高精度で規定することができるプレ
ーナ型のアバランシェ・フォトダイオードの製造方法を
提供することを目的とし、InP基板上に、有機金属気相
成長法によりInGaAs層またはInGaAsP層から成る光吸収
層を形成する工程と、前記光吸収層上に、ｎ型にドープ
された第１のInP層と、前記第１のInP層よりも高い濃度
でｎ型にドープされた第２のInP層と、前記第２のInP層
よりも低い濃度でｎ型にドープされた第３のInP層とを
有機金属気相成長法により順次形成して、濃度の低いｎ
−InP層中に濃度の高いｎ−InPスパイクドープ層を有す
るInP増倍層を形成する工程と、受光部となる領域にｐ
型不純物を導入して、前記第３のｎ−InP層中にpn接合
を形成する工程と、ガードリング部となる領域にｐ型不
純物を導入して、前記第２のｎ−InP層から成るスパイ
クドープ層の下端または下方にpn接合を形成する工程と
を有するように構成する。
本発明は、アバランシェ・フォトダイオード、特に、
波長１μｍ帯を使用する光通信システムにおける受信器
の受光素子として好適なアバランシェ・フォトダイオー
ドの製造方法に関する。
波長１μｍ帯を使用する光通信システムにおける受信器
の受光素子として好適なアバランシェ・フォトダイオー
ドの製造方法に関する。
近年の光通信システムの大容量化にともない、システ
ムに用いられる光半導体素子の高性能化が要求されてい
る。アバランシェ・フォトダイオード（APD）は素子内
部で増幅機能を有し、高感度受信器を構成する素子とし
て最適であり、大容量化に対応するため超高速APDの検
討がなされている。超高速化のためには素子を構成する
半導体結晶の濃度、厚さを非常に精密に制御する必要が
ある。また信頼性の高い素子を作製するためには良好な
ガードリング構造を有するプレーナ型のAPDとする必要
がある。
ムに用いられる光半導体素子の高性能化が要求されてい
る。アバランシェ・フォトダイオード（APD）は素子内
部で増幅機能を有し、高感度受信器を構成する素子とし
て最適であり、大容量化に対応するため超高速APDの検
討がなされている。超高速化のためには素子を構成する
半導体結晶の濃度、厚さを非常に精密に制御する必要が
ある。また信頼性の高い素子を作製するためには良好な
ガードリング構造を有するプレーナ型のAPDとする必要
がある。
従来APDは液相エピタキシャル法（LPE法）で作製さ
れ、LPE法の利点である埋め込み成長技術を生かした構
造が実現されている。第３図に従来構造のAPDの断面図
を示した。同図において、n+−InP基板31（基板面は（1
11）Ａ面）、ｎ−InPバッファー層32、ｎ−InGaAs光吸
収層33、ｎ−InGaAsP層34、メルトバック時に残留させ
たｎ−InP増倍層35、n-−InP層36、ｐ−InP層38、p+−I
nP層39、AuZnのｐ側電極40、AuGeのｎ側電極41、SiO2保
護膜42、再成長界面43、受光部Ａおよびガードリング部
Ｂを示した。この構造では受光部で均一な増倍を起こさ
せるため、受光部のみに濃度の高い（ｎ＝２〜３×1016
cm-3）ｎ−InP層を埋め込み、ガードリング部は低濃度
（ｎ＝５×1015cm-3）としてある。また、接合を形成す
るｐ領域を受光部はCd拡散による段階接合、ガードリン
グ部をBeイオン打込みによる傾斜型接合としてプレーナ
型としている、LPE法では光吸収層のInGaAs上に増倍層I
nPを成長させるため基板としてInPの（111）Ａ面を用
い、かつInGaAsとInPの間に中間組成のInGaAsPが挿入さ
れている。
れ、LPE法の利点である埋め込み成長技術を生かした構
造が実現されている。第３図に従来構造のAPDの断面図
を示した。同図において、n+−InP基板31（基板面は（1
11）Ａ面）、ｎ−InPバッファー層32、ｎ−InGaAs光吸
収層33、ｎ−InGaAsP層34、メルトバック時に残留させ
たｎ−InP増倍層35、n-−InP層36、ｐ−InP層38、p+−I
nP層39、AuZnのｐ側電極40、AuGeのｎ側電極41、SiO2保
護膜42、再成長界面43、受光部Ａおよびガードリング部
Ｂを示した。この構造では受光部で均一な増倍を起こさ
せるため、受光部のみに濃度の高い（ｎ＝２〜３×1016
cm-3）ｎ−InP層を埋め込み、ガードリング部は低濃度
（ｎ＝５×1015cm-3）としてある。また、接合を形成す
るｐ領域を受光部はCd拡散による段階接合、ガードリン
グ部をBeイオン打込みによる傾斜型接合としてプレーナ
型としている、LPE法では光吸収層のInGaAs上に増倍層I
nPを成長させるため基板としてInPの（111）Ａ面を用
い、かつInGaAsとInPの間に中間組成のInGaAsPが挿入さ
れている。
高速化を実現するためには増倍領域の幅Ｗを0.2±0.0
1μｍ程度の精度で実現する必要がある。第３図の構造
では幅Ｗは増倍層厚さｄの中で濃度で規定されるが、LP
E法では濃度の精度は±20％程度である上、厚さの制御
性も±0.1μｍ程度であり、高速化に必要な精度が得ら
れない。この問題を解決するため、制御性に優れた有機
金属気相成長法（MOVPE法）を用いることが有力な手段
と考えられる。しかしながら、MOVPE法では埋め込み成
長時の再成長界面を良好にすることが困難であり（LPE
法ではメルトバック法を用いて埋め込み成長直前にわず
かに再成長界面をけずりとり清浄な表面としている）、
第３図の構造をそのまま適用して低暗電流で良好なプレ
ーナ型APDを製造することはできない。
1μｍ程度の精度で実現する必要がある。第３図の構造
では幅Ｗは増倍層厚さｄの中で濃度で規定されるが、LP
E法では濃度の精度は±20％程度である上、厚さの制御
性も±0.1μｍ程度であり、高速化に必要な精度が得ら
れない。この問題を解決するため、制御性に優れた有機
金属気相成長法（MOVPE法）を用いることが有力な手段
と考えられる。しかしながら、MOVPE法では埋め込み成
長時の再成長界面を良好にすることが困難であり（LPE
法ではメルトバック法を用いて埋め込み成長直前にわず
かに再成長界面をけずりとり清浄な表面としている）、
第３図の構造をそのまま適用して低暗電流で良好なプレ
ーナ型APDを製造することはできない。
本発明は、有機金属気相成長法を用いて、埋め込み成
長を行なわずに、増倍領域幅を高精度で規定することが
できるプレーナ型のアバランシェ・フォトダイオードの
製造方法を提供することを目的とする。
長を行なわずに、増倍領域幅を高精度で規定することが
できるプレーナ型のアバランシェ・フォトダイオードの
製造方法を提供することを目的とする。
上記の目的は、本発明によれば、InP基板上に、有機
金属気相成長法によりInGaAs層またはInGaAsP層から成
る光吸収層を形成する工程と、 前記光吸収層上に、ｎ型にドープされた第１のInP層
と、前記第１のInP層よりも高い濃度でｎ型にドープさ
れた第２のInP層と、前記第２のInP層よりも低い濃度で
ｎ型にドープされた第３のInP層とを有機金属気相成長
法により順次形成して、濃度の低いｎ−InP層中に濃度
の高いｎ−InPスパイクドープ層を有するInP増倍層を形
成する工程と、 受光部となる領域にｐ型不純物を導入して、前記第３
のｎ−InP層中にpn接合を形成する工程と、 ガードリング部となる領域にｐ型不純物を導入して、
前記第２のｎ−InP層から成るスパイクドープ層の下端
または下方にpn接合を形成する工程とを有することを特
徴とするアバランシェ・フォトダイオードの製造方法に
よって達成される。
金属気相成長法によりInGaAs層またはInGaAsP層から成
る光吸収層を形成する工程と、 前記光吸収層上に、ｎ型にドープされた第１のInP層
と、前記第１のInP層よりも高い濃度でｎ型にドープさ
れた第２のInP層と、前記第２のInP層よりも低い濃度で
ｎ型にドープされた第３のInP層とを有機金属気相成長
法により順次形成して、濃度の低いｎ−InP層中に濃度
の高いｎ−InPスパイクドープ層を有するInP増倍層を形
成する工程と、 受光部となる領域にｐ型不純物を導入して、前記第３
のｎ−InP層中にpn接合を形成する工程と、 ガードリング部となる領域にｐ型不純物を導入して、
前記第２のｎ−InP層から成るスパイクドープ層の下端
または下方にpn接合を形成する工程とを有することを特
徴とするアバランシェ・フォトダイオードの製造方法に
よって達成される。
本発明の方法は、１回の成長でプレーナ型APDを実現
できるという利点をも有する。
できるという利点をも有する。
増倍領域幅はアバランシェ・ブレイクダウンを起す電
界値を有する領域幅として定義される。従って増倍領域
幅を明確に規定するためには低濃度領域に非常に薄い高
濃度層を形成しそこで大きな電界下降を実現し、そこと
pn接合端との距離で決定すればよい。第４図にその概念
図を示す。これらの分布はMOVPE法により十分作製可能
である。この構造を作製後ガードリング部ではスパイク
ドープ層までｐ領域としてプレーナ構造を作製する。
界値を有する領域幅として定義される。従って増倍領域
幅を明確に規定するためには低濃度領域に非常に薄い高
濃度層を形成しそこで大きな電界下降を実現し、そこと
pn接合端との距離で決定すればよい。第４図にその概念
図を示す。これらの分布はMOVPE法により十分作製可能
である。この構造を作製後ガードリング部ではスパイク
ドープ層までｐ領域としてプレーナ構造を作製する。
以下に、実施例により本発明を更に詳しく説明する。
本発明にしたがって、第１図に示したプレーナ型のAP
Dを製造する手順を説明する。
Dを製造する手順を説明する。
MOVPE法を用いて（100）n+−InP基板11上にn+−InPバ
ッファー層12、ｎ−InGaAs光吸収層13、ｎ−InGaAsP層1
4、ｎ−InP層15、n+−InPスパイクドープ層16、および
ｎ−InP層17を順次積層する。この後受光部ＡにはCd拡
散により最上層ｎ−InP層中の位置L1にpn接合を形成す
る。ガードリング部はBeをイオン注入により打ち込みn+
−InPスパイクドープ層を除去する位置L2にpn接合を形
成する。こうすることによって、受光部の外にあるガー
ドリング部分の高濃度のスパイクドープ層を除去するこ
とが可能である。その後p,n層に各々対するAuZnのｐ側
電極20、AuGeのｎ側電極21、およびSiO2表面保護膜22を
つけて完成する。
ッファー層12、ｎ−InGaAs光吸収層13、ｎ−InGaAsP層1
4、ｎ−InP層15、n+−InPスパイクドープ層16、および
ｎ−InP層17を順次積層する。この後受光部ＡにはCd拡
散により最上層ｎ−InP層中の位置L1にpn接合を形成す
る。ガードリング部はBeをイオン注入により打ち込みn+
−InPスパイクドープ層を除去する位置L2にpn接合を形
成する。こうすることによって、受光部の外にあるガー
ドリング部分の高濃度のスパイクドープ層を除去するこ
とが可能である。その後p,n層に各々対するAuZnのｐ側
電極20、AuGeのｎ側電極21、およびSiO2表面保護膜22を
つけて完成する。
本発明では、MOVPE法を用いているので、増倍領域17
の幅を±0.001μｍ程度の精度で規定することが可能で
あり、低濃度層17、高濃度層16の濃度を±５％程度の精
度で制御できる。
の幅を±0.001μｍ程度の精度で規定することが可能で
あり、低濃度層17、高濃度層16の濃度を±５％程度の精
度で制御できる。
すなわち、本発明の方法によれば、受光部では増倍領
域幅を狭い領域に限定可能となり、かつガードリング部
Ｂではスパイクドープ層16がないためpn接合近傍の電界
値は第２図に示したように上がらず良好なプレーナ構造
が形成できる。同図中、実線が受光部の電界値、破線が
ガードリング部の電界値を示す。すなわち受光部が実線
のようにブレークダウン電界に達したとき、ガードリン
グ部の電界分布は破線のように低電界となる。本発明の
方法では、このプレーナ構造を１回の成長で実現でき
る。
域幅を狭い領域に限定可能となり、かつガードリング部
Ｂではスパイクドープ層16がないためpn接合近傍の電界
値は第２図に示したように上がらず良好なプレーナ構造
が形成できる。同図中、実線が受光部の電界値、破線が
ガードリング部の電界値を示す。すなわち受光部が実線
のようにブレークダウン電界に達したとき、ガードリン
グ部の電界分布は破線のように低電界となる。本発明の
方法では、このプレーナ構造を１回の成長で実現でき
る。
本発明によればMOVPE法による１回の成長で良好なプ
レーナ構造が実現できるため、高性能APDが再現性良く
作製可能となる。
レーナ構造が実現できるため、高性能APDが再現性良く
作製可能となる。
第１図は、本発明の一実施例の方法により製造したAPD
の構造の一例を示す断面図、 第２図は、本発明の方法により製造したAPDの受光部
（実線）とガードリング部（破線）の電界分布を模式的
に示すグラフ、 第３図は、従来の方法により製造した典型的なAPDの構
造を示す断面図、および 第４図（ａ）および（ｂ）は、それぞれ増倍領域を限定
するために用いる濃度分布、およびその場合の電界分布
を模式的に示すグラフである。 11,31……InP基板、13,33……InGaAs光吸収層、 16……n+−InPスパイクドープ層、 17,35……ｎ−InP増倍層、 Ａ……受光部、Ｂ……ガードリング部。
の構造の一例を示す断面図、 第２図は、本発明の方法により製造したAPDの受光部
（実線）とガードリング部（破線）の電界分布を模式的
に示すグラフ、 第３図は、従来の方法により製造した典型的なAPDの構
造を示す断面図、および 第４図（ａ）および（ｂ）は、それぞれ増倍領域を限定
するために用いる濃度分布、およびその場合の電界分布
を模式的に示すグラフである。 11,31……InP基板、13,33……InGaAs光吸収層、 16……n+−InPスパイクドープ層、 17,35……ｎ−InP増倍層、 Ａ……受光部、Ｂ……ガードリング部。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (1)
- 【請求項１】InP基板上に、有機金属気相成長法によりI
nGaAs層またはInGaAsP層から成る光吸収層を形成する工
程と、 前記光吸収層上に、ｎ型にドープされた第１のInP層
と、前記第１のInP層よりも高い濃度でｎ型にドープさ
れた第２のInP層と、前記第２のInP層よりも低い濃度で
ｎ型にドープされた第３のInP層とを有機金属気相成長
法により順次形成して、濃度の低いｎ−InP層中に濃度
の高いｎ−InPスパイクドープ層を有するInP増倍層を形
成する工程と、 受光部となる領域にｐ型不純物を導入して、前記第３の
ｎ−InP層中にpn接合を形成する工程と、 ガードリング部となる領域にｐ型不純物を導入して、前
記第２のｎ−InP層から成るスパイクドープ層の下端ま
たは下方にpn接合を形成する工程とを有することを特徴
とするアバランシェ・フォトダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167048A JP3055030B2 (ja) | 1989-06-30 | 1989-06-30 | アバランシェ・フォトダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1167048A JP3055030B2 (ja) | 1989-06-30 | 1989-06-30 | アバランシェ・フォトダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334473A JPH0334473A (ja) | 1991-02-14 |
| JP3055030B2 true JP3055030B2 (ja) | 2000-06-19 |
Family
ID=15842428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1167048A Expired - Fee Related JP3055030B2 (ja) | 1989-06-30 | 1989-06-30 | アバランシェ・フォトダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055030B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179431A (en) * | 1989-11-20 | 1993-01-12 | Fujitsu Limited | Semiconductor photodetection device |
-
1989
- 1989-06-30 JP JP1167048A patent/JP3055030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334473A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141847B2 (ja) | アバランシェフォトダイオード | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| JP2970815B2 (ja) | 半導体受光素子 | |
| EP0159544B1 (en) | Avalanche photodiode and its manufacturing method | |
| US4442444A (en) | Avalanche photodiodes | |
| US20080191240A1 (en) | Avalanche Photo Diode | |
| EP0163295B1 (en) | A semiconductor photodetector and fabrication process for the same | |
| JPH10308527A (ja) | 半導体光検出器 | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| KR20000024447A (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| KR100216524B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| KR0175440B1 (ko) | 초고속 애벌랜치 포토다이오드 및 제조방법 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JP2638445B2 (ja) | 半導体受光素子 | |
| JPH0215680A (ja) | 半導体受光装置 | |
| KR0164094B1 (ko) | 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법 | |
| KR970006614B1 (ko) | 광통신용 애벌렌치 포토다이오드 제조방법 | |
| JPS6222475B2 (ja) | ||
| JPH0382085A (ja) | 半導体受光素子及びその製造方法 | |
| JPH02253666A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |