KR0164094B1 - 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법 - Google Patents

부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR0164094B1
KR0164094B1 KR1019950047054A KR19950047054A KR0164094B1 KR 0164094 B1 KR0164094 B1 KR 0164094B1 KR 1019950047054 A KR1019950047054 A KR 1019950047054A KR 19950047054 A KR19950047054 A KR 19950047054A KR 0164094 B1 KR0164094 B1 KR 0164094B1
Authority
KR
South Korea
Prior art keywords
layer
inp
charge
undoped
avalanche photodiode
Prior art date
Application number
KR1019950047054A
Other languages
English (en)
Other versions
KR970054555A (ko
Inventor
박찬용
오광룡
현경숙
김정수
김형문
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950047054A priority Critical patent/KR0164094B1/ko
Publication of KR970054555A publication Critical patent/KR970054555A/ko
Application granted granted Critical
Publication of KR0164094B1 publication Critical patent/KR0164094B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 애벌랜치 포토다이오드에 관한 것으로, 활성층영역이 주위보다 높은 전하량을 갖도록 형성하되 전기장(전계)을 보다 상세하게 조절하여 소자의 동작특성이 안정화되도록한 애벌랜치 포토다이오드 및 그의 제조방법에 관한 것이다.
본 발명에 따른 애벌랜치 포토다이오드 활성층에 해당하는 물질층을 그 사이에 n-InP 전하층(25), 도핑하지 않은 InP 층(26) 및 n-InP 전하층(27)을 차례로 적층된 구조로 형성하여 불순물층을 n-InP 전하층(25)과 n-InP 전하층(27)으로 2층으로 형성함으로써 활성층의 전하량을 높이는 동시에 조절을 용이하게 하여 소자의 동작특성이 개선된다.

Description

부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법
제1도는 종래의 기술에 따른 애벌랜치 포토다이오드의 단면도 및 형성물질층에 대응하는 전계분포도.
제2도는 본 발명에 의한 부분적으로 높은 전하량층을 갖는 애벌랜치 포토다이오드의 단면도 및 형성물질층에 대응하는 전계분포도.
제3도는 본 발명에 의한 부분적으로 높은 전하량층을 갖는 광통신용 애벌랜치 포토다이오드의 제작 방법을 나타낸 공정 도면도.
* 도면의 주요부분에 대한 부호의 설명
20 : n+InP 기판 21 : n-InP 완충층
22 : n-InGaAs 광흡수층 23 : n--InGaAsP 그레이딩층
25,27 : n-InP 전하층 24 : n--InP 식각 완충층
26 : n--InP 전하량 완충층 28 : n--InP 증폭층
29 : n-InP 층 30 : SiNx
31 : p측 전극 32 : n측 전극
41 : 언도우푸드 InP 재성장 완충층
본 발명은 애벌랜치 포토다이오드(Avalanche Photodiode : APD)에 관한 것으로, 특히 활성영역부분을 높은 전하량을 갖도록 형성하여 안정적인 동작을 할 수 있도록 한 애벌랜치 포토다이오드의 제조방법에 관한 것이다.
애벌랜치 포토다이오드는 핀 포토다이오드(PIN Photodiode)에 비해 자체증폭기능을 가지므로 수신감도가 매우 좋아 장거리 전송에 유리하다.
현재 2.5 Gbps 광통신에서는 주로 InP / InGaAs 애벌랜치 포토다이오드가 많이 사용되고 있다.
155 Mbps 또는 622Mbps와 같은 낮은 전송속도에서는 수신감도가 애벌랜치 포토다이오드보다 불리하지만 가격이 싼 핀(PIN) 포토다이오드가 많이 이용되고 있다.
애벌랜치 포토다이오드는 내부 증폭기능을 가져야 하므로 증폭층에 매우 높은 전기장이 인가되도록 설계된다.
InP를 증폭층으로 갖는 애벌랜치 포토다이오드의 경우 약 5×105V/㎝ 이상의 전기장이 걸리며 이러한 높은 전기장이 인가되는 증폭층에서의 전자 또는 정공은 전기장에 의해 가속되어 가속에너지를 얻고 어떤 임계에너지를 초과할 경우 가전자대의 전자와 충돌하여 가전자대의 전자를 전도대로 여기시키게 되는데 이때 가전자대에는 정공이 발생하므로 충돌에 의해 새로운 전자-정공쌍이 생성된다.
이러한 현상을 충돌 이온화(impact ionization)라 하며 전자가 가속되어 단위거리를 지나는 동안 다른 전자-정공쌍을 생성하는 평균횟수를 α, 정공의 경우 β로 표기하며, α,β는 전기장의 함수이다.
애벌랜치 포토다이오드의 증폭원리는 증폭층에 주입된 신호캐리어를 이와 같은 충돌 이온화를 이용하여 다른 전자-정공쌍을 생성하는 것이며 캐리어가 충돌 이온화를 일으키기 위해서는 밴드갭보다 큰 에너지가 필요하고 캐리어가 이 에너지를 얻기 위해서는 높은 전기장하에서 일정한 거리를 진행하여야 한다.
따라서, 애벌랜치 포토다이오드의 제작을 위해서는 증폭층에 알맞은 전기장과 증폭영역의 폭(width)를 제공하여야 하며 이를 위해서는 애벌랜치 포토다이오드의 각 층의 두께 및 불순물의 세심한 조절을 필요로 하기 때문에 애벌랜치 포토다이오드의 제작은 매우 까다롭다.
애벌랜치 포토다이오드 제작에 있어 또 다른 문제점은 곡률을 갖는 pn 접합부에서 발생하는 공간적으로 균일하지 않은 애벌런치 이득이다.
애벌랜치 포토다이오드는 pn 또는 핀(pin) 접합을 갖는 다이오드이기 때문에 고속동작을 위해서 정전용량이 작아야 하고 이를 위해서 수십 마이크로미터의 직경을 갖는 국부적인 pn 접합을 형성하게 된다.
이 국부적인 pn 접합을 위해서 주로 확산 또는 이온주입(ion implantation)방법이 쓰이는데 이 경우 pn 접합패턴의 가장 자리부분은 곡률을 갖게된다.
이러한 곡률을 갖는 다이오드 내부의 전기장 분포는 곡률반경이 작을수록 전기장의 세기가 커지게 된다.
그러나, 균일한 공간적 이득을 얻고 이득을 높이기 위해 곡률반경이 무한대인(즉, pn 접합이 결정표면과 평행한 부분) 영역이 수광영역(이득영역 또는 활성영역)으로 이용된다.
따라서, pn 접합의 가장자리는 이득영역보다 높은 전기장이 걸려 높은 이득을 얻게되고 이득영역에서의 증폭이 작을때도 가장자리 부분은 애벌런치 항복조건에 도달하여 소자로서의 동작이 힘들게 된다.
이와 같은 현상을 제거하기 위해 애벌랜치 포토다이오드 구조에 가드링(guard ring) 개념이 도입되었는데 이는 n형 부분(n-side)뿐만 아니라 p형 부분(p-side)의 캐리어 농도가 낮으면 같은 전압에서 공핍되는 거리가 확장되어 바이어스 전압에서도 전기장이 줄어드는 현상을 이용하는 것이다.
즉, 모서리 부분에 띠형태의 링(ring)을 만들고 확산 또는 이온주입방법으로 불순물을 낮은 농도로 주입하여 모서리부분의 전기장을 낮춤으로써 곡률반경때문에 발생하는 전기장 상승을 상쇄시키는 것이다.
이와 같이 가드링을 형성하는 방법은 매우 어렵지만 많은 연구가 있었고 현재 안정된 애벌랜치 포토다이오드를 얻는데 성공하고 있다.
그러나, 가드링 형성을 위해 증폭층이 캐리어 농도가 다소 높은 n-InP에 형성됨으로써 애벌랜치 포토다이오드의 성능을 나타내는 이득-대역폭곱(Gain-Bandwidth product)이 30-50 ㎓ 로 제한되는 실정이다.
애벌랜치 포토다이오드의 이득-대역폭 곱은 증폭층의 폭에 반비례하므로 애벌랜치 포토다이오드 증폭층 내부에 균일하게 높은 전기장을 걸어주면 증폭층의 폭을 줄일 수 있다.
종래 기술에서 증폭층의 폭을 줄이는 방법으로서 L.E.Tarof 등은 가드링을 제조하지 않고 이득-대역폭곱이 100 ㎓가 넘는 InP / InGaAs 애벌랜치 포토다이오드를 제안하였다(L.E.Tarof et al., Appl. Phys. Lett, vol.57, p670, 1990).
제1도는 상술한 종래기술의 일예로서 애벌랜치 포토다이오드의 단면구조 및 형서물질층의 전계분포를 나타낸다.
제1도를 참조하여 종래기술에 따라 설명하면 다음과 같다.
n+InP 기판(10)상에 n+InP 완충층(11), 1-2㎛의 두께를 가지며 도핑하지 않은 층으로서 빛을 흡수하여 전자-정공쌍을 생성하는 n--InGaAs 광흡수층(12), InP와 InGaAs의 중간정도의 밴드갭을 갖는 InGaAsP 층이거나 InP와 InGaAs 사이의 밴드갭을 갖는 여러층의 InGaAsP로 이루어져 광흡수층에서 생성된 전자-정공쌍중 정공을 증폭층으로 원활하고 빠르게 주입시키는 역할을 하는 그레이딩(경사)층으로서 n--InGaAsP 그레이딩층(13), 잘 조절된 도핑농도와 두께를 가지며 전기장 완충층(electric field buffer)의 역할을 하며 전계완충층 또는 전하시이트층 이라고 하는 전하층 또는 전기장 완충층으로서의 애벌랜치 포토다이오드의 활성층으로서 소정의 폭을 제외한 부분이 일정두께 예컨대, n-InP 층 전체두께의 1/2-3/5 로 식각되어 활성층영역이 볼록한 형상을 갖도록 형성되어 있는 n-InP층(14)이 차례로 적층되어 있고, n-InP 층(14)상에 도핑하지 않은 n--InP 층(15) 형성되어 있고, n--InP 층(15)중 활성영역에 대응하는 벌크내에 소정의 폭을 갖는 p-InP(16)이 형성되어 있으며, n-InP 층(15)상의 전면과 p-InP층(16)중 전극 접촉영역으로서 각기 분리되어 소정의 폭을 갖는 영역이 노출되도록 일부분이 제거된 부분을 제외한 전면에 표면보호막 및 무반사막으로서 SiNx 막(17)이 형성되어 있고, p-InP층(16)의 노출영역에 각각 P측 전극(18)이 형성되어 있으며, n+-InP 기판(10)의 전면에 N 측전극(19)이 형성되어 있는 구조를 갖는다.
상술한 구조를 갖는 종래기술의 애벌랜치 포토다이오는 n+-InP 기판(10)상에 n+InP 완충층(11), n--InGaAs 광흡수층(12), n--InGaAsP 그레이딩층(13), 전하밀도(charge density)가 2.5×1012㎝-2보다 크고 3.3 ×1012㎝-2작은 불순물 농도를 갖는 n-InP층(14)을 차례로 적층한 후 n-InP층(14)상의 소정영역에서 일정폭을 갖는 절연막패턴으로서 식각마스크를 형성하고 노출된 n-InP층(14) 부분을 총두께의 1/2-3/5의 범위로 식각하여 활성층형성영역이 볼록한 형상을 갖도록 형성한다.
이어서 n-InP층(14) 전면에 도핑하지 않은 n--InP층(15)을 형성하고 n--InP층(15)중 활성영역에 대응하는 영역에 p형 불순물을 주입하여 p-InP층(16)을 형성한다.
이어서 기판전면에 표면보호막 및 무 반사막으로서 SiNx(17)을 형성하고 이를 사진식각법으로 p-InP층(16)의 두부분이 소정의 폭으로 노출되도록 패터닝한다.
그 다음 전면에 전극형성용금속을 중착한후 이를 패터닝하여 각각 p-InP층(16)이 접촉된 P측 전극(18)을 형성한 다음 n+-InP 기판(11)의 하부면에 n측전극(19)을 형성하여 애벌랜치 포토다이오드를 제조한다.
상술한 구조를 갖는 애벌랜치 포토다이오드에서 n-InP 전하층(14) 중활성영역을 제외한 영역을 식각하는 이유는 p층(제1도의 16)이 n층과 곡률반경을 갖는 접합을 형성하므로 이 부분의 전기장을 낮추기 위해서 곡률반경을 갖는 부위의 전하량을 낮추어 주기 위한 것이다.
상술한 구조를 갖는 애벌랜치 포토다이오드는 제작하기가 쉽고 높은 성능을 보여줄 것으로 기대되나 여러가지 문제점을 내포하고 있다.
첫째, 제1도의 가운데 부분을 따라 1차원적인 전기장 분포를 나타낸 것이 제1도의 우측에 도시되어 있는데 n-InP 전하층(14)과 도핑하지 않은 n--InP 증폭층(15)사이에 굵은 사선으로 표시된 부분인 경계면(14a)의 전기장(E1)이 최대전기장(EM)과 거의 비슷하게 높게된다. 이 경계면(14a)은 1차 결정성장후 패턴화 및 식각 후 2차 결정성장을 하는 경계면으로 결정결함이 다소 발생하며 따라서, 이 경계면(14a)에 높은 전기장이 걸릴 경우 소자의 특성, 특히 전류-전압 특성 및 소자수명에 나쁜 영향을 주게 된다.
따라서 이 결정재성장 경계면(14a)을 전기장이 낮은 곳으로 이동시킬 수 있다면 더욱 좋은 구조가 될 수 있을 것이다.
둘째, 높은 이득-대역폭 곱을 갖기 위해서는 n-InP 전하층(14)의 두께가 얇고 전하밀도가 잘 조절되어야 하며, n-InP 전하층(14)의 활성영역 주변의 식각이 잘 조절되어야 한다.
따라서 제1도의 구조로는 n-InP 전하층(14)의 두께를 어느 한계이상 얇게 할 수 없다.
상술한 종래기술의 문제점을 해결하기 위한 본 발명의 목적인 활성층 영역에 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드를 제공하는데 있다.
상술한 본 발명의 목적을 실현하기 위한 본 발명은 n+-InP 기판상에 차례로 적층되어 있는 n-InP 완충층, n--InGaAs 광흡수층, InP와 InGaAs의 중간 정도의 밴드갭을 갖는 InGaAsP 그레이딩층 및 도팽하지 않은 InP 식각완충층과, 상기 도핑하지 않은 InP 식각 완충층의 소정영역(활성층영역)에 일정면적을 패터닝되어 차례로 형성되어 있는 n-InP 전하층 및 도핑하지 않은 InP 전하량완충층과, 상기 도핑하지 않은 InP 식각완충층과 도핑하지 않은 InP 전하량완충층 전면에 형성된 n-InP 전하층과, 상기 n-InP 전하층위에 형성된 도핑하지 않은 InP 증폭층과, 상기 InP 증폭층중 상기 활성영역에 대응하는 부분의 영역내에 형성된 p-InP(29)과 상기 도핑하지 않은 InP 증폭층(28)의 전면과 p-InP(29)상의 전극형성을 위한 두 영역을 제외한 전면에 표면보호막 및 무반사막으로서 형성된 SiNx막과, 상기 두영역에 각각 형성된 p측 전극과, 상기 n+-InP 기판의 하부면에 형성된 n측 전극을 포함하는 것을 특징으로 한다.
발명의 다른 목적을 실현하기 위한 본 발명은 n+-InP 기판(20) 상에 n-InP 완충층(21), n--InGaAs 광흡수층(22), InP 와 InGaAs의 중간정도의 밴드갭을 갖는 n--InGaAsP 그레이딩층(23), 도핑하지 않은 InP 식각완충층(24), n-InP 전하층(25) 및 도핑하지 않은 InP 전하량 완충층(26)을 차례로 형성하는 단계와, 활성층형성영역을 정의하기 위해 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)을 차례로 식각하여 도핑하지 않은 InP 식각완충층(24)상의 소정영역에 일정폭을 갖는 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)으로 된 패턴을 형성하는 단계와, 상기 노출된 도핑하지 않은 InP 식각완충층(24)과 도핑하지 않은 InP 전하량완충층(26)의 전면에 n-InP 전하층(27)과 불순물을 도핑하지 않은 도핑하지 않은 InP 증폭층(28)을 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 실시예에 따른 애벌랜치 포토다이오드의 단면구조 및 전기장 분포를 나타낸 단면도이다.
제2도를 참조하여 본 발명의 실시예에 따른 애벌랜치 포토다이오드의 구조를 설명하면 다음과 같다.
제2도를 참조하면, 본 발명에 따른 애벌랜치 포토다이오드는 n+InP 기판(20)상에 n-InP 완충층(21), 1-2㎛의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 n-In-GaAs 광흡수층(22), InP 와 InGaAs의 중간정도의 밴드갭을 갖는 한 층 또는 여러 밴드갭으로 구성되고 총 두께 600-2000Å의 n-InGaAsP 그레이딩층(23), 두께 500-2000Å과 2×1015㎝-3이하의 캐리어 농도를 갖는 도핑하지 않은 InP 식각완충층(24)이 차례로 형성되어 있고, 상기 도핑하지 않은 InP 식각완충층(24)상의 소정영역에 전하밀도(σ1)가 1-2×1012㎝-2이 되도록 두께와 도핑농도가 조절되고 50-1000Å의 두께를 가지며 공간적으로 활성영역에만 존재하도록 소정의 직경을 갖도록 패터닝된 n-InP 전하층(25)이 형성되어 있으며, 상기 소정의 직경을 갖도록 패터닝된 n-InP 전하층(25)상에 두께 500-2000Å과 2×1015㎝-3이하의 캐리어 농도를 형성된 도핑하지 않은 InP 전하랑완충층(26)이 형성되어 있고, 상기 활성영역인 도핑하지 않은 InP 전하랑완충층(26)과 비활성영역의 도핑하지 않은 InP 식각완충층(24)의 전면에 전하밀도(σ2)가 1-2×1012㎝-2이 되도록 두께와 도핑논도가 조절된 n-InP 전하층(27)이 형성되어 있으며, 상기 n-InP 전하층(27)위에 도핑하지 않아 캐리어 농도가 2×1015㎝-3이하이고 두께가 3-4㎛인 도핑하지 않은 InP 증폭층(28)이 형성되어 있으며, 상기 도핑하지 않은 InP 증폭층(28)중 활성영역에 대응하는 부분의 영역내에 p형 불순물로서 Zn 또는 Cd 이 확산된 p-InP층(29)이 형성되어 있고, 상기 InP 증폭층(28)의 전면과 p-InP층(29)중 전극형성영역을 제외한 전면에 표면보호막 및 무반사막으로서 SiNx막(30)이 형성되어 있으며, 상기 영역에 각각 p측 전극이 형성되어 있고, 상기 n+-InP 기판(11)의 하부면에 n측 전극(32)이 형성되어 있는 구조를 갖는다.
이때 pn 접합의 경계면 예컨대, 확산된 p-InP층(29)과 도핑하지 않은 InP 증폭층(28)의 계면에서 n-InP 전하층(27)까지의 폭(W)을 증폭층의 폭(Multiplication layer width)이라 부르며 n-InP 전하층(27)의 전하량과 n-InP 전하층(25)의 전하량의 합이 소자의 특성에 중요한 역할을 한다.
이때, 증폭층의 폭(W)은 0.1-1㎛ 내외로 조절되며 W가 작을수록 애벌런치 포토다이오드의 특성이 좋아지나 전기장 조절이 어렵기 때문에 증폭층의 폭(W)과 전기장의 관계를 고려하여야 한다.
상술한 본 발명에 따른 애벌랜치 포토다이오드의 제조방법을 제3a도 내지 제3g도의 제조 공정단면도를 참조하여 설명하면 다음과 같다.
제3a도를 참조하면, n+InP 기판(11)상에 결정 성장장치로서 MOCVD(Metal-organic Chemical Vapor Deposition) 또는 MBE(Molecular Beam Epitaxy)를 사용하여 500-700℃의 온도범위에서 차례로 n-InP 완충층(21), 1-2㎛의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 n-InGaAsP 광흡수층(22), InP와 InGaAs의 중간정도의 밴드갭을 갖는 한 층 또는 여러 밴드갭으로 구성되고 총 두께 600-200Å의 n-InGaAsP 그레이딩층(23), 두께 500-2000Å과 2×1015㎝-3이하의 캐리어 농도를 갖는 도핑하지 않은 InP 식각완충층(24), 전하밀도(σ1)가 1-2×1012㎝-2이 되도록 두께와 도핑농도가 조절되고 50-1000Å의 두께를 갖는 n-InP 전하층(25) 및 두께 500-2000Å과 2×1015㎝-3이하의 캐리어 농도를 갖는 n-InP 전하층(26)을 차례로 형성한다.
이어서, 제3b도에 도시한 바와 같이, 활성층형성영역을 정의하기 위해 도핑하지 않은 n-InP 전하량완충층(26)상에 SiNx 또는 SiO2와 같은 유전체물질을 형성한후 이를 사진식각법으로 패터닝하여 20-100㎛폭(평면상에서 직경)을 갖는 식각마스크(도시되지 않음)를 형성하고, 노출된 도핑하지 않은 n-InP 전하량완충층(26)과 n-InP 전하층(25)을 차례로 건식식각 또는 습식식각하여 도핑하지 않은 InP 식각완충층(24)상의 소정영역에 일정폭을 갖는 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)으로 된 패턴을 형성한후 잔존하는 식각마스크를 제거한다.
이때 n-InP 전하량완충층(26)은 도핑하지 않은 물질층이므로 식각과 관계없이 소자특성에 영향을 주지 않으나 n-InP 전하층(25)은 n형으로 도핑된 층이므로 완전히 식각한다.
이때, 그 아래의 도핑하지 않은 InP 식각완충층(24)은 도핑하지 않은 층으로 식각정도가 총전하량에 거의 영향을 주지 않으므로 식각되느냐 되지 않느냐가 소자의 특성에 영향을 주지 않기 때문에 식각완충층으로서의 역할을 한다.
즉, n-InP 전하층(25)을 완전히 식각하기 위해 도핑하지 않은 InP 완충층(24)의 일부가 식각되도록 오버에치한다.
따라서, 이렇게 n-InP 전하층(25)을 식각이 매우 용이할 뿐만 아니라 식각정도의 차이가 소자 특성에 주는 영향도 완전히 제거할 수 있어 소자의 특성이 재현성이 높아진다.
이때, 소정의 직경을 갖는 원형형상을 갖는 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)의 패턴이 애벌랜치 포토다이오드의 크기를 결정하게 되며 이들층에 도핑된 불순물농도가 포토다이오드의 동작특성을 결정하게 되므로 모든조건을 고려하여 형성되어야 한다.
이어서, 제3c도에 도시한 바와 같이, 노출된 물질층의 전면 예컨대, 도핑하지 않은 InP 식각완충층(24)과 도핑하지 않은 InP 전하량완충층(26)의 전면에 전하밀도(σ2)가 2×1012㎝-2이 되도록 두께와 도핑농도가 조절된 n-InP 전하층(27)과 불순물이 도핑하지 않은 캐리어 농도가 2×1015㎝-3이하이고 두께가 3-4㎛인 도핑하지 않은 InP 증폭층(28)을 차례로 형성한다.
이때 n-InP 전하층(27)을 성장하기 전에 도핑하지 않은 도핑하지 않은 InP를 전하량완충층(26)상에 얇은 InP층을 한층 더 삽입하여 성장시킬 수도 있다.
이어서, 제3d도에 도시한 바와 같이, 도핑하지 않은 InP 증폭층(28)의 전면에 확산 마스크용 절연막으로서 질화막을 증착하고 상기 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)에 수직으로 대응하는 부분을 소정의 폭 예컨대, 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)의 폭보다 넓도록 제거하여 확산 마스크(35)를 형성한다.
그다음 노출된 도핑하지 않은 InP 증폭층(28)에 p형 불순물로서 Zn 또는 Cd을 확산시켜 p-InP층(29)을 형성하여 pn 접합을 형성하고 확산 마스크패턴(35)을 제거한다.
이때, 상기 p-InP층(29) 형성은 Be-주입방법(implant)에 의해 제조될 수도 있다.
이어서, 제3e도에 도시한 바와 같이, 도핑하지 않은 InP 증폭층(28)의 전면과 p-InP층(29)의 전면에 보호막 또는 무반사막으로서 SiNx막(30)을 형성한후 전극의 형성을 위한 접촉창을 형성하기 위하여 n-InP 층(29) 표면의 일부분이 노출되도록 띠 형태로(ring) 패터닝한다.
이어서 노출된 반도체상에 도전성 금속으로서 Zn-Au 합금 / Au 또는 Ti/Pt/Au 합금을 증착한 후 이를 패터닝하여 상기 접촉창에 p측전극을 형성한다.
이어서, n+InP 기판(20)의 하부면을 총두께가 100-150㎛정도 되도록 연마하여 공정과정에서 생성된 절연막을 제거하고 금속을 증착하여 n측 전극(32)을 형성한다.
상기 공정에서 n-InP 전하층(27)을 MOCVD 등의 방법으로 재성장할 경우 PH3등의 개스속에서 인(P)원자가 휘발-흡착 과정을 되풀이 함으로써 제2도의 모서리 부분의 뾰족한 부분(42)의 원소들이 식각된 경계면의 오목한 부분(43)으로 이동하기 때문에 이동되는 물질의 순도를 높여 전하가 국부적으로 증가하지 않도록 할 필요가 있는데 도핑하지 않은 n-InP 전하량완충층(26)이 그 역할을 한다.
상술한 본 발명의 애벌랜치 포토다이오드는 종래 기술의 애벌랜치 포토다이오드와 다음과 같은 차이점을 갖는다.
종래의 애벌랜치 포토다이오드가 전하층(charge sheet layer:제1도의 도면번호(14)을 한번에 형성한후 주변 전하층(제1도 14)을 식각하여 전하량을 줄이는데 비해 본 발명에서는 종래의 애벌랜치 포토다이오드의 구조에서 필요한 총 전하량(제1도의 층(14)의 두께×도핑농도=σtot)(제2도의 층(25) 및 (27)의 전하량)이 1차 결정성장에서 성장된 전하층(25)의 부분전하량(σ1)을 활성영역을 제외한 주범을 완전히 식각해 내고, 활성영역에만 남겨 놓은채 2차 결정성장에서 부분 전하층(27)을 성장하여 활성영역에서는 총전하량을 만족하며 활성영역주위는 σ2= 0.8-1σ1= 0.4-0.5σtot가 되도록 한다.
따라서 상기와 같이 구성된 본 발명에서 제안된 애벌랜치 포토다이오드는 다음과 같은 장점을 갖는다.
첫째, 도핑시킨 n-InP가 두번에 걸쳐서 성장되므로(제2도의 25,27) 그 사이에 도핑하지 않은 InP(제2도의 2,26)를 삽입할 수 있으므로 전하층 식각시 매우 얇은층 식각조절이 용이하다.
둘째, 전하층(제2도의 전하층(25,27))의 두께를 델타(delta)도핑처럼 매우 얇게 형성할 수 있어 소자의 이득-대역폭 곱을 증가시킬 수 있다.
셋째, 제2도의 굵은 사선으로 표시된 재성장 계면위에 전기장 완충층으로 작용하는 전하층을 성장하기 때문에 1차 성장결정과 2차로 재성장되는 결정사이의 경계면에서의 전기장 세기 EI가 제1도에서는 매우 큰데 비해 제2도에서는 경계면 전기장 세기 EI가 반 정도의 크기로 줄일 수 있고 따라서 누설전류를 줄이고 소자의 신뢰도를 향상시킬 수 있다.

Claims (21)

1.n+-InP 기판(20)상에 차례로 적층되어 있는 n-InP 완충층(21), n--InGaAs 광흡수층(22), InP 와 InGaAs의 중간정도의 밴드갭을 갖는 InGaAsP 그레이딩층(23) 및 n-InP층(24)과, 상기 n--InP층(24)의 소정영역에 활성층 형성영역으로서 일정면적을 갖도록 패터닝되어 차례로 형성되어 있는 n-InP 전하층(25) 및 도핑하지 않은 InP 전기완충층(26)과, 상기 도핑하지 않은 InP 식각완충층(24)과 도핑하지 않은 InP 전기장완충층(26) 전면에 형성된 n-InP 전하층(27)과, 상기 n-InP 전하층(27)위에 형성된 도핑하지 않은 InP 증폭층(28)과, 상기 도핑하지 않은 InP 증폭층(28) 중 상기 활성층에 대응하는 부분의 영역내에 형성된 p-InP층(29)과, 상기 InP 증폭층(28)의 전면과 p-InP(29)중 전극형성영역을 제외한 전면에 표면보호막 및 무반사막으로서 형성된 SiNx 막(30)과, 상기 영역에 각각 형성된 p층 전극(31)과, 상기 n+InP 기판(11)의 하부면에 형성된 n측 전극(32)을 포함하는 것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 n-InGaAs 광흡수층(22)은 1-2㎛의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 InGaAsP 그레이딩층(23)은 InP와 InGaAs의 중간 정도의 밴드갭을 갖는 한층 또는 여러 밴드갭을 갖는 다층으로 구성되며 600-2000Å의 두께를 갖는것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 도핑하지 않은 InP 식각완충층(24)은 200-2000Å의 두께와 5×1015㎝-3이하의 캐리어 농도를 갖는것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 n-InP 전하층(25)은 1-2×1012㎝-2의 전하밀도와 50-1000Å의 두께를 갖는 것은 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 도핑하지 않은 InP 전하량완충층(26)은 200-2000Å의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 n-InP 전하층(27)은 1-2×1012㎝-2의 전하량을 가지며 총전하량(σ1+σ2)의 1/3-1/2 이 되도록 두께와 도핑농도가 조절된 것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
제1항에 있어서, 상기 도핑하지 않은 InP 증폭층(28)은 2×1015㎝-3이하의 캐리어 농도와 3-4㎛의 두께를 갖는 것을 특징으로 하는 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드.
n+-InP 기판(11)상에 n-InP 완충층(21), n--InGaAs 광흡수층(22), InP와 InGaAs의 중간정도의 밴드갭을 갖는 InGaAsP 그레이딩층(23), 도핑하지 않은 InP 식각완충층(24), n-InP 전하(25) 및 도핑하지 않은 InP 전하량 완충층(26)을 차례로 형성하는 단계와, 활성층형성 영역을 정의하기 위해 도핑하지 않은 InP 전하량 완충층(26)과 n-InP 전하층(25)을 차례로 식각하여 도핑하지 않은 InP 식각완충층(24)상의 소정영역에 일정폭을 갖는 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)으로된 패턴을 형성하는 단계와, 상기 노출된 도핑하지 않은 InP 식각완충층(24)과 도핑하지 않은 InP 전하량완충층(26)의 전면에 n-InP 전하층(27)과 불순물을 도핑하지 않은 도핑하지 않은 InP 증폭층(28)을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 n--InGaAs 광흡수층(22)은 1-2㎛의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 것을 특징으로하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 InGaAsP 그레이딩층(23)은 InP와 InGaAs의 중간의 밴드갭을 갖는 한층 또는 여러 밴드갭을 갖는 다층으로 구성되며 600-2000Å의 두께를 갖는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 도핑하지 않은 InP 식각완충층(24) 은 200-2000Å의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 n-InP 전하층(25)은 1-2×1012㎝-2의 전하밀도와 50-1000Å의 두께를 갖는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 도핑하지 않은 InP 전하량완충층(26)은 200-2000Å의 두께와 2×1015㎝-3이하의 캐리어 농도를 갖는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 n-InP 전하층(27)은 1-2×1012㎝-2의 전하량을 가지며 총전하량(σ1+σ2)의 1/3-1/2이 되도록 두께와 도핑농도가 조절된 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 도핑하지 않은 InP 증폭층(28)은 2×1015㎝-3이하의 캐리어농도와 3-4㎛의 두께를 갖는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 도핑하지 않은 InP 증폭층(28)상에 도핑하지 않은 InP 증폭층(28)을 형성하고 소정영역에 p형 불순물을 도핑하여 p-InP층(29)을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제1항에 있어서, 상기 도핑하지 않은 InP 식각완충층(24)과 도핑하지 않은 n-InP 전하량완충층(26) 상에 100-2000Å의 두께를 갖는 InP층을 추가로 형성하는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제1항에 있어서, 상기 p-InP층(29)은 Be-implant의 방법으로 형성됨을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 도핑하지 않은 InP 전하량완충층(26)과 n-InP 전하층(25)은 습식식각법에 의해 식각됨을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
제9항에 있어서, 상기 도핑하지 않은 InP 전하량 완충층(26)과 n-InP 전하층(25)의 패턴형성을 위한 식각을 건식식각법에 의해 실시하는 것을 특징으로 하는 부분적으로 높은 전하량을 갖는 애벌랜치 포토다이오드의 제조방법.
KR1019950047054A 1995-12-06 1995-12-06 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법 KR0164094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047054A KR0164094B1 (ko) 1995-12-06 1995-12-06 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047054A KR0164094B1 (ko) 1995-12-06 1995-12-06 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970054555A KR970054555A (ko) 1997-07-31
KR0164094B1 true KR0164094B1 (ko) 1998-12-01

Family

ID=19438032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047054A KR0164094B1 (ko) 1995-12-06 1995-12-06 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR0164094B1 (ko)

Also Published As

Publication number Publication date
KR970054555A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
EP0053513B1 (en) Avalanche photodiodes
US4992386A (en) Method of manufacturing a semiconductor light detector
US5190883A (en) Method for making an integrated light guide detector structure made of a semiconductive material
KR940011103B1 (ko) 반도체 수광소자
JP2762939B2 (ja) 超格子アバランシェフォトダイオード
EP0043734B1 (en) Avalanche photodiodes
US4651187A (en) Avalanche photodiode
JP3996699B2 (ja) 半導体光検出器
EP0163546B1 (en) Process for fabricating an avalanche photodiode and an avalanche photodiode thus-obtained
JPH08242016A (ja) フォトダイオードの製造方法
US6229162B1 (en) Planar-type avalanche photodiode
US20100133637A1 (en) Avalanche photodiode
EP0163295A2 (en) A semiconductor photodetector and fabrication process for the same
WO2006080153A1 (ja) 半導体受光素子及びその製造方法
CN111739975A (zh) 一种三台面结构的雪崩光电二极管及其制造方法
KR980012624A (ko) 반도체소자 및 반도체소자의 제조방법
KR100303471B1 (ko) 애벌란치형 광검출기 및 제작 방법
EP0304048B1 (en) A planar type heterostructure avalanche photodiode
JP2000323746A (ja) アバランシェフォトダイオードとその製造方法
KR100509355B1 (ko) 포토 다이오드의 구조 및 제조 방법
KR0164094B1 (ko) 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법
KR100216524B1 (ko) 애벌런치 포토다이오드 및 그 제조방법
KR0175440B1 (ko) 초고속 애벌랜치 포토다이오드 및 제조방법
US5895930A (en) Infrared photodetector with doping superlattice structure
KR0175441B1 (ko) 애벌랜치 포토다이오드의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040831

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee