JP3996699B2 - 半導体光検出器 - Google Patents

半導体光検出器 Download PDF

Info

Publication number
JP3996699B2
JP3996699B2 JP08162498A JP8162498A JP3996699B2 JP 3996699 B2 JP3996699 B2 JP 3996699B2 JP 08162498 A JP08162498 A JP 08162498A JP 8162498 A JP8162498 A JP 8162498A JP 3996699 B2 JP3996699 B2 JP 3996699B2
Authority
JP
Japan
Prior art keywords
layer
mesa
junction
inp
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08162498A
Other languages
English (en)
Other versions
JPH10308527A (ja
Inventor
グラム・ハスナイン
ジェームズ・エヌ・ホレンホースト
チュング−イー・スー
Original Assignee
アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド
Publication of JPH10308527A publication Critical patent/JPH10308527A/ja
Application granted granted Critical
Publication of JP3996699B2 publication Critical patent/JP3996699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H01L31/1075Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アバランシェフォトダイオードに係り、とりわけ、高利得半導体のアバランシェフォトダイオードに関する。
【0002】
【従来の技術】
アバランシェフォトダイオード(以下、APDと称す)は、露光すると荷電キャリアが発生し増倍される半導体デバイスである。APDは、高速通信において広く用いられている。APDは、高ピーク電界が降伏に近い、逆バイアス下で動作する。適合する波長範囲内、すなわち、300〜1600nm内の入射フォトンによって、半導体材料に荷電キャリア(電子および/または正孔)が生じる。荷電キャリアは、大きい逆バイアスによって電極に向かって加速される。こうして加速されたキャリアは、半導体材料内における衝突電離によって二次キャリアを発生する。この結果、得られるアバランシェの利得は103を超える可能性がある。APDによって、受光器の感度を10dB向上させることが可能である。
【0003】
長い波長、例えば、1000〜1600nmの範囲の波長の場合、APDの吸光層は、禁止帯の幅が狭い半導体材料から形成されなければならない。しかし、大きい逆バイアスをかけることによって、一般に、禁止帯の幅が狭い材料を流れる大きな暗電流に起因する過剰ノイズが生じることになる。この過剰ノイズを抑制するため、より禁止帯の幅が広い材料の独立した層を設けて、アバランシェ増倍を可能にしている。こうして構成されるAPDは、一般に、独立した吸光および増倍(SAM)APDとして知られている。
【0004】
一般に、2つのタイプのSAM−APD構造、すなわち、平面構造またはメサ構造が存在する。メサ構造SAM−APDの場合、増倍層のエピタキシャル成長が施される。これによって、層の厚さおよび不純物のドーパント濃度に関して精密な制御が可能になる。しかし、メサ構造は、メサ表面の強電界領域を露出する。最近まで、この表面のパシベーションは、十分に立証されておらず、メサ構造APDは好感を持たれなかった。
【0005】
適正に設計された平面構造APDは、構造表面における電界強度がメサ構造APDよりも低い。平面構造APDの場合、P−N接合は、一般に、p型ドーピングエージェント(ドーパント)をエピタキシャル成長させたn型層に拡散することによって形成される。増倍層の厚さは、P−N接合の位置によって形成される。図8には、n+-InP基板15上に、n型のInPバッファ層10、n--InGaAs吸光層11、n--InGaAsP中間層12、n-InPアバランシェ増倍層13、およびn--InPウインドウ層14を順次エピタキシャル成長させた、従来の平面SAM−APDが示されている。p+-InP拡散層16およびp型保護リング17が、選択的拡散またはイオン注入技法によってn--InPウインドウ層14に形成される。デバイスの上部表面には、P側電極18が設けられており、n+-InP基板15の下部表面には、N側電極19が形成されている。
【0006】
説明したばかりのSAM−APDの場合、n--InGaAs吸光層11における吸光によって発生する正孔は、ドリフトして、n-InPアバランシェ増倍層13内に入り込み、アバランシェ増倍を開始する。APDは、n--InGaAs吸光層11における電界が暗電流を抑制するのに十分な弱さに保たれるように設計するのが理想である。n--InGaAs吸光層11に発生する正孔が、n--InGaAs吸光層11とn型のn-InPアバランシェ増倍層13の間に形成されたヘテロ接合の価電子帯に蓄積される。これによって、APDの応答時間が増す。この欠点を克服するため、n--InGaAs吸光層11とn型のn-InPアバランシェ増倍層13の間に、n--InGaAsP中間層12が配置される。
【0007】
高感度を得るには、n--InPウインドウ層14とp+-InP拡散層16との間のP−N接合21に沿って均一なアバランシェ増倍を実現することが必要になる。そのため、降伏領域をP−N接合21の平面部分と同じだけ広がるAPDの中央部分に制限することが必要になる。ずっと以前から、湾曲によって電界強度が増すことが認識されてきた。従って、P−N接合21の両端間が所定の電位差の場合、電界強度は、P−N接合の湾曲部分20のほうが平面部分より高くなる。この電界強度の増大によって、湾曲部分20に早期降伏を生じさせる可能性がある。この降伏は、一般に、エッジ降伏として知られるものである。
【0008】
エッジ降伏を回避するため、p+-InP拡散層16を包囲するp型保護リング17が設けられている。p型保護リング17は、n--InPウインドウ層14とn-InPアバランシェ増倍層13との両方の間に第2のP−N接合22が生じるように形成されている。第2のP−N接合22は、P−N接合21より一般に深くなる。該p型保護リング17によって、P−N接合21の湾曲部分20が有効に排除される。
【0009】
上述のように、従来の平面APDの場合、n--InPウインドウ層14は、キャリア濃度が低くなる場合が多く、よりキャリア濃度の高いn型のn-InPアバランシェ増倍層13上にエピタキシャル成長させられる。第2のP−N接合22は、高温で、n--InPウインドウ層14に対して、Beイオン等の選択的拡散、または、注入および焼なまし(annealing)を施すことによって形成される。P−N接合21は、一般に、拡散源としてCdまたはZnを利用し、n--InPウインドウ層14に対して、P+-InP拡散層16を形成するp型ドーパントの選択的拡散を施すことによって形成される。
【0010】
高利得帯域幅積のAPDを実現するため、P−N接合21は、n-InPアバランシェ増倍層13の近くまたは内部に位置するように、できるだけ深く配置される。さらに、応答時間を短縮するため、増倍層は、ドーパント濃度が高くなければならない。このためには、光で発生するキャリアが所望の利得を得るのに十分な量だけ抽出されるように、n-InPアバランシェ増倍層13およびp型保護リング17のドーピングと厚さの両方に対して高度な制御を施すことが必要になる。また、n--InGaAs吸光層11における電界は、過剰な暗電流を回避するため、弱く保たなければならない。
【0011】
APDを製造する拡散技法の限界は明白である。拡散を利用して形成することが可能な構造の精度には限界がある。例えば、100GHzの利得帯域幅積を実現するには、均一にドープされた増倍層は、必要とされる±0.004μmで約0.7μmの厚さを備えていなければならない。拡散テクノロジによってこの精度を実現するのは極めて困難である。同様の理由から、保護リングのドーピングおよび位置を正確に制御するのは困難である。このため、APDの生産において生産の歩留まりが減少し、コストが増大する場合が多い。生産の歩留まりの減少は、高利得帯域幅積のAPDを製造する場合の重大な欠点である。
【0012】
米国特許出願第08/389,375号において、本発明の発明者は、メサのまわりに保護リングをエピタキシャル再成長させることによって、メサ表面における平面P−N接合のパシベーションに関する問題を解決した、メサ構造SAM−APDを開示している。該デバイスの断面図が図9に示されている。n+-InP基板26上に、n--InGaAs吸光層23、n--InGaAsP中間層24、n-InPアバランシェ増倍層25、および均一なp+-InPキャップ層27のエピタキシャル成長が順次実施される。n-InPアバランシェ増倍層25およびp+-InPキャップ層27によって、第1の平面P−N接合28が形成される。p+-InPキャップ層27の厚さを完全に貫いて延びる部分、およびn-InPアバランシェ増倍層25の厚さを部分的に貫いて延びる部分を除去することによって、メサ構造が形成される。
【0013】
増倍層上において、保護リング29のエピタキシャル再成長が実施されて、メサが包囲され、保護リング29とn-InPアバランシェ増倍層25との間の界面に第2のP−N接合34が形成される。保護リング29は、保護リング29の再成長前に、メサ構造の表面において露出された、第1の平面P−N接合28を保護する。保護リング29は、p+-InPキャップ層27と同じ半導体材料から形成するのが望ましいが、保護リング29の電界を弱めるため、不純物の濃度はより低い。
【0014】
第2のP−N接合34には、平面部分36および湾曲部分37が含まれている。平面部分36は、n-InPアバランシェ増倍層25に隣接して、平行に配置されている。湾曲部分37は、第1の平面P−N接合28よりもn--InGaAs吸光層23に近接して配置されている。さらに、保護リング29は、不純物の濃度がn-InPアバランシェ増倍層25より低いことが望ましい。この構造によって、第1の平面P−N接合28に近接した電界が大幅に弱まり、エッジ降伏の可能性が低下する。
【0015】
図9に示すメサ構造APDには、図8に示す従来の平面構造APDのn--InPウインドウ層14に対応するウインドウ層が欠けている。ウインドウ層を省くことによって、アバランシェの立ち上がり時間が大幅に短縮され、この結果、従来の平面構造APDに比べて、メサ構造APDの応答時間が短縮される。
【0016】
P側電極30が、p+-InPキャップ層27に接触して配置されている。N側電極31が、半導体基板であるn+-InP基板26の下方表面に形成されている。
【0017】
上述のメサ構造SAM−APDのテスト結果は、多少の残留エッジ降伏が生じることを表している。こうした残留エッジ降伏の原因に関する発明者の分析によれば、APDの利得が、第1のP−N接合の両端間において均一ではなく、この接合がメサ構造の側部と交差するところにピークがあるということである。発明者の分析によれば、利得ピークの原因は、メサ構造とエピタキシャル再成長させた保護リングとの界面に残る鋭角コーナ32ということになる。少量ドープした増倍層および保護リングに隣接して配置された、多量ドープしたp型材料の鋭角部分によって、第1のP−N接合の両端における電界強度が急激に増大する。
【0018】
さらに、上述のメサ構造SAM−APDの生産歩留まりは、期待より少なかった。複数APDが、共通基板上に造られ、ウェーハの全表面に、単一保護リング層のエピタキシャル再成長が施される場合、デバイスの保護リングを互いに分離するため、後続の追加エッチングが必要になる。保護リングがエッチングによって形成される場合、保護リングの周囲に、第2の再成長によって、または、窒化珪素のような適合する融電体薄膜によってパシベーションを施し、過剰な表面漏洩電流を阻止することが必要になる。追加処理によって、良好なAPDの歩留まりが減少する。
【0019】
【発明が解決しようとする課題】
本発明の目的は、平面P−N接合および保護リングの界面におけるエッジ降伏を被らないSAM−APDを提供することにある。本発明のもう1つの目的は、共通保護リング層にエッチングを施して、同じ基板上に造られるAPDの保護リングを形成する必要のない、また、保護リングの周辺にパシベーションを施す追加処理を必要としない、SAM−APDを提供することにある。
【0020】
【課題を解決するための手段】
本発明によれば、メサ構造の表面におけるp+バッファ領域によって、バッファ領域の形成以前に、少量ドープしたn型増倍層およびp型保護リングに隣接して存在したキャップ層の鋭角をなす多量ドープした部分が排除される。この結果、平面エピタキシャルP−N接合の端部における電界強度が低下し、この接合のエッジ降伏が阻止される。SAM−APDには、保護リングの再成長以前にマスキング層に形成されたウインドウによって側方範囲が画定される、保護リングが含まれている。この保護リング構造によって、保護リングの側方範囲を画定し、保護リングの周囲にパシベーションを施す追加処理ステップを実施する必要がなくなる。
【0021】
本発明によれば、半導体層構造、キャップ層、バッファ領域を含むメサ構造、および保護リングから構成される半導体光検出器が得られる。半導体層構造は、第1の導電性タイプの層構造であり、吸光層およびアバランシェ増倍層を含んでいる。アバランシェ増倍層は、第1の不純物濃度を有している。キャップ層は、第2の導電性タイプの半導体材料から形成され、アバランシェ増倍層に近接して配置され、増倍層と第1のP−N接合を形成する。メサ構造には、キャップ層、第1のP−N層、第1のP−N接合、およびアバランシェ増倍層の上方部分が含まれている。バッファ領域は、メサ表面からメサ構造内に入り込む第2の導電性タイプの領域である。保護リングは、第2の導電性タイプのエピタキシャル半導体材料製であり、メサ構造のバッファ領域に近接して配置され、第1のP−N接合を包囲する。保護リングは、第1の不純物濃度より低い第2の不純物濃度を有している。
【0022】
本発明によれば、上述の半導体光検出器を製造する方法も得られる。該方法の場合、半導体層構造が得られる。半導体層構造には、第1の導電性タイプのキャップ層と、第2の導電性タイプの吸光層およびアバランシェ増倍層とが含まれている。増倍層は、キャップ層に近接して配置されて、第1のP−N接合を形成する。半導体層構造にエッチングを施すことによって、キャップ層およびアバランシェ増倍層の一部を含むメサ構造が形成される。メサ表面に不純物を注入することによって、第1の導電性タイプのバッファ領域が形成される。次に、メサ構造のまわりに、第1の導電性タイプのエピタキシャル半導体材料の層を選択的に再成長させることによって、保護リングが形成される。
【0023】
本発明によれば、半導体層構造、キャップ層、メサ構造、メサ表面の一部をカバーするマスキング層、およびマスキング層のウインドウによって側方範囲が画定される保護リングから構成される半導体光検出器も得られる。半導体層構造は、第1の導電性タイプの層構造であり、吸光層およびアバランシェ増倍層を含んでいる。アバランシェ増倍層は、第1の不純物濃度を有している。キャップ層は、第2の導電性タイプの半導体材料から形成され、アバランシェ増倍層に近接して配置され、増倍層と第1のP−N接合を形成する。メサ構造には、キャップ層、第1のP−N接合、およびアバランシェ増倍層の一部が含まれている。マスキング層は、メサ表面の一部をカバーし、メサ構造の少なくとも側部をカバーするウインドウを形成する。保護リングは、第2の導電性タイプのエピタキシャル半導体材料であり、ウインドウと同じだけ広がっている。保護リングは、第1の不純物濃度より低い第2の不純物濃度を有している。
【0024】
最後に、本発明によれば、上述の半導体光検出器の製造方法が得られる。この方法の場合、半導体層構造が形成される。この半導体層構造には、第1の導電性タイプのキャップ層と、第2の導電性タイプの吸光層およびアバランシェ増倍層とが含まれる。アバランシェ増倍層は、キャップ層に近接して配置され、第1のP−N接合を形成する。半導体層構造にエッチングを施すことによって、キャップ層とアバランシェ増倍層の一部を含むメサ構造とが形成される。メサ構造の表面の一部に、第1の導電性タイプのエピタキシャル半導体材料の層を選択的に再成長させることによって、保護リングが形成される。エピタキシャル半導体材料の層を選択的に再成長させることによって、メサ構造に対する所定の側方範囲が画定される。
【0025】
【発明の実施の形態】
図1には、本発明によるSAM−アバランシェフォトダイオード(APD)100の第1の実施形態が示されている。この場合、n--InGaAs吸光層104、n--InGaAsP中間層106、n-InPアバランシェ増倍層108、および均一なp+-InPキャップ層110から構成される層構造102が、n+-InP基板112上に配置される。n+-InP基板112上において、該層構造102を構成する層のエピタキシャル成長が順次実施される。p+-InPキャップ層110とn-InPアバランシェ増倍層108の間の界面には、平面である第1のP−N接合114が配置される。第1のP−N接合114は、2つのエピタキシャル成長させた層間における階段平面接合である。第1のP−N接合114は、不純物濃度が増倍層よりかなり高いp+-InPキャップ層110のために非対称性である。
【0026】
メサ構造120は、p+-InPキャップ層110と、n-InPアバランシェ増倍層108の一部を通って延びている。メサ構造120の場合、メサ上部122は、傾斜するメサ側部126によってメサ肩124に接続されている。メサ構造120のメサ表面128は、環状ウインドウ162、166を形成するマスキング層164によってカバーされている。マスキング層164は、一般に、窒化珪素の層であり、3つの主たる役割を担っている。SAM−APD100の生産時に、後述のように、マスキング層164によって保護リングの側方範囲が画定される。生産後、マスキング層164は、保護リングによってカバーされていないメサ表面128の部分にパシベーションを施し、キャップ層をカバーするマスキング層164の部分は、反射防止コーティングとして機能することが可能である。
【0027】
バッファ領域130は、メサ表面128からメサ構造120内に入り込む、多量ドープしたp+領域である。バッファ領域130の不純物濃度は、p+-InPキャップ層110と同様であることが望ましい。バッファ領域130は、メサ構造の傾斜するメサ側部126、およびメサ肩124の少なくとも一部にp型不純物の浅い拡散を施すことによって、形成することが可能である。さらに詳細に後述するように、バッファ領域130は、環状ウインドウ162によって形成されるメサ構造120の表面の一部にp型の不純物を選択的に拡散することによって形成するのが望ましい。しかし、マスキング層164が、バッファ領域130の形成後に追加される場合には、代わりに、メサ構造120の全メサ表面128に非選択的拡散を施すことによって、バッファ領域130を形成することが可能である。
【0028】
代替案として、バッファ領域130は、適合するp型の不純物イオンをメサ構造120のメサ表面128に注入することによって形成することも可能である。イオン注入は、メサ構造120のメサ側部126および少なくともメサ肩124の一部に選択的に行うのが望ましいが、非選択的に実施することも可能である。拡散によるバッファ領域の形成に比較すると、イオン注入によるバッファ領域の形成の場合、バッファ領域における不純物濃度、およびバッファ領域の深さをより精密に制御することが可能である。しかし、イオン注入によるバッファ領域の形成には、より多くの処理ステップが必要になる。
【0029】
バッファ領域130は、n-InPアバランシェ増倍層108とP−N接合を形成する。このP−N接合、すなわち第2のP−N接合116は、p型の不純物をn型の増倍領域に拡散または注入することによって形成される結果として、傾斜の穏やかな接合になる。第2のP−N接合116には、平面部分136および湾曲部分138が含まれている。
【0030】
バッファ領域130は、メサ表面128からn-InPアバランシェ増倍層108およびp+-InPキャップ層110内に入り込んでいる。しかし、p+-InPキャップ層110におけるバッファ領域130の一部の特性は、p+-InPキャップ層110におけるp型の不純物が既に高レベルであるため、p+-InPキャップ層110の特性とほぼ同じである。バッファ領域130は、後述するように保護リング140内にもわずかに入り込んでおり、マスキング層164の下を側方に延びている。従って、マスキング層164によって、第2のP−N接合116とメサ表面128の交差部134がパシベーションを施される。
【0031】
メサ構造120におけるバッファ領域130の深さのために、バッファ領域130は、SAM−APD100の通常動作中に完全に空乏状態になる。通常動作中、第2のP−N接合116の空乏領域は、バッファ領域130を通って、保護リング140内に入り込む。
【0032】
保護リング140は、一部がp+-InPキャップ層110から延び、一部がメサ構造120のメサ肩124にまで達しているので、保護リング140によって、中央部144の外側のメサ上部122の一部とメサ構造120のメサ肩124の一部とがカバーされることになる。保護リング140は、単一の選択的エピタキシャル再成長プロセスによって形成される。n+-InP基板112に配置される複数APDの保護リングが、それぞれ、マスキング層164の環状ウインドウ162において別個に成長させられる。このように、パシベーション層のウインドウにおいて複数APDの保護リングを別個に再成長させることによって、連続した保護リング層を複数APDのそれぞれのために分割し、各保護リングの周囲にパシベーションを施す追加処理の必要がなくなる。SAM−APD100の場合、後述のように、マスキング層164によって、メサ構造の表面にパシベーションが施され、単一処理工程で保護リングの側方範囲が画定される。
【0033】
マスキング層164に形成された環状ウインドウ162に保護リング140を選択的に再成長させたAPDは、保護リング層の一部をエッチバックすることによって保護リングの側方範囲を画定したAPDとは物理的に異なっている。選択的に再成長させた保護リング140には、環状ウインドウ162のエッジに隣接して付着成長の輪郭146が含まれている。エッチバックによって再成長させた保護リングには、こうした輪郭がない。さらに、選択的に再成長させた保護リング140のメサ肩124は、フラットであるが、エッチバックによる保護リングの場合、通常、エッチバックプロセスによって、保護リングの側方範囲に一致する側部を備えた第2のメサが形成される。
【0034】
望ましい実施形態の場合、保護リング140は、p+キャップ層と同じ半導体材料から形成される。しかし、保護リング140は、p+-InPキャップ層110およびバッファ領域130に比べて不純物の濃度が低い。このため、保護リング140の電界が弱くなる。バッファ領域130によって、バッファ領域130の形成前に、少量ドープしたn型のn-InPアバランシェ増倍層108およびp型の保護リング140に隣接して存在したp+-InPキャップ層110の鋭角をなす多量ドープした部分が有効に排除される。
【0035】
P側電極150は、p+-InPキャップ層110に接触させて配置することが可能である。N側電極152は、半導体基板であるn+-InP基板112の下方表面に形成される。電極は、環状または中実とすることが可能である。この開示のため、中実電極は、p+-InPキャップ層110またはn+-InP基板112を完全にカバーしていることにする。環状電極は、中央に配置されるアパーチャを形成する。
【0036】
図1に示す実施形態の場合、P側電極150は環状であり、N側電極152は中実である。P側電極150は、マスキング層164の環状ウインドウ166を介してp+-InPキャップ層110に接触する。さもなければ、マスキング層164は、p+-InPキャップ層110をカバーして、p+-InPキャップ層110の表面にパシベーションを施す。マスキング層164の厚さは、SAM−APD100によって検出される光の波長に関して、マスキング層164が反射防止コーティングの働きをし、SAM−APD100の検出効率を高めるように選択することが可能である。
【0037】
--InGaAs吸光層104およびn--InGaAsP中間層106は、その導電性を変更することを意図して添加される不純物ドーパントが存在しないという意味において真性とみなされる。しかし、実際には、これらの層は、一般に、低濃度のn型不純物を含んでいる。
【0038】
第2のP−N接合116には、湾曲部分138と平面部分136が含まれている。第2のP−N接合116の輪郭は、メサ構造120のメサ表面128の輪郭146によって決まる。従って、湾曲部分138は、メサ構造120のメサ側部126およびメサ肩124の交差部の穏やかに湾曲した輪郭に従い、平面部分136は、メサ構造120のメサ肩124の平面輪郭に従う。
【0039】
第1のP−N接合114および第2のP−N接合116は、全体として、SAM−APD100の幅を横切って延びる連続したP−N接合を形成するが、この連続したP−N接合は、SAM−APD100の幅にわたって傾斜の穏やかな接合から階段接合へと変化し、さらに、傾斜の穏やかな接合に戻る。連続P−N接合は、第1のP−N接合114と第2のP−N接合116とが接するところで湾曲している。しかし、n-InPアバランシェ増倍層108から明らかなように、第1のP−N接合114と第2のP−N接合116の直線部分との間の角度αは、優角、すなわち、180゜を超える。P−N接合の優角をなす湾曲によって、このポイントにおける電界は、第1のP−N接合114の中心における電界まで弱くなる。第1のP−N接合114のエッジにおける電界のこの弱化によって、エッジ降伏が排除される。P−N接合は、また、第2のP−N接合116の湾曲部分138でも湾曲する。この場合、P−N接合は、鈍角、すなわち、90゜〜180゜の角度をなして穏やかに湾曲する。この湾曲によって、このポイントにおける電界がわずかに強まるが、第2のP−N接合116のこの部分における電界は、第1の第1のP−N接合114の電界に比べるとはるかに弱いので、このためにエッジ降伏が生じることはない。
【0040】
図2〜図6には、本発明によるアバランシェフォトダイオードであるSAM−APD100の製造方法が示されている。図2には、n+-InP基板112上に、n--InGaAs吸光層104、n--InGaAsP中間層106、n-InPアバランシェ増倍層108、およびp+-InPキャップ層110を順次成長させることによって形成される層構造102が示されている。従来のエピタキシャル結晶成長プロセスを利用して、n+-InP基板112上における層の成長が実施される。望ましい実施形態の場合、層の成長は、有機金属熱分解(OMCVD)を利用して実施された。
【0041】
メサ上部122になるp+-InPキャップ層110の露出表面の一部は、適合するマスク(不図示)を利用して保護される。次に、エッチングを施して、p+-InPキャップ層110およびn-InPアバランシェ増倍層108の非保護部分を除去することによって、メサ構造120が形成される。除去部分は、図3に示すように、p+-InPキャップ層110の厚さを完全に貫いて延び、n-InPアバランシェ増倍層108の厚さを部分的に貫いて延びている。結果生じるメサ構造120には、p+-InPキャップ層110の厚さ全体、およびn-InPアバランシェ増倍層108の上方部分160が含まれている。エッチングによって、メサ構造120のメサ側部126におけるp+-InPキャップ層110とn-InPアバランシェ増倍層108の間に形成された第1のP−N接合114が露出する。エッチングの後、第1のP−N接合114の下の肩の深さのために、保護リング140(図1)の再成長後、メサ肩124の下に位置するn--InGaAsP中間層106の一部の電界が、第1のP−N接合114の下に位置するn--InGaAsP中間層106の一部の電界よりも弱くなる。
【0042】
次に、メサ構造120のメサ表面128にマスキング層164を被着させ、従来のマスクおよびエッチングプロセスを利用して選択的に除去することによって、環状ウインドウ162が形成される。環状ウインドウ162は、図4に示すように、メサ上部122の周囲から延びて、メサ側部126を横切り、メサ肩124を部分的に横切ることになる。環状ウインドウ162によって、保護リング140を再成長させるメサ表面128の位置が決まる。望ましい実施形態におけるマスキング層164の材料として、窒化珪素が利用された。上述のように、マスキング層164は、保護リング140およびP側電極150の一部によって後でカバーされるメサ表面128の一部を除くと、メサ表面128の全てをカバーするパシベーション層の働きもする。
【0043】
解説したばかりのマスキングプロセス後、層構造102は、OMCVD反応室に戻され、ホスフェン(PH3:phosphene)雰囲気(atmosphere)中において、通常のエピタキシャル成長が行われる温度範囲より低い温度まで加熱される。p型InPの成長に用いられるドーパントである、ジエチル亜鉛流が、5〜10分の範囲の所定の時間にわたって噴射される。この結果、マスクによって保護されていない層構造102のメサ表面128の部分に亜鉛層が被着する。次に、亜鉛は、該メサ表面128の保護されていない部分に拡散し、図5に示すバッファ領域130を形成する。拡散工程は、良好なエピタキシャル成長が生じる温度範囲より低い温度で実施される。なぜならば、温度がそれより高くなると、メサ表面128に被着した亜鉛が再蒸発し、表面内に拡散しないためである。
【0044】
バッファ領域130の形成に必要な時間が経過すると、ジエチル亜鉛流が止められ、層構造102の温度が、良好なエピタキシャル成長が生じる温度範囲内の温度まで上昇させられて、保護リング140の再成長が可能になる。
【0045】
代替案として、バッファ層であるバッファ領域130をイオン注入によって形成すべき場合には、上述のマスキングプロセス後に、イオン注入反応器内に層構造102を配置して、ベリリウム、マグネシウム、または、亜鉛イオンの注入を実施し、メサ構造120内に約0.1±0.05μmの深さまで入り込むバッファ領域130が形成される。この注入は、1013〜1014cm-2の範囲の濃度が得られるまで続行される。次に、層構造102が反応室内に戻され、保護リング140の再成長が可能になるように、良好なエピタキシャル成長が生じる温度範囲内の温度まで加熱される。再成長プロセスの間中、層構造102をこの温度に維持することによって、層構造102の焼なましも行われ、イオン注入プロセスによって生じた構造の損傷が修復される。
【0046】
保護リング140は、エピタキシャル成長プロセス、例えば、気相エピタクシまたは分子ビームエピタクシを利用して再成長させることが可能である。しかし、説明したばかりのように、ごくわずかな追加処理でバッファ領域130の形成が可能になるので、OMCVDが望ましい。成長条件を適正に選択すれば、保護リング140を形成することになるp--InPが、メサ表面128の露出部分、すなわち、環状ウインドウ162内に成長するが、マスキング層164の表面には成長しない。従って、保護リング140は、成長すると、環状ウインドウ162内に配置されたメサ構造120のメサ上部122の周囲部分、メサ側部126、およびメサ肩124の一部をカバーすることになる。すなわち、保護リング140は、図6に示すように、メサ構造120のメサ側部126と、p+-InPキャップ層110とn-InPアバランシェ増倍層108との間の第1のP−N接合114との交差部分をカバーする。
【0047】
保護リング140の再成長が済むと、マスキング層164に選択的にエッチングを施して、環状ウインドウ166が形成される。次に、従来の金属蒸着および除去技法を利用して、P側電極150およびN側電極152が形成される。P側電極150は、環状ウインドウ166を介してp+-InPキャップ層110に接触する。
【0048】
メサ構造120のメサ肩124における保護リング140の範囲が、マスキング層164の環状ウインドウ162によって画定されるように、また、層構造102に形成される隣接APDの保護リングが同じ再成長工程において個別に形成されるように、保護リングを選択的に成長させることによって、生産プロセスが単純化され、良好なAPDの歩留まりが増大する。説明したばかりの方法で保護リングを成長させることによって、追加エッチバックまたは陽子注入工程を実施し、メサ上部を露出させる必要がなくなる。さらに、マスキング層164によってその側方範囲が画定される保護リング140を成長させることによって、保護リング140の外周にパシベーションを施す追加工程を実施する必要がなくなる。
【0049】
メサ構造120の形成後に、エピタキシャル再成長を実施して保護リング140を形成すると、保護リング140の不純物濃度を隣接するn-InPアバランシェ増倍層108より低くすることができる。この不純物濃度の関係は、従来の拡散技法を用いて実現することはできない、なぜならば、拡散テクノロジの場合、n-InPアバランシェ増倍層108の不純物濃度が増すと、n-InPアバランシェ増倍層108と逆の導電性モードの保護リングを形成するために、増倍層内に拡散させなければならない不純物の濃度もそれだけ増すことになるためである。これによって、保護リングにおける電界が大幅に強くなる。保護リング140をエピタキシャル再成長させることによって、n-InPアバランシェ増倍層108における不純物濃度とは関係なく、保護リング140における不純物濃度を選択することが可能になる。すなわち、保護リング140における不純物濃度をn-InPアバランシェ増倍層108における不純物濃度より大幅に低くして、なおかつ、p型材料から保護リング140を形成することが可能になる。従来の拡散APDと比較して、保護リングにおける不純物濃度が低いので、保護リング140の電界は弱くなる。
【0050】
保護リング140の材料の不純物濃度は、保護リング140の再成長の進行につれて変動させることが可能である。例えば、保護リング140のn-InPアバランシェ増倍層108に隣接した部分における不純物濃度は、n-InPアバランシェ増倍層108の不純物濃度に匹敵するようにし、保護リング140のn-InPアバランシェ増倍層108から遠隔の部分における不純物濃度は、n-InPアバランシェ増倍層108の不純物濃度より高くすることが可能である。さらに、保護リング140の材料を再成長の途中で変更することも可能である。
【0051】
図7には、本発明によるAPDの第2の実施形態が示されている。図7の場合、図1に示す第1の実施形態と同じ構成要素は同じ参照番号で表示されており、ここで再度の説明は控えることにする。第1の実施形態の構成要素と同様の構成要素は、同じ参照番号に100を加算して表示されている。
【0052】
第2の実施形態の場合、保護リング240の面積は第1の実施形態の保護リング140よりも広くなっている。この面積の拡大によって、保護リング240の再成長がより制御しやすくなる。保護リングのサイズを拡大するため、マスキング層264のトポロジは、マスキング層164のトポロジと異なっている。マスキング層264は、メサ肩124からメサ上部122の中心まで、メサ構造120のメサ表面128を横切って延びる単一の円形ウインドウ262を形成する。円形ウインドウ262の形状の結果として、バッファ領域230および保護リング240は両方とも円形であり、メサ肩124からメサ上部122の中心までメサ構造120の表面を横切って延びる。保護リング240を再成長させて、メサ構造120をカバーするが、第1の実施形態のように、マスキング層264によって、再成長時に、メサ構造120のメサ肩124における保護リング240の側方範囲が画定される。従って、保護リング240の側方範囲を画定するのに、エッチバックおよびパシベーション処理の必要がない。
【0053】
環状p接触250が保護リング240の表面に形成される。
【0054】
環状p接触250とp+-InPキャップ層110との間における直列抵抗の増大という犠牲を払うことによって、保護リング240の再成長の制御が容易になる。しかし、この直列抵抗によって性能が損なわれる場合、保護リング240の中心にエッチバックを施して、キャップ層を露出させることによって、直列抵抗を減らすことが可能である。環状p接触250は、キャップ層の環状部分と直接接触するように形成される。保護リング240にエッチバックを施して、メサ構造の肩における保護リングの側方範囲を画定する発明者の先行技法とは異なり、保護リング240にエッチバックを施して、キャップ層の一部を露出させることは、P−N接合の露出にはならない。従って、保護リングにエッチバックを施して、キャップ層を露出させた後で、追加パシベーションステップを行う必要がない。
【0055】
図7の第2の実施形態は、図2〜図6に関連した上述の方法と同じ方法で行われる。
【0056】
本発明の上述の実施形態は、InGaAs/InP系化合物半導体から形成された半導体に関するものであるが、本発明は、例えば、InAlAs/InGaAs、AlGaAsSb、GaAs、Si等の他の材料から形成された半導体デバイスにも適用することが可能である。さらに、本発明のp型層およびn型層は、それぞれn型層およびp型層に置き換えることが可能である。
【0057】
本開示によって、本発明の例証となる実施形態が明らかにされているが、もちろん、本発明は、解説の実施形態そのままに制限されるものではなく、付属の請求項によって規定の本発明の範囲内において、さまざまな修正を加えることが可能である。
【0058】
以下に本発明の実施の形態を要約する。
1. 吸光層と第1の不純物濃度を有するアバランシェ増倍層とを備えた第1の導電性タイプの半導体層構造と、
前記アバランシェ増倍層に近接して配置され、第1のP−N接合を形成する第2の導電性タイプの半導体材料から形成されたキャップ層と、
前記キャップ層と前記第1のP−N接合と前記アバランシェ増倍層の上部とを含み、メサ表面を備え、前記メサ表面から内部に入り込む前記第2の導電性タイプのバッファ領域を含むメサ構造と、
前記メサ構造の前記バッファ領域に近接して配置され、前記第1のP−N接合を包囲し、前記第1の不純物濃度より低い第2の不純物濃度を有する前記第2の導電性タイプのエピタキシャル半導体材料による保護リングと、を具備した半導体光検出器。
【0059】
2. 前記バッファ領域が前記第2の不純物濃度と同様の最高不純物濃度を有している上記1記載の半導体光検出器。
【0060】
3. 前記バッファ領域がさらに、前記キャップ層内に部分的に入り込んでいる上記1記載の半導体光検出器。
【0061】
4. 前記バッファ領域が前記アバランシェ増倍層と第2のP−N接合を形成し、
前記第1のP−N接合および前記第2のP−N接合が優角をなして湾曲する前記メサ表面に近い部分を備えたP−N接合を全体として(collectively)構成する上記1記載の半導体光検出器。
【0062】
5. 前記保護リングおよび前記バッファ領域が前記メサ表面上において同じ範囲で側方へ広がっている上記1記載の半導体光検出器。
【0063】
6. 前記バッファ領域が前記メサ表面に拡散された前記第2の導電性タイプの不純物領域である上記1記載の半導体光検出器。
【0064】
7. 前記バッファ領域が前記メサ表面に注入された前記第2の導電性タイプの不純物領域である上記1記載の半導体光検出器。
【0065】
8. 吸光層と第1の不純物濃度を有するアバランシェ増倍層とを備えた第1の導電性タイプの半導体層構造と、
前記アバランシェ増倍層に近接して配置され、第1のP−N接合を形成する第2の導電性タイプの半導体材料から形成されたキャップ層と、
前記キャップ層と前記第1のP−N接合と前記アバランシェ増倍層の上部とを含み、メサ表面を備え、側部を含むメサ構造と、
前記メサ構造の少なくとも前記側部に重なるウインドウを形成する、前記メサ表面の一部をカバーするマスキング層と、
前記ウインドウと同じ範囲に広がっており、前記第1の不純物濃度より低い第2の不純物濃度を有する前記第2の導電性タイプのエピタキシャル半導体材料による保護リングと、を具備した半導体光検出器。
【0066】
9. 前記キャップ層と前記保護リングとの双方が第1の半導体材料から形成されており、前記保護リングの不純物濃度が前記キャップ層のドーパント濃度より低い上記8記載の半導体光検出器。
【0067】
10. 前記メサ構造が前記メサ表面から前記メサ構造内に入り込む前記第2の導電性タイプのバッファ領域を含む上記9記載の半導体光検出器。
【0068】
11. 前記バッファ領域が前記ウインドウと同じ範囲に広がっている上記10記載の半導体光検出器。
【0069】
12. 前記マスキング層が前記メサ表面の少なくとも前記側部に重なる環状ウインドウを形成する上記8記載の半導体光検出器。
【0070】
13. 前記マスキング層の一部が前記キャップ層の一部の上に延び、前記キャップ層に反射防止コーティングを施している上記8記載の半導体光検出器。
【0071】
14. 第1の導電性タイプのキャップ層と第2の導電性タイプの吸光層およびアバランシェ増倍層とを含む半導体層構造を設け、前記アバランシェ増倍層を前記キャップ層に近接して配置することによって、第1のP−N接合を形成し、
前記半導体層構造にエッチングを施して、前記キャップ層と前記アバランシェ増倍層の一部とを含みメサ表面を備えたメサ構造を形成し、
前記メサ表面に不純物を注入して、前記第1の導電性タイプのバッファ領域を形成し、
前記メサ構造のまわりに前記第1の導電性タイプの半導体材料によるエピタキシャル層を選択的に再成長させて、保護リングを形成する半導体光検出器製造方法。
【0072】
15. 前記メサ構造がメサ上部と側部と肩とを含み、
さらに、前記メサ構造の前記肩の少なくとも一部をカバーし、前記メサの側部を包囲するマスクを前記メサ表面の一部に形成し、
前記メサ表面に前記不純物を注入するステップにおいて、前記不純物が前記マスクによってカバーされていない前記メサ表面の一部に注入される上記14記載の半導体光検出器製造方法。
【0073】
16. 前記メサ構造のまわりに前記第1の導電性タイプのエピタキシャル半導体材料の層を選択的に再成長させて保護リングを形成するステップにおいて、前記マスクによってカバーされていない前記メサ構造の前記表面の一部に前記エピタキシャル半導体材料を選択的に再成長させる上記15記載の半導体光検出器製造方法。
【0074】
17. 前記メサ表面に前記不純物を注入するステップにおいて、前記不純物が拡散によって前記メサ構造の前記表面に注入される上記14記載の半導体光検出器製造方法。
【0075】
18. 前記メサ表面に前記不純物を注入するステップが、
良好なエピタキシャル再成長が生じる温度より低い温度にまで前記層構造を加熱し、
所定の時間にわたって前記メサ表面にアクセプタ不純物を含むガス流を当て、
良好なエピタキシャル再成長が行われる温度まで前記層構造に加熱してから、前記半導体材料層をエピタキシャル再成長させて前記保護リングを形成する上記17記載の半導体光検出器製造方法。
【0076】
19. 前記不純物を前記メサ表面に注入するステップにおいて、前記不純物がイオン注入によって前記メサ構造の前記表面に注入される上記14記載の半導体光検出器製造方法。
【0077】
20. 層構造を設けるステップにおいて、前記キャップ層がある濃度の不純物を含んでいる層構造が設けられ、
不純物を拡散するステップにおいて、前記キャップ層の不純物の前記濃度にほぼ等しい最高濃度になるように前記不純物を拡散させる上記14記載の半導体光検出器製造方法。
【0078】
21. 第1の導電性タイプのキャップ層と第2の導電性タイプの吸光層およびアバランシェ増倍層とを含む半導体層構造を設け、前記アバランシェ増倍層を前記キャップ層に近接して配置することによって、第1のP−N接合を形成し、
前記半導体層構造にエッチングを施して、前記キャップ層と前記アバランシェ増倍層の一部とを含み、メサ表面を備えたメサ構造を形成し、
前記メサ構造の前記表面の一部に前記第1の導電性タイプのエピタキシャル半導体材料層を選択的に再成長させて保護リングを形成し、前記メサ構造に係る所定の側方範囲を有する半導体光検出器製造方法。
【0079】
22. 前記エピタキシャル半導体材料層を選択的に再成長させるステップにおいて、不純物濃度が前記アバランシェ増倍層の不純物ドーパント濃度より低くなるように前記エピタキシャル半導体材料層を選択的に再成長させる上記21記載の半導体光検出器製造方法。
【0080】
23. 前記メサ構造がメサ上部と側部と肩とを含み、
さらに、前記メサ構造の前記肩の少なくとも一部をカバーし、前記メサの前記側部を包囲するマスクを前記メサ表面の一部に形成し、
前記エピタキシャル半導体材料層を選択的に再成長させて、前記保護リングを形成するステップにおいて、前記マスクによってカバーされていない前記メサ表面の一部に前記エピタキシャル半導体材料層を選択的に再成長させる上記21記載の半導体光検出器製造方法。
【0081】
24. 前記不純物を前記メサ表面に注入するステップにおいて、前記エピタキシャル半導体材料層を選択的に再成長させて前記保護リングを形成するステップの前に、前記不純物が前記マスクによってカバーされていない前記メサ表面の一部に注入される上記23記載の半導体光検出器製造方法。
【0082】
25. 前記エピタキシャル半導体材料層を選択的に再成長させて前記保護リングを形成するステップが、前記再成長時に前記半導体材料に添加される不純物の濃度と前記半導体材料の組成との少なくとも一方を変更するステップを含む上記23記載の半導体光検出器製造方法。
【0083】
【発明の効果】
上述のように本発明によれば、メサ構造の表面におけるp+バッファ領域によって、バッファ領域の形成以前に、少量ドープしたn型増倍層およびp型保護リングに隣接して存在したキャップ層の鋭角をなす多量ドープした部分が排除される。この結果、平面エピタキシャルP−N接合の端部における電界強度が低下し、この接合のエッジ降伏が阻止される。
【0084】
また、SAM−APDには、保護リングの再成長以前にマスキング層に形成されたウインドウによって側方範囲が画定される保護リングが含まれている。この保護リング構造によって、保護リングの側方範囲を画定し、保護リングの周囲にパシベーションを施す追加処理ステップを実施する必要がなくなる。
【図面の簡単な説明】
【図1】本発明によるメサアバランシェフォトダイオードの第1の実施形態を示す断面図である。
【図2】図1に示すアバランシェフォトダイオードの本発明による製造方法を示す断面図である。
【図3】図1に示すアバランシェフォトダイオードの本発明による製造方法を示す断面図である。
【図4】図1に示すアバランシェフォトダイオードの本発明による製造方法を示す断面図である。
【図5】図1に示すアバランシェフォトダイオードの本発明による製造方法を示す断面図である。
【図6】図1に示すアバランシェフォトダイオードの本発明による製造方法を示す断面図である。
【図7】本発明によるメサアバランシェフォトダイオードの第2の実施形態を示す断面図である。
【図8】従来のアバランシェフォトダイオードを示す断面図である。
【図9】発明者の先行メサアバランシェフォトダイオードを示す断面図である。
【符号の説明】
100 SAM−APD
102 層構造
104 n--InGaAs吸光層
106 n--InGaAsP中間層
108 n-InPアバランシェ増倍層
110 p+-InPキャップ層
112 n+-InP基板
114 第1のP−N接合
116 第2のP−N接合
120 メサ構造
122 メサ上部
124 メサ肩
126 メサ側部
128 メサ表面
130 バッファ領域
136 平面部分
138 湾曲部分
140 保護リング
144 中央部
146 輪郭
150 P側電極
152 N側電極
160 上方部分
162 環状ウインドウ
164 マスキング層
166 環状ウインドウ
230 バッファ領域
240 保護リング
250 環状p接触
262 円形ウインドウ
264 マスキング層

Claims (4)

  1. 吸光層と第1の不純物濃度を有するアバランシェ増倍層とを備えた第1の導電性タイプの半導体層構造と、
    前記アバランシェ増倍層に近接して配置され、第1のP−N接合を形成する第2の導電性タイプの半導体材料から形成されたキャップ層と、
    前記キャップ層と前記第1のP−N接合と前記アバランシェ増倍層の上部とを含み、メサ表面を備え、側部を含むメサ構造と、
    前記メサ構造の少なくとも前記側部に重なるウインドウを形成する、前記メサ表面の一部をカバーするマスキング層と、
    前記ウインドウと同じ範囲に広がっており、前記第1の不純物濃度より低い第2の不純物濃度を有する前記第2の導電性タイプのエピタキシャル半導体材料による保護リングと、
    を具備した半導体光検出器。
  2. 前記キャップ層と前記保護リングとの双方が第1の半導体材料から形成されており、前記保護リングの不純物濃度が前記キャップ層のドーパント濃度より低い請求項1に記載の半導体光検出器。
  3. 前記メサ構造が前記メサ表面から前記メサ構造内に入り込む前記第2の導電性タイプのバッファ領域を含む請求項に2記載の半導体光検出器。
  4. 前記バッファ領域が前記ウインドウと同じ範囲に広がっている請求項3に記載の半導体光検出器。
JP08162498A 1997-04-01 1998-03-27 半導体光検出器 Expired - Fee Related JP3996699B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/831,843 US5866936A (en) 1997-04-01 1997-04-01 Mesa-structure avalanche photodiode having a buried epitaxial junction
US08/831-843 1997-04-01

Publications (2)

Publication Number Publication Date
JPH10308527A JPH10308527A (ja) 1998-11-17
JP3996699B2 true JP3996699B2 (ja) 2007-10-24

Family

ID=25260000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08162498A Expired - Fee Related JP3996699B2 (ja) 1997-04-01 1998-03-27 半導体光検出器

Country Status (4)

Country Link
US (1) US5866936A (ja)
EP (1) EP0869561B1 (ja)
JP (1) JP3996699B2 (ja)
DE (1) DE69802739T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450454B2 (ja) * 1999-08-26 2010-04-14 Okiセミコンダクタ株式会社 半導体受光素子
JP4084958B2 (ja) 2002-05-24 2008-04-30 日本オプネクスト株式会社 半導体受光装置の製造方法
US20040000675A1 (en) * 2002-05-24 2004-01-01 Opnext Japan, Inc. Method for manufacturing avalanche photodiodes, avalanche photodiode, optical receiver module and optical receiving apparatus
US6846172B2 (en) * 2002-06-07 2005-01-25 The Procter & Gamble Company Embossing apparatus
US6794631B2 (en) 2002-06-07 2004-09-21 Corning Lasertron, Inc. Three-terminal avalanche photodiode
US6730979B2 (en) 2002-09-12 2004-05-04 The Boeing Company Recessed p-type region cap layer avalanche photodiode
JP4755854B2 (ja) * 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
US7863647B1 (en) * 2007-03-19 2011-01-04 Northrop Grumman Systems Corporation SiC avalanche photodiode with improved edge termination
JP4861887B2 (ja) * 2007-04-20 2012-01-25 日本オプネクスト株式会社 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法
US8030684B2 (en) * 2007-07-18 2011-10-04 Jds Uniphase Corporation Mesa-type photodetectors with lateral diffusion junctions
US7834379B2 (en) * 2007-07-18 2010-11-16 Jds Uniphase Corporation Avalanche photodiode with edge breakdown suppression
US7893464B2 (en) * 2008-03-28 2011-02-22 Jds Uniphase Corporation Semiconductor photodiode and method of manufacture thereof
US8008688B2 (en) * 2008-04-01 2011-08-30 Jds Uniphase Corporation Photodiode and method of fabrication
US8198650B2 (en) * 2008-12-08 2012-06-12 General Electric Company Semiconductor devices and systems
US8242432B2 (en) * 2009-10-23 2012-08-14 Kotura, Inc. System having light sensor with enhanced sensitivity including a multiplication layer for generating additional electrons
US8639065B2 (en) * 2010-06-18 2014-01-28 Kotura, Inc. System having avalanche effect light sensor with enhanced sensitivity
JP6383516B2 (ja) * 2013-04-19 2018-08-29 ライトスピン テクノロジーズ、インク. 集積アバランシェ・フォトダイオード・アレイ
US9377581B2 (en) 2013-05-08 2016-06-28 Mellanox Technologies Silicon Photonics Inc. Enhancing the performance of light sensors that receive light signals from an integrated waveguide
CN106356290A (zh) * 2016-10-28 2017-01-25 中国电子科技集团公司第四十四研究所 1064nm硅基雪崩探测器及其制作方法
US10529884B2 (en) 2017-11-09 2020-01-07 LightSpin Technologies Inc. Virtual negative bevel and methods of isolating adjacent devices
RU2721161C1 (ru) * 2019-11-19 2020-05-18 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления фотопреобразователя
CN111755555B (zh) * 2020-07-06 2022-01-07 武汉光谷量子技术有限公司 台面型二极管及其制作方法、阵列芯片的制作方法
TWI768831B (zh) * 2021-04-16 2022-06-21 聯亞光電工業股份有限公司 非擴散型光電二極體

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886579A (en) * 1972-07-28 1975-05-27 Hitachi Ltd Avalanche photodiode
US4326211A (en) * 1977-09-01 1982-04-20 U.S. Philips Corporation N+PP-PP-P+ Avalanche photodiode
JPS57111073A (en) * 1980-12-26 1982-07-10 Sumitomo Electric Ind Ltd Semiconductor light-receiving element
JPS5854685A (ja) * 1981-09-28 1983-03-31 Kokusai Denshin Denwa Co Ltd <Kdd> アバランシ・ホトダイオ−ド及びその製造方法
JPS6016474A (ja) * 1983-07-08 1985-01-28 Nec Corp ヘテロ多重接合型光検出器
US4885622A (en) * 1984-03-23 1989-12-05 Oki Electric Industry Co., Ltd. Pin photodiode and method of fabrication of the same
US4719498A (en) * 1984-05-18 1988-01-12 Fujitsu Limited Optoelectronic integrated circuit
JPH0824199B2 (ja) * 1984-05-31 1996-03-06 富士通株式会社 半導体受光素子の製造方法
JPS6180875A (ja) * 1984-09-27 1986-04-24 Nec Corp 半導体装置
JPS61144076A (ja) * 1984-12-18 1986-07-01 Fujitsu Ltd 半導体受光素子
DE3678338D1 (de) * 1985-05-20 1991-05-02 Nec Corp Planare heterouebergang-avalanche-fotodiode.
US5179430A (en) * 1988-05-24 1993-01-12 Nec Corporation Planar type heterojunction avalanche photodiode
GB8817886D0 (en) * 1988-07-27 1988-09-01 British Telecomm Avalanche photodiode structure
JPH0273676A (ja) * 1988-09-09 1990-03-13 Fujitsu Ltd アバランシフォトダイオード
JPH02159775A (ja) * 1988-12-14 1990-06-19 Toshiba Corp 半導体受光素子及びその製造方法
JPH02248081A (ja) * 1989-03-22 1990-10-03 Toshiba Corp アバランシェフォトダイオード及びその製造方法
JPH02296379A (ja) * 1989-05-10 1990-12-06 Mitsubishi Electric Corp アバランシェフォトダイオード
GB8913198D0 (en) * 1989-06-08 1989-07-26 British Telecomm Guard ring structure
JP2934294B2 (ja) * 1990-04-09 1999-08-16 日本電信電話株式会社 アバランシェフォトダイオード
JP2970815B2 (ja) * 1990-04-11 1999-11-02 株式会社東芝 半導体受光素子
US5045908A (en) * 1990-09-25 1991-09-03 Motorola, Inc. Vertically and laterally illuminated p-i-n photodiode
US5204539A (en) * 1991-01-28 1993-04-20 Nec Corporation Avalanche photodiode with hetero-periodical structure
JPH0521829A (ja) * 1991-07-12 1993-01-29 Hitachi Ltd 半導体装置
JP3254532B2 (ja) * 1992-08-06 2002-02-12 富士通株式会社 アバランシェホトダイオード
JP2639347B2 (ja) * 1994-06-23 1997-08-13 日本電気株式会社 半導体受光素子
JP2601231B2 (ja) * 1994-12-22 1997-04-16 日本電気株式会社 超格子アバランシェフォトダイオード
US5610416A (en) * 1995-02-16 1997-03-11 Hewlett-Packard Company Avalanche photodiode with epitaxially regrown guard rings

Also Published As

Publication number Publication date
DE69802739T2 (de) 2002-09-05
EP0869561A2 (en) 1998-10-07
EP0869561B1 (en) 2001-12-05
DE69802739D1 (de) 2002-01-17
US5866936A (en) 1999-02-02
JPH10308527A (ja) 1998-11-17
EP0869561A3 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
JP3996699B2 (ja) 半導体光検出器
US5843804A (en) Method of making avalanche photodiodes with epitaxially-regrown guard rings
US4651187A (en) Avalanche photodiode
EP0043734B1 (en) Avalanche photodiodes
JP2601231B2 (ja) 超格子アバランシェフォトダイオード
JP2762939B2 (ja) 超格子アバランシェフォトダイオード
US5157473A (en) Avalanche photodiode having guard ring
US7834379B2 (en) Avalanche photodiode with edge breakdown suppression
KR900004180B1 (ko) 반도체 광검지기 및 그 제조방법
EP0053513A2 (en) Avalanche photodiodes
CA2007670C (en) Semiconductor photodetector device and method of manufacturing the same
US5057891A (en) Planar heterojunction avalanche photodiode
EP0304048B1 (en) A planar type heterostructure avalanche photodiode
KR100509355B1 (ko) 포토 다이오드의 구조 및 제조 방법
EP2073277A1 (en) Avalanche photodiode
JPH05102517A (ja) アバランシエフオトダイオードとその製造方法
KR970006610B1 (ko) 매립 메사 애벌런치 포토다이오드(Buried Mesa Avalanche Photodiode)구조 및 제조방법
JPH0621503A (ja) 半導体光検出装置とその製造方法
KR0164094B1 (ko) 부분적으로 높은 전하층을 갖는 애벌랜치 포토다이오드 및 그의 제조방법
JP3055030B2 (ja) アバランシェ・フォトダイオードの製造方法
JP3074574B2 (ja) 半導体受光素子の製造方法
KR970006614B1 (ko) 광통신용 애벌렌치 포토다이오드 제조방법
JPH02253666A (ja) 半導体受光素子
JPS6244869B2 (ja)
JPS61265876A (ja) プレ−ナ型ヘテロ接合半導体受光素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040416

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060519

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070423

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees