JP3254532B2 - アバランシェホトダイオード - Google Patents
アバランシェホトダイオードInfo
- Publication number
- JP3254532B2 JP3254532B2 JP21012292A JP21012292A JP3254532B2 JP 3254532 B2 JP3254532 B2 JP 3254532B2 JP 21012292 A JP21012292 A JP 21012292A JP 21012292 A JP21012292 A JP 21012292A JP 3254532 B2 JP3254532 B2 JP 3254532B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- type inp
- inp
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアバランシェホトダイオ
ードに関し、特に裏面光入射型の１．３〜１．５μｍ帯
用化合物半導体アバランシェホトダイオードに関する。
ードに関し、特に裏面光入射型の１．３〜１．５μｍ帯
用化合物半導体アバランシェホトダイオードに関する。
【０００２】近年、光通信の高速化、長距離化、大容量
化に対する需要が一層高まってきた。次世代の情報ネッ
トワークには受信光変調速度２．５Ｇｂｉｔ／ｓｅｃの
システムが計画されている。
化に対する需要が一層高まってきた。次世代の情報ネッ
トワークには受信光変調速度２．５Ｇｂｉｔ／ｓｅｃの
システムが計画されている。
【０００３】このシステムにおいて、受光回路側に要求
される特性は−３０ｄＢｍより小さな最小受信レベル
（受信感度）、６０ＧＨｚ以上の帯域幅であり、しかも
光ファイバとの結合が容易な機能的構造と量産化可能な
素子構造が求められている。
される特性は−３０ｄＢｍより小さな最小受信レベル
（受信感度）、６０ＧＨｚ以上の帯域幅であり、しかも
光ファイバとの結合が容易な機能的構造と量産化可能な
素子構造が求められている。
【０００４】
【従来の技術】高感度の受光素子として、光電離したキ
ャリアを増幅する機能を備えたアバランシェホトダイオ
ード（ＡＰＤ）が知られている。
ャリアを増幅する機能を備えたアバランシェホトダイオ
ード（ＡＰＤ）が知られている。
【０００５】図２に、ＡＰＤを用いた受光回路の例を示
す。図２（Ａ）はハイインピーダンス型受光回路を示
し、図２（Ｂ）はトランスインピーダンス型受光回路を
示す。図２（Ａ）に示すハイインピーダンス型受光回路
においては、ＡＰＤと負荷抵抗ＲL が直列に接続され、
相互接続点にオペアンプ等の増幅器（プリアンプ）Ａｍ
ｐが接続されている。ＡＰＤの寄生容量をＣｄとする
と、ハイインピーダンス型受光回路の時定数はＣｄ・Ｒ
L となる。
す。図２（Ａ）はハイインピーダンス型受光回路を示
し、図２（Ｂ）はトランスインピーダンス型受光回路を
示す。図２（Ａ）に示すハイインピーダンス型受光回路
においては、ＡＰＤと負荷抵抗ＲL が直列に接続され、
相互接続点にオペアンプ等の増幅器（プリアンプ）Ａｍ
ｐが接続されている。ＡＰＤの寄生容量をＣｄとする
と、ハイインピーダンス型受光回路の時定数はＣｄ・Ｒ
L となる。
【０００６】図２（Ｂ）のトランスインピーダンス型受
光回路においては、ＡＰＤの一方の電極にオペアンプ等
の増幅器Ａｍｐが接続され、増幅器Ａｍｐの出力端と入
力端の間にフィードバック抵抗Ｒｆが接続されている。
トランスインピーダンス型受光回路の時定数は、Ｃｄ・
Ｒｆ′となる。
光回路においては、ＡＰＤの一方の電極にオペアンプ等
の増幅器Ａｍｐが接続され、増幅器Ａｍｐの出力端と入
力端の間にフィードバック抵抗Ｒｆが接続されている。
トランスインピーダンス型受光回路の時定数は、Ｃｄ・
Ｒｆ′となる。
【０００７】なお、Ｒｆ′はフィードバック抵抗Ｒｆを
増幅器Ａｍｐのゲインで除算した数である。したがっ
て、トランスインピーダンス型受光回路は、ハイインピ
ーダンス型受光回路よりも時定数を低くできる利点があ
る。
増幅器Ａｍｐのゲインで除算した数である。したがっ
て、トランスインピーダンス型受光回路は、ハイインピ
ーダンス型受光回路よりも時定数を低くできる利点があ
る。
【０００８】ハイインピーダンス型にしてもトランスイ
ンピーダンス型にしても、ＲL やＲｆを大きく設計する
ことにより、熱雑音の低減、すなわちプリアンプ入力換
算雑音の改善ができる。一方、回路帯域は、少なくとも
ビットレートの７０％程度（２．５Ｇｂ／ｓシステムで
あれば、約１．７ＧＨｚ）に保持する必要がある。した
がって、低容量なＡＰＤが必要となる。
ンピーダンス型にしても、ＲL やＲｆを大きく設計する
ことにより、熱雑音の低減、すなわちプリアンプ入力換
算雑音の改善ができる。一方、回路帯域は、少なくとも
ビットレートの７０％程度（２．５Ｇｂ／ｓシステムで
あれば、約１．７ＧＨｚ）に保持する必要がある。した
がって、低容量なＡＰＤが必要となる。
【０００９】ＡＰＤの低雑音化は、光吸収領域と増幅領
域を分離し（ＳＡＭ型）、かつ光吸収領域でも電界加速
を行なうリーチスルーＳＡＭ型ＡＰＤの採用と、増倍領
域でイオン化率の高いキャリアを注入するため、光吸収
領域の導電型を適切に選択すること（該領域の少数キャ
リアが増倍領域へ注入される）等によって達成される。
トランスインピーダンス型の受光回路において、プリア
ンプの低雑音化は、帰還抵抗Ｒｆを大きくすると達成さ
れる。
域を分離し（ＳＡＭ型）、かつ光吸収領域でも電界加速
を行なうリーチスルーＳＡＭ型ＡＰＤの採用と、増倍領
域でイオン化率の高いキャリアを注入するため、光吸収
領域の導電型を適切に選択すること（該領域の少数キャ
リアが増倍領域へ注入される）等によって達成される。
トランスインピーダンス型の受光回路において、プリア
ンプの低雑音化は、帰還抵抗Ｒｆを大きくすると達成さ
れる。
【００１０】一方、広帯域化は、利得・周波数積を高め
ることで得られる。遮断周波数は応答速度、つまりＣＲ
時定数、走行時間および増倍時間で基本的に決まる。こ
の場合、低雑音化のためにＲｆを大きくするので、ＣＲ
時定数を小さくするには、（Ｃｄ＋ＣPA）を極力小さく
しなければならない。ここでＣPAはプリアンプの寄生容
量である。
ることで得られる。遮断周波数は応答速度、つまりＣＲ
時定数、走行時間および増倍時間で基本的に決まる。こ
の場合、低雑音化のためにＲｆを大きくするので、ＣＲ
時定数を小さくするには、（Ｃｄ＋ＣPA）を極力小さく
しなければならない。ここでＣPAはプリアンプの寄生容
量である。
【００１１】走行時間、増倍時間の短縮は、上記リーチ
スルーＳＡＭ構造の採用と適切な光吸収層の導電型選択
によって実用化水準まで達している。表面入射型とする
と、ボンディングパッドによる寄生容量が大きくなり、
低容量化のためには、裏面入射型構造を採用することが
不可欠である。裏面入射型とすると、表面電極で内部反
射した光を再び光吸収層で吸収できるので、光吸収層は
薄くても良い。しかし、単に光吸収層を薄くすると、ｐ
ｎ接合の接合容量が増大してしまう。
スルーＳＡＭ構造の採用と適切な光吸収層の導電型選択
によって実用化水準まで達している。表面入射型とする
と、ボンディングパッドによる寄生容量が大きくなり、
低容量化のためには、裏面入射型構造を採用することが
不可欠である。裏面入射型とすると、表面電極で内部反
射した光を再び光吸収層で吸収できるので、光吸収層は
薄くても良い。しかし、単に光吸収層を薄くすると、ｐ
ｎ接合の接合容量が増大してしまう。
【００１２】これを避けるためには、（１）．ｎ+ 型Ｉ
ｎＰ基板上にｎ型ＩｎＰバッファ層、ｎ- 型ＩｎＧａＡ
ｓ光吸収層、ｎ型ＩｎＰ層を積層する構成とし、ｎ- 型
光吸収層の厚さを約２．５μｍとする構造と、（２）．
ｎ+ 型ＩｎＰ基板上にｎ型ＩｎＰバッファ層、ｎ- 型Ｉ
ｎＰ低濃度層、ｎ- 型ＩｎＧａＡｓ光吸収層、ｎ型Ｉｎ
Ｐ層を積層する構成とし、ｎ- 型ＩｎＰ低濃度層とｎ-
型ＩｎＧａＡｓ光吸収層の合計の厚さを約２．５μｍと
する構造が考えられる。
ｎＰ基板上にｎ型ＩｎＰバッファ層、ｎ- 型ＩｎＧａＡ
ｓ光吸収層、ｎ型ＩｎＰ層を積層する構成とし、ｎ- 型
光吸収層の厚さを約２．５μｍとする構造と、（２）．
ｎ+ 型ＩｎＰ基板上にｎ型ＩｎＰバッファ層、ｎ- 型Ｉ
ｎＰ低濃度層、ｎ- 型ＩｎＧａＡｓ光吸収層、ｎ型Ｉｎ
Ｐ層を積層する構成とし、ｎ- 型ＩｎＰ低濃度層とｎ-
型ＩｎＧａＡｓ光吸収層の合計の厚さを約２．５μｍと
する構造が考えられる。
【００１３】しかし、（１）の構造によれば、ＩｎＧａ
Ａｓ光吸収層の基板側での光吸収により生成されたキャ
リアのうち、移動度の遅い正孔の走行時間による制限に
より遮断周波数ｆｃは低くなる。
Ａｓ光吸収層の基板側での光吸収により生成されたキャ
リアのうち、移動度の遅い正孔の走行時間による制限に
より遮断周波数ｆｃは低くなる。
【００１４】また、（２）の構造によれば、走行時間に
よる制限は避けられるが、ＩｎＧａＡｓ光吸収層とｎ-
型ＩｎＰ低濃度層との間のヘテロ接合により電子トラッ
プが生じ、応答速度が遅くなる。
よる制限は避けられるが、ＩｎＧａＡｓ光吸収層とｎ-
型ＩｎＰ低濃度層との間のヘテロ接合により電子トラッ
プが生じ、応答速度が遅くなる。
【００１５】そこで、空乏層幅を１．５μｍ程度とし、
接合容量の増大は接合面積の減少で防止し、接合面積の
減少による光軸合わせの困難さを基板裏面をマイクロレ
ンズ化することによって解決する構造が提案されてい
る。
接合容量の増大は接合面積の減少で防止し、接合面積の
減少による光軸合わせの困難さを基板裏面をマイクロレ
ンズ化することによって解決する構造が提案されてい
る。
【００１６】
【発明が解決しようとする課題】以上の工夫によってア
バランシェホトダイオードの寄生容量Ｃｄは極力小さく
できるが、基板のマイクロレンズ加工は工程上の問題が
あって量産化には適さない。
バランシェホトダイオードの寄生容量Ｃｄは極力小さく
できるが、基板のマイクロレンズ加工は工程上の問題が
あって量産化には適さない。
【００１７】本発明の目的は、量産性に適し、高い受信
光変調速度と利得を有するリーチスルーＳＡＭ型ＡＰＤ
を提供することである。
光変調速度と利得を有するリーチスルーＳＡＭ型ＡＰＤ
を提供することである。
【００１８】
【課題を解決するための手段】本発明のアバランシェダ
イオードは、ｎ+ 型ＩｎＰ基板上に厚さ０．５μｍ以
上、キャリア濃度５×１０15ｃｍ-3以下のｎ- 型ＩｎＰ
バッファ層、その上にｎ- 型ＩｎＧａＰＡｓ組成遷移
層、その上にｎ- 型ＩｎＧａＡｓ光吸収層、その上にｎ
- 型ＩｎＰアバランシェ領域、その上にｐ+ 型ＩｎＰ層
を積層した化合物半導体構造を有し、前記ｎ+ 型ＩｎＰ
基板側から光を入射して用いるアバランシェホトダイオ
ードであって、前記ｎ- 型ＩｎＰアバランシェ領域にお
いてアバランシェ増倍を起こす動作状態になるまで前記
ｎ+ 型ＩｎＰ基板と前記ｐ+ 型ＩｎＰ層間に逆方向バイ
アス電圧を印加した際に、前記ｎ- 型ＩｎＰバッファ層
内に伸びる空乏層の端部が前記ｎ+ 型ＩｎＰ基板と前記
ｎ- 型ＩｎＰバッファ層との界面まで達する状態になる
ように形成されている。
イオードは、ｎ+ 型ＩｎＰ基板上に厚さ０．５μｍ以
上、キャリア濃度５×１０15ｃｍ-3以下のｎ- 型ＩｎＰ
バッファ層、その上にｎ- 型ＩｎＧａＰＡｓ組成遷移
層、その上にｎ- 型ＩｎＧａＡｓ光吸収層、その上にｎ
- 型ＩｎＰアバランシェ領域、その上にｐ+ 型ＩｎＰ層
を積層した化合物半導体構造を有し、前記ｎ+ 型ＩｎＰ
基板側から光を入射して用いるアバランシェホトダイオ
ードであって、前記ｎ- 型ＩｎＰアバランシェ領域にお
いてアバランシェ増倍を起こす動作状態になるまで前記
ｎ+ 型ＩｎＰ基板と前記ｐ+ 型ＩｎＰ層間に逆方向バイ
アス電圧を印加した際に、前記ｎ- 型ＩｎＰバッファ層
内に伸びる空乏層の端部が前記ｎ+ 型ＩｎＰ基板と前記
ｎ- 型ＩｎＰバッファ層との界面まで達する状態になる
ように形成されている。
【００１９】特に、前記組成遷移層がＩｎＰと格子整合
した滑らかな傾斜状バンドギャップ分布を有するように
組成変化するか、または階段状に傾斜するバンドギャッ
プ分布を有するように組成変化する四元混晶からなるこ
とが望ましい。
した滑らかな傾斜状バンドギャップ分布を有するように
組成変化するか、または階段状に傾斜するバンドギャッ
プ分布を有するように組成変化する四元混晶からなるこ
とが望ましい。
【００２０】また、本発明のアバランシェダイオード
は、 ｐ+ 型ＩｎＰ基板上に厚さ０．５μｍ以上、キャ
リア濃度５×１０15ｃｍ-3以下のｐ- 型ＩｎＰまたはｐ
- 型ＡｌＩｎＡｓバッファ層、その上にｐ- 型ＩｎＧａ
ＰＡｓまたはｐ- 型ＡｌＧａＩｎＡｓの組成遷移層、そ
の上にｐ- 型ＩｎＧａＡｓ光吸収層、その上にｐ- 型Ｉ
ｎＧａＡｓ／ＡｌＩｎＡｓ超格子層アバランシェ領域、
その上にｎ+ 型ＩｎＰ層を積層した化合物半導体構造を
有し、前記ｐ+ 型ＩｎＰ基板側から光を入射させて用い
るアバランシェホトダイオードであって、前記ｐ- 型Ｉ
ｎＧａＡｓ／ＡｌＩｎＡｓ超格子層アバランシェ領域に
おいてアバランシェ増倍を起こす動作状態になるまで前
記ｐ+ 型ＩｎＰ基板と前記ｎ+ 型ＩｎＰ層との間に逆方
向バイアス電圧を印加した際に、前記ｐ- 型ＩｎＰまた
はｐ- 型ＡｌＩｎＡｓバッファ層内に延びる空乏層の端
部が前記ｐ+ 型ＩｎＰ基板と前記ｐ- 型ＩｎＰまたはｐ
- 型ＡｌＩｎＡｓバッファ層との界面まで達する状態に
なるように形成されている。
は、 ｐ+ 型ＩｎＰ基板上に厚さ０．５μｍ以上、キャ
リア濃度５×１０15ｃｍ-3以下のｐ- 型ＩｎＰまたはｐ
- 型ＡｌＩｎＡｓバッファ層、その上にｐ- 型ＩｎＧａ
ＰＡｓまたはｐ- 型ＡｌＧａＩｎＡｓの組成遷移層、そ
の上にｐ- 型ＩｎＧａＡｓ光吸収層、その上にｐ- 型Ｉ
ｎＧａＡｓ／ＡｌＩｎＡｓ超格子層アバランシェ領域、
その上にｎ+ 型ＩｎＰ層を積層した化合物半導体構造を
有し、前記ｐ+ 型ＩｎＰ基板側から光を入射させて用い
るアバランシェホトダイオードであって、前記ｐ- 型Ｉ
ｎＧａＡｓ／ＡｌＩｎＡｓ超格子層アバランシェ領域に
おいてアバランシェ増倍を起こす動作状態になるまで前
記ｐ+ 型ＩｎＰ基板と前記ｎ+ 型ＩｎＰ層との間に逆方
向バイアス電圧を印加した際に、前記ｐ- 型ＩｎＰまた
はｐ- 型ＡｌＩｎＡｓバッファ層内に延びる空乏層の端
部が前記ｐ+ 型ＩｎＰ基板と前記ｐ- 型ＩｎＰまたはｐ
- 型ＡｌＩｎＡｓバッファ層との界面まで達する状態に
なるように形成されている。
【００２１】
【作用】光入射面から光吸収層に達するまでの層は、入
射光に対して透明であることが望ましい。したがって、
光吸収層との間にヘテロ接合が形成され、バンド不連続
が生じる。このバンド不連続が形成する電位障壁は、増
倍された信号キャリアに対する障壁として作用する。
射光に対して透明であることが望ましい。したがって、
光吸収層との間にヘテロ接合が形成され、バンド不連続
が生じる。このバンド不連続が形成する電位障壁は、増
倍された信号キャリアに対する障壁として作用する。
【００２２】光透明層の不純物濃度が高ければ、電位障
壁の幅は狭くなり、キャリアはトンネルで通過すること
もできるが、容量を減少させるために不純物濃度を低く
設定すると、電位障壁によってキャリアの通過は阻害さ
れる。この現象を図３を用いて説明する。
壁の幅は狭くなり、キャリアはトンネルで通過すること
もできるが、容量を減少させるために不純物濃度を低く
設定すると、電位障壁によってキャリアの通過は阻害さ
れる。この現象を図３を用いて説明する。
【００２３】光吸収層４は、入射光を吸収するために比
較的狭いバンドギャップを有する。基板１およびバッフ
ァ層２は入射光を透過させるために広いバンドギャップ
を有する。バッファ層２と光吸収層４を直接ヘテロ接合
させると、その間にバンド不連続ΔＥC およびΔＥV が
形成される。
較的狭いバンドギャップを有する。基板１およびバッフ
ァ層２は入射光を透過させるために広いバンドギャップ
を有する。バッファ層２と光吸収層４を直接ヘテロ接合
させると、その間にバンド不連続ΔＥC およびΔＥV が
形成される。
【００２４】アバランシェ領域６で増倍された電子は、
電位勾配に従って光吸収層４に戻り、さらに基板１側に
向かう時にバッファ層２の形成する電位障壁ΔＥC によ
ってその通過を阻害されてしまう。
電位勾配に従って光吸収層４に戻り、さらに基板１側に
向かう時にバッファ層２の形成する電位障壁ΔＥC によ
ってその通過を阻害されてしまう。
【００２５】光吸収層４とバッファ層２の間に組成遷移
層を設けることにより、電位障壁は平滑化され、バイア
ス電界によって傾斜されるため、実質的に電位障壁を消
滅させることができる。
層を設けることにより、電位障壁は平滑化され、バイア
ス電界によって傾斜されるため、実質的に電位障壁を消
滅させることができる。
【００２６】なお、ｎ型基板を用いる場合を説明した
が、ｐ型基板を用いる場合も導電型が逆転するだけで組
成遷移層の役割は同様である。
が、ｐ型基板を用いる場合も導電型が逆転するだけで組
成遷移層の役割は同様である。
【００２７】
【実施例】図１は、本発明の実施例によるアバランシェ
ホトダイオードの動作を説明するための図である。図１
（Ａ）は、ＡＰＤの動作時におけるバイアス電界分布を
示す。ＡＰＤは、第１導電型の基板１の上に同導電型の
バッファ層２、組成遷移層３、光吸収層４、アバランシ
ェ領域６がこの順序で積層され、その上に反対導電型層
７が配置された構造を有するとする。
ホトダイオードの動作を説明するための図である。図１
（Ａ）は、ＡＰＤの動作時におけるバイアス電界分布を
示す。ＡＰＤは、第１導電型の基板１の上に同導電型の
バッファ層２、組成遷移層３、光吸収層４、アバランシ
ェ領域６がこの順序で積層され、その上に反対導電型層
７が配置された構造を有するとする。
【００２８】ｐ−ｎ接合を挟むアバランシェ領域６の電
界強度は１×１０5 Ｖ／ｃｍ以上、ピーク値で５〜６×
１０5 Ｖ／ｃｍとなっている。一方、光吸収層４、組成
遷移層３、バッファ層２の電界強度は１×１０5 Ｖ／ｃ
ｍ以下になるようにドーピング濃度および厚みの調整が
行なわれており、これらの領域ではアバランシェ増倍は
実質的に発生しない。
界強度は１×１０5 Ｖ／ｃｍ以上、ピーク値で５〜６×
１０5 Ｖ／ｃｍとなっている。一方、光吸収層４、組成
遷移層３、バッファ層２の電界強度は１×１０5 Ｖ／ｃ
ｍ以下になるようにドーピング濃度および厚みの調整が
行なわれており、これらの領域ではアバランシェ増倍は
実質的に発生しない。
【００２９】図１（Ｂ）は、組成遷移層３の組成変化が
滑らかに傾斜している場合のＡＰＤ動作時の各領域エネ
ルギバンド構造を示す。アバランシェ領域がｎ型層であ
る場合、アバランシェ増倍されて光吸収層４に注入され
た電子は、組成遷移層３の滑らかなバンド傾斜に助けら
れて効率よくバッファ層２に注入され、基板１を経て増
倍信号として外部に取出される。この効果は、図１
（Ｃ）に示した階段状組成変化をする組成遷移層３を用
いた場合も、階段状組成変化量が余り大きくない場合、
ほとんど変わらない。
滑らかに傾斜している場合のＡＰＤ動作時の各領域エネ
ルギバンド構造を示す。アバランシェ領域がｎ型層であ
る場合、アバランシェ増倍されて光吸収層４に注入され
た電子は、組成遷移層３の滑らかなバンド傾斜に助けら
れて効率よくバッファ層２に注入され、基板１を経て増
倍信号として外部に取出される。この効果は、図１
（Ｃ）に示した階段状組成変化をする組成遷移層３を用
いた場合も、階段状組成変化量が余り大きくない場合、
ほとんど変わらない。
【００３０】ところが、組成遷移層３を用いない参考例
においては、図３に示すように、バッファ層２と光吸収
層４の界面に存在するヘテロ接合が注入電子に対して高
さΔＥc のバリアを形成する。
においては、図３に示すように、バッファ層２と光吸収
層４の界面に存在するヘテロ接合が注入電子に対して高
さΔＥc のバリアを形成する。
【００３１】このため、一部の電子はこのバリアで円滑
な通過を妨げられて遅い信号成分となる。すなわち、Ａ
ＰＤの高周波利得が低下する。アバランシェ領域がｐ型
層である場合も基本的には同じ現象が生ずる。
な通過を妨げられて遅い信号成分となる。すなわち、Ａ
ＰＤの高周波利得が低下する。アバランシェ領域がｐ型
層である場合も基本的には同じ現象が生ずる。
【００３２】本構成では、前記したように光吸収層４、
組成遷移層３、バッファ層２にアバランシェ増倍が生じ
ない範囲で注入キャリアが加速されるような電界を印加
する。このため、キャリア走行速度が高まり、遮断周波
数の向上につながる。
組成遷移層３、バッファ層２にアバランシェ増倍が生じ
ない範囲で注入キャリアが加速されるような電界を印加
する。このため、キャリア走行速度が高まり、遮断周波
数の向上につながる。
【００３３】以下、具体的実施例に基づいてより詳しく
述べる。図４は、本発明の実施例によるＩｎＰ／ＩｎＧ
ａＡｓ裏面光入射リーチスルーＳＡＭ型ＡＰＤの構成を
示す横断面図の一部である。図において、１はｎ+ 型Ｉ
ｎＰ基板、２はｎ- 型ＩｎＰバッファ層、３はｎ- 型Ｉ
ｎx Ｇａ1-x Ｐy Ａｓ1- y 組成遷移層、４はｎ- 型Ｉｎ
0.53Ｇａ0.47Ａｓ光吸収層、５はｎ型Ｉｎ0.74Ｇａ0.26
Ｐ0.4 Ａｓ0.6 中間層、６はｎ- 型ＩｎＰアバランシェ
領域、７はｐ+ 型ＩｎＰ層、８はガードリング、９はｎ
- 型ＩｎＰ層、１０はｎ側電極、２１はｐ側電極、２２
は反射防止膜、２３は表面保護膜である。
述べる。図４は、本発明の実施例によるＩｎＰ／ＩｎＧ
ａＡｓ裏面光入射リーチスルーＳＡＭ型ＡＰＤの構成を
示す横断面図の一部である。図において、１はｎ+ 型Ｉ
ｎＰ基板、２はｎ- 型ＩｎＰバッファ層、３はｎ- 型Ｉ
ｎx Ｇａ1-x Ｐy Ａｓ1- y 組成遷移層、４はｎ- 型Ｉｎ
0.53Ｇａ0.47Ａｓ光吸収層、５はｎ型Ｉｎ0.74Ｇａ0.26
Ｐ0.4 Ａｓ0.6 中間層、６はｎ- 型ＩｎＰアバランシェ
領域、７はｐ+ 型ＩｎＰ層、８はガードリング、９はｎ
- 型ＩｎＰ層、１０はｎ側電極、２１はｐ側電極、２２
は反射防止膜、２３は表面保護膜である。
【００３４】このような積層構造型化合物半導体は、Ｌ
ＰＥ法やＭＯＣＶＤ法、あるいはＭＢＥ法を用いた層状
堆積、選択拡散等によって形成することができる。ま
た、成長層表面側には電極接触ポートを除いて表面保護
膜２３が、また光入射する裏面には光入射ポートに反射
防止膜２２が形成されている。
ＰＥ法やＭＯＣＶＤ法、あるいはＭＢＥ法を用いた層状
堆積、選択拡散等によって形成することができる。ま
た、成長層表面側には電極接触ポートを除いて表面保護
膜２３が、また光入射する裏面には光入射ポートに反射
防止膜２２が形成されている。
【００３５】アバランシェ増倍を抑えつつ、走行キャリ
アにドリフト効果を与えるために、ｎ- 型ＩｎＰバッフ
ァ層２のキャリア濃度は約１０15ｃｍ-3と、ｎ型ＩｎＰ
アバランシェ領域６より約一桁低い値に設定されてい
る。
アにドリフト効果を与えるために、ｎ- 型ＩｎＰバッフ
ァ層２のキャリア濃度は約１０15ｃｍ-3と、ｎ型ＩｎＰ
アバランシェ領域６より約一桁低い値に設定されてい
る。
【００３６】両者の中間のｎ- 型Ｉｎx Ｇａ1-x Ｐy Ａ
ｓ1-y 組成遷移層３、ｎ- 型Ｉｎ0. 53Ｇａ0.47Ａｓ光吸
収層４、およびｎ型Ｉｎ0.74Ｇａ0.26Ｐ0.4 Ａｓ0.6 中
間層５のキャリア濃度は１〜５×１０15ｃｍ-3の値に設
定されており、図１（Ａ）で示したように、これら領域
に１×１０5 Ｖ／ｃｍ以下の電界が形成される。
ｓ1-y 組成遷移層３、ｎ- 型Ｉｎ0. 53Ｇａ0.47Ａｓ光吸
収層４、およびｎ型Ｉｎ0.74Ｇａ0.26Ｐ0.4 Ａｓ0.6 中
間層５のキャリア濃度は１〜５×１０15ｃｍ-3の値に設
定されており、図１（Ａ）で示したように、これら領域
に１×１０5 Ｖ／ｃｍ以下の電界が形成される。
【００３７】ｎ型Ｉｎ0.74Ｇａ0.26Ｐ0.4 Ａｓ0.6 中間
層５は、基本的にはなくても機能するが、光吸収層で生
成した正孔がアバランシェ領域に注入される際のヘテロ
障壁を緩和し、正孔の高速な移動を助けるたるめには重
要である。
層５は、基本的にはなくても機能するが、光吸収層で生
成した正孔がアバランシェ領域に注入される際のヘテロ
障壁を緩和し、正孔の高速な移動を助けるたるめには重
要である。
【００３８】バッファ層２、組成遷移層３、光吸収層
４、中間層５を含めた厚みは２μｍ以上、このうち光吸
収層４の厚みは約１．５μｍである。また、これらの層
を通してキャリア濃度と厚みの積、いわゆるＮ・ｌ積が
１．１×１０12ｃｍ-2以下であるように設計すること
が、上述の特性を得るために重要である。
４、中間層５を含めた厚みは２μｍ以上、このうち光吸
収層４の厚みは約１．５μｍである。また、これらの層
を通してキャリア濃度と厚みの積、いわゆるＮ・ｌ積が
１．１×１０12ｃｍ-2以下であるように設計すること
が、上述の特性を得るために重要である。
【００３９】ｎ- 型Ｉｎx Ｇａ1-x Ｐy Ａｓ1-y 組成遷
移層３は、いわゆるグレーデッドヘテロ領域を構成し、
組成はバッファ層２に接する領域のｘ＝ｙ＝１（Ｉｎ
Ｐ）から光吸収層４に接する領域のｘ＝０．５３、ｙ＝
０（Ｉｎ0.53Ｇａ0.47Ａｓ）までＩｎＰに格子整合する
よう変化する。
移層３は、いわゆるグレーデッドヘテロ領域を構成し、
組成はバッファ層２に接する領域のｘ＝ｙ＝１（Ｉｎ
Ｐ）から光吸収層４に接する領域のｘ＝０．５３、ｙ＝
０（Ｉｎ0.53Ｇａ0.47Ａｓ）までＩｎＰに格子整合する
よう変化する。
【００４０】この時、 ｙ＝（０．４ｘ−０．２２）／（０．２−０．０２ｘ） の関係が成り立つ。
【００４１】この結果、ｐｎ接合面積を小さくしなくて
も１．３〜１．６μｍ帯で最小受信レベルが−３５ｄＢ
ｍ以下（受信光変調速度２．５Ｇｂ／ｓ）の高感度を得
ることができる。また、増幅率も５０以上、量子効率８
０％以上、帯域幅６０ＧＨｚ以上のＡＰＤホトダイオー
ドが得られる。
も１．３〜１．６μｍ帯で最小受信レベルが−３５ｄＢ
ｍ以下（受信光変調速度２．５Ｇｂ／ｓ）の高感度を得
ることができる。また、増幅率も５０以上、量子効率８
０％以上、帯域幅６０ＧＨｚ以上のＡＰＤホトダイオー
ドが得られる。
【００４２】図５は、本発明の別の実施例であるＡＰＤ
の構成断面図を示す。本実施例は、アバランシェ領域１
６がｐ- 型（ＩｎＧａＡｓ／ＡｌＩｎＡｓ）の超格子構
造となっている。
の構成断面図を示す。本実施例は、アバランシェ領域１
６がｐ- 型（ＩｎＧａＡｓ／ＡｌＩｎＡｓ）の超格子構
造となっている。
【００４３】図において、１１はｐ+ 型ＩｎＰ基板、１
２はｐ- 型Ａｌ0.47Ｉｎ0.53Ａｓバッファ層、１３はｐ
- 型Ｇａ0.47Ｉｎ0.53ＡｓからＡｌ0.47Ｉｎ0.53Ａｓ
へ、バンドギャップとしてはＥｇ＝０．７５ｅＶからＥ
ｇ＝１．５ｅＶへ変化する組成遷移層、１４はｐ- 型Ｉ
ｎ0.53Ｇａ0.47Ａｓ光吸収層、１６はｐ- 型（ＩｎＧａ
Ａｓ／ＡｌＩｎＡｓ）超格子アバランシェ領域、１７は
ｎ+ 型ＩｎＰ層、１８はガードリング、１９はｐ- 型Ｉ
ｎＰ層、２０はｐ側電極、２１はｎ側電極、２２は反射
防止膜、２３は表面保護膜である。
２はｐ- 型Ａｌ0.47Ｉｎ0.53Ａｓバッファ層、１３はｐ
- 型Ｇａ0.47Ｉｎ0.53ＡｓからＡｌ0.47Ｉｎ0.53Ａｓ
へ、バンドギャップとしてはＥｇ＝０．７５ｅＶからＥ
ｇ＝１．５ｅＶへ変化する組成遷移層、１４はｐ- 型Ｉ
ｎ0.53Ｇａ0.47Ａｓ光吸収層、１６はｐ- 型（ＩｎＧａ
Ａｓ／ＡｌＩｎＡｓ）超格子アバランシェ領域、１７は
ｎ+ 型ＩｎＰ層、１８はガードリング、１９はｐ- 型Ｉ
ｎＰ層、２０はｐ側電極、２１はｎ側電極、２２は反射
防止膜、２３は表面保護膜である。
【００４４】超格子アバランシェ層では、電子のイオン
化率αが正孔のイオン化率βを大きく凌ぐので、低雑音
化のため、光吸収層１４で発生したキャリアのうち、電
子を注入する。したがって、前記実施例の場合とｐ、ｎ
の導電型が反転している。
化率αが正孔のイオン化率βを大きく凌ぐので、低雑音
化のため、光吸収層１４で発生したキャリアのうち、電
子を注入する。したがって、前記実施例の場合とｐ、ｎ
の導電型が反転している。
【００４５】また、本実施例では、前実施例の場合と異
なり、光吸収層１４とアバランシェ領域１６の間に中間
層は設けず、バッファ層１２をＩｎＰよりバンドギャッ
プの広いＡｌＩｎＡｓで構成している。
なり、光吸収層１４とアバランシェ領域１６の間に中間
層は設けず、バッファ層１２をＩｎＰよりバンドギャッ
プの広いＡｌＩｎＡｓで構成している。
【００４６】この層は、光学的には入射光に対してウイ
ンドウ効果を示せばよいので、必ずしもＩｎＰより広い
バンドギャップを有する必要はない。すなわち、ＩｎＰ
でもＡｌＩｎＡｓでも同様の結果が得られる。
ンドウ効果を示せばよいので、必ずしもＩｎＰより広い
バンドギャップを有する必要はない。すなわち、ＩｎＰ
でもＡｌＩｎＡｓでも同様の結果が得られる。
【００４７】ｐ- 型（Ａｌx Ｇａ1-x ）0.47Ｉｎ0.53Ａ
ｓ組成遷移層１３は０．５μｍの厚みを有し、０．１μ
ｍの厚さを単位として組成を階段状に変化させてある。
このようにしても、滑らかに組成傾斜した場合と同様、
正孔の通過障害となる電子障壁の形成を防止できる。組
成遷移層をＩｎＧａＰＡｓで形成することもできる。
ｓ組成遷移層１３は０．５μｍの厚みを有し、０．１μ
ｍの厚さを単位として組成を階段状に変化させてある。
このようにしても、滑らかに組成傾斜した場合と同様、
正孔の通過障害となる電子障壁の形成を防止できる。組
成遷移層をＩｎＧａＰＡｓで形成することもできる。
【００４８】なお、組成遷移層１３を用いず、バッファ
層１２の上に光吸収層１４を直接形成した場合は、正孔
の移動がヘテロバリア層によって阻止されるため、高速
応答性は大きく劣化する。
層１２の上に光吸収層１４を直接形成した場合は、正孔
の移動がヘテロバリア層によって阻止されるため、高速
応答性は大きく劣化する。
【００４９】また、上述の実施例において、バッファ層
と組成遷移層を合体させた構成とすることも可能であ
る。たとえば、図４の構成において、バッファ層２と組
成遷移層３の代わりに、基板１側から光吸収層４側に向
かって組成がＩｎＰからＩｎＧａＡｓに徐々に変化する
ＩｎＧａＡｓＰ組成勾配層を用いてもよい。ただし、こ
の組成勾配層はＩｎＰ基板に格子整合する。
と組成遷移層を合体させた構成とすることも可能であ
る。たとえば、図４の構成において、バッファ層２と組
成遷移層３の代わりに、基板１側から光吸収層４側に向
かって組成がＩｎＰからＩｎＧａＡｓに徐々に変化する
ＩｎＧａＡｓＰ組成勾配層を用いてもよい。ただし、こ
の組成勾配層はＩｎＰ基板に格子整合する。
【００５０】また、この組成勾配層を光吸収層側ではＩ
ｎＧａＡｓから徐々に組成が変化するようにし、基板側
では一定のＩｎＧａＡｓＰ組成としてもよい。なお、組
成勾配層全体で光吸収端波長は１．３μｍ以下とする。
ｎＧａＡｓから徐々に組成が変化するようにし、基板側
では一定のＩｎＧａＡｓＰ組成としてもよい。なお、組
成勾配層全体で光吸収端波長は１．３μｍ以下とする。
【００５１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
ｐ−ｎ接合面積を小さくしなくても、光吸収層、組成遷
移層およびバッファ層のキャリア濃度、厚みの適切な選
択によってＡＰＤ動作時に大きなキャリアドリフト効果
がもたらされる。
ｐ−ｎ接合面積を小さくしなくても、光吸収層、組成遷
移層およびバッファ層のキャリア濃度、厚みの適切な選
択によってＡＰＤ動作時に大きなキャリアドリフト効果
がもたらされる。
【００５３】さらに、組成遷移層の挿入によって、ドリ
フトキャリアのバリア層へのトラップが抑制されて高速
走行性が保持され、利得が高まる。この結果、基板をマ
イクロレンズ加工する等の煩雑な工程を避けることがで
き、量産性の優れた高性能ＡＰＤを得ることができる。
フトキャリアのバリア層へのトラップが抑制されて高速
走行性が保持され、利得が高まる。この結果、基板をマ
イクロレンズ加工する等の煩雑な工程を避けることがで
き、量産性の優れた高性能ＡＰＤを得ることができる。
【図１】本発明の実施例の動作を説明するための図であ
る。
る。
【図２】ＡＰＤ受光回路の例を示す回路図である。
【図３】参考例によるＡＰＤ構造を示す断面図である。
【図４】実施例による裏面光入射リーチスルーＳＡＭ型
ＡＰＤの構成を示す断面図である。
ＡＰＤの構成を示す断面図である。
【図５】別の実施例によるＡＰＤの構成を示す断面図で
ある。
ある。
１ ｎ+ 型ＩｎＰ基板 ２ ｎ- 型ＩｎＰバッファ層 ３ ｎ- 型Ｉｎx Ｇａ1-x Ｐy Ａｓ1-y 組成遷移層 ４ ｎ- 型Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層 ５ ｎ型Ｉｎ0.74Ｇａ0.26Ｐ0.4 Ａｓ0.6 中間層 ６ ｎ- 型ＩｎＰアバランシェ領域 ７ ｐ+ 型ＩｎＰ層 ８、１８ ガードリング ９ ｎ- 型ＩｎＰ層 １０、２０ 基板側電極 １１ ｐ+ 型ＩｎＰ基板 １２ ｐ- 型ＡｌＩｎＡｓバッファ層 １３ ｐ- 型（ＡｌＧａ）ＩｎＡｓ組成遷移層 １４ ｐ- 型ＩｎＧａＡｓ光吸収層 １６ ｐ- 型（ＩｎＧａＡｓ／ＡｌＩｎＡｓ）超格子ア
バランシェ領域 １７ ｎ+ 型ＩｎＰ層 １９ ｐ- 型ＩｎＰ層 ２１ 拡散層電極 ２２ 反射防止膜 ２３ 表面保護膜
バランシェ領域 １７ ｎ+ 型ＩｎＰ層 １９ ｐ- 型ＩｎＰ層 ２１ 拡散層電極 ２２ 反射防止膜 ２３ 表面保護膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (4)
- 【請求項１】 ｎ+ 型ＩｎＰ基板上に厚さ０．５μｍ以
上、キャリア濃度５×１０15ｃｍ-3以下のｎ- 型ＩｎＰ
バッファ層、その上にｎ- 型ＩｎＧａＰＡｓ組成遷移
層、その上にｎ- 型ＩｎＧａＡｓ光吸収層、その上にｎ
- 型ＩｎＰアバランシェ領域、その上にｐ+ 型ＩｎＰ層
を積層した化合物半導体構造を有し、前記ｎ+ 型ＩｎＰ
基板側から光を入射して用いるアバランシェホトダイオ
ードであって、 前記ｎ- 型ＩｎＰアバランシェ領域においてアバランシ
ェ増倍を起こす動作状態になるように前記ｎ+ 型ＩｎＰ
基板と前記ｐ+ 型ＩｎＰ層間に逆方向バイアス電圧を印
加した際に、前記ｎ- 型ＩｎＰバッファ層内に伸びる空
乏層の端部が前記ｎ+ 型ＩｎＰ基板と前記ｎ- 型ＩｎＰ
バッファ層との界面まで達する状態になるように形成さ
れているアバランシェホトダイオード。 - 【請求項２】 前記組成遷移層が、ＩｎＰと格子整合し
た滑らかな傾斜状バンドギャップ分布を有する如く組成
変化するか、または階段状に傾斜するバンドギャップ分
布を有する如く組成変化する四元混晶層からなる請求項
１記載のアバランシェホトダイオード。 - 【請求項３】 ｐ+ 型ＩｎＰ基板上に厚さ０．５μｍ以
上、キャリア濃度５×１０15ｃｍ-3以下のｐ- 型ＩｎＰ
またはｐ- 型ＡｌＩｎＡｓバッファ層、その上にｐ- 型
ＩｎＧａＰＡｓまたはｐ- 型ＡｌＧａＩｎＡｓの組成遷
移層、その上にｐ- 型ＩｎＧａＡｓ光吸収層、その上に
ｐ- 型ＩｎＧａＡｓ／ＡｌＩｎＡｓ超格子層アバランシ
ェ領域、その上にｎ+ 型ＩｎＰ層を積層した化合物半導
体構造を有し、前記ｐ+ 型ＩｎＰ基板側から光を入射さ
せて用いるアバランシェホトダイオードであって、 前記ｐ- 型ＩｎＧａＡｓ／ＡｌＩｎＡｓ超格子層アバラ
ンシェ領域においてアバランシェ増倍を起こす動作状態
になるように前記ｐ+ 型ＩｎＰ基板と前記ｎ+型ＩｎＰ
層との間に逆方向バイアス電圧を印加した際に、前記ｐ
- 型ＩｎＰまたはｐ- 型ＡｌＩｎＡｓバッファ層内に伸
びる空乏層の端部が前記ｐ+ 型ＩｎＰ基板と前記ｐ- 型
ＩｎＰまたはｐ- 型ＡｌＩｎＡｓバッファ層との界面ま
で達する状態になるように形成されているアバランシェ
ホトダイオード。 - 【請求項４】 前記光吸収層と前記基板との間に、前記
バッファ層と前記組成遷移層に代えて少なくとも光吸収
層側で組成が徐々に変化し、基板側でキャリア濃度が５
×１０15ｃｍ-3以下であり、光吸収端波長が１．３μｍ
以下でＩｎＰに格子整合した半導体層を有する請求項１
から３までのいずれか１項に記載のアバランシェホトダ
イオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012292A JP3254532B2 (ja) | 1992-08-06 | 1992-08-06 | アバランシェホトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21012292A JP3254532B2 (ja) | 1992-08-06 | 1992-08-06 | アバランシェホトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661521A JPH0661521A (ja) | 1994-03-04 |
| JP3254532B2 true JP3254532B2 (ja) | 2002-02-12 |
Family
ID=16584165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21012292A Expired - Fee Related JP3254532B2 (ja) | 1992-08-06 | 1992-08-06 | アバランシェホトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3254532B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950775A (zh) * | 2010-08-17 | 2011-01-19 | 武汉华工正源光子技术有限公司 | 一种采用外延设备制作双扩散式背面入光的光雪崩管方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610416A (en) * | 1995-02-16 | 1997-03-11 | Hewlett-Packard Company | Avalanche photodiode with epitaxially regrown guard rings |
| US5866936A (en) * | 1997-04-01 | 1999-02-02 | Hewlett-Packard Company | Mesa-structure avalanche photodiode having a buried epitaxial junction |
| KR100444820B1 (ko) * | 2001-08-08 | 2004-08-18 | 한국전자통신연구원 | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 |
| WO2003065418A2 (en) * | 2002-02-01 | 2003-08-07 | Picometrix, Inc. | Planar avalanche photodiode |
| JP4030847B2 (ja) | 2002-09-20 | 2008-01-09 | ユーディナデバイス株式会社 | 半導体受光装置 |
| US7994601B2 (en) | 2006-01-30 | 2011-08-09 | Nec Corporation | Semiconductor light receiving device |
| JP5282350B2 (ja) * | 2006-03-13 | 2013-09-04 | 日本電気株式会社 | 半導体光素子 |
| US8536445B2 (en) | 2006-06-02 | 2013-09-17 | Emcore Solar Power, Inc. | Inverted metamorphic multijunction solar cells |
| US8816461B2 (en) * | 2011-09-13 | 2014-08-26 | The Boeing Company | Dichromatic photodiodes |
| WO2018189898A1 (ja) * | 2017-04-14 | 2018-10-18 | 三菱電機株式会社 | 半導体受光素子 |
| CN109216495B (zh) * | 2018-10-24 | 2023-12-29 | 芯思杰技术(深圳)股份有限公司 | 雪崩光电探测器、制作方法以及激光雷达系统 |
| WO2023233719A1 (ja) * | 2022-06-03 | 2023-12-07 | 浜松ホトニクス株式会社 | 半導体受光素子 |
-
1992
- 1992-08-06 JP JP21012292A patent/JP3254532B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101950775A (zh) * | 2010-08-17 | 2011-01-19 | 武汉华工正源光子技术有限公司 | 一种采用外延设备制作双扩散式背面入光的光雪崩管方法 |
| CN101950775B (zh) * | 2010-08-17 | 2012-02-08 | 武汉华工正源光子技术有限公司 | 一种采用外延设备制作双扩散式背面入光的光雪崩管方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661521A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3229279B1 (en) | Avalanche photodiode | |
| US20070096240A1 (en) | Doped Absorption For Enhanced Responsivity For High Speed Photodiodes | |
| JP3254532B2 (ja) | アバランシェホトダイオード | |
| JP2012531753A (ja) | 半導体アバランシェ増幅による低レベル信号検出 | |
| JPS6328506B2 (ja) | ||
| JP2941349B2 (ja) | 超格子ａｐｄ | |
| JP2998375B2 (ja) | アバランシェフォトダイオード | |
| JP4702977B2 (ja) | 受光装置 | |
| US5308995A (en) | Semiconductor strained SL APD apparatus | |
| US5324959A (en) | Semiconductor optical device having a heterointerface therein | |
| Watanabe et al. | Gain-bandwidth product analysis of InAlGaAs-InAlAs superlattice avalanche photodiodes | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JP3061203B2 (ja) | 半導体受光装置 | |
| JPH05291609A (ja) | 光半導体装置 | |
| JPH03291979A (ja) | アバランシェフォトダイオード | |
| JPH04241473A (ja) | アバランシェフォトダイオード | |
| JPH07202254A (ja) | 半導体受光素子 | |
| JPH06151940A (ja) | 半導体受光素子 | |
| JPH01194352A (ja) | 受光素子及び集積化受信器 | |
| JPH0832105A (ja) | 光半導体装置 | |
| JPS5948963A (ja) | フオトトランジスタ | |
| JPH0265279A (ja) | 半導体受光素子 | |
| JPH03238879A (ja) | 半導体受光装置 | |
| JP2991555B2 (ja) | 半導体受光素子 | |
| JP2001237454A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |