JPH07202254A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH07202254A JPH07202254A JP5337969A JP33796993A JPH07202254A JP H07202254 A JPH07202254 A JP H07202254A JP 5337969 A JP5337969 A JP 5337969A JP 33796993 A JP33796993 A JP 33796993A JP H07202254 A JPH07202254 A JP H07202254A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light receiving
- ingaas
- light absorption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 半導体受光素子あるいは受光集積回路におい
て、増倍層にＳｉ、且つ、光吸収層に非晶質、あるいは
多結晶ＩｎＧａＡｓを用いることにより、１μｍ帯の波
長に感度を持つ高感度・高速特性を有する素子を実現す
る。Ｓｉ基板上に形成できることで、高集積な増幅回路
と容易にモノリシック集積でき、且つ、安価な素子を提
供することができる。 【構成】 半導体受光素子及び受光集積回路において、
受光部の増倍層にＳｉ、且つ、光吸収層に非晶質、ある
いは多結晶ＩｎＧａＡｓを用いる。
て、増倍層にＳｉ、且つ、光吸収層に非晶質、あるいは
多結晶ＩｎＧａＡｓを用いることにより、１μｍ帯の波
長に感度を持つ高感度・高速特性を有する素子を実現す
る。Ｓｉ基板上に形成できることで、高集積な増幅回路
と容易にモノリシック集積でき、且つ、安価な素子を提
供することができる。 【構成】 半導体受光素子及び受光集積回路において、
受光部の増倍層にＳｉ、且つ、光吸収層に非晶質、ある
いは多結晶ＩｎＧａＡｓを用いる。
Description
【０００１】
【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子において、主にア
バランシェ増倍型半導体受光素子に関するものである。
光計測等で用いられる半導体受光素子において、主にア
バランシェ増倍型半導体受光素子に関するものである。
【０００２】
【従来の技術】従来、１〜１. ６μｍ帯の光通信用半導
体受光素子として、ＩｎＰ基板上に格子整合したＩｎ
0.53Ｇａ0.47Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光
吸収層とするＰＩＮ型半導体受光素子（「光通信素子工
学」、米津氏著、工学図書株式会社刊、３７１頁（１９
８３）に記載）、アバランシェ増倍型半導体受光素子
（エレクトロニクス・レタ−ズ（Ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｌｅｔｔｅｒｓ）１９８４年，２０巻，ｐｐ６５３
−６５４に記載）が知られている。特に、後者は、アバ
ランシェ増倍作用による内部利得効果及び高速応答を有
する点で、長距離通信用として実用化されている。
体受光素子として、ＩｎＰ基板上に格子整合したＩｎ
0.53Ｇａ0.47Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光
吸収層とするＰＩＮ型半導体受光素子（「光通信素子工
学」、米津氏著、工学図書株式会社刊、３７１頁（１９
８３）に記載）、アバランシェ増倍型半導体受光素子
（エレクトロニクス・レタ−ズ（Ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｌｅｔｔｅｒｓ）１９８４年，２０巻，ｐｐ６５３
−６５４に記載）が知られている。特に、後者は、アバ
ランシェ増倍作用による内部利得効果及び高速応答を有
する点で、長距離通信用として実用化されている。
【０００３】図１０に、典型的なＩｎＧａＡｓ−ＡＰＤ
の構造図（アバランシェ増倍型半導体受光素子は以下Ａ
ＰＤと略す。）を示す。動作原理は、ＩｎＧａＡｓ光吸
収層２３で発生した光キャリアの中で、正孔キャリアが
電界によりＩｎＰアバランシェ層２４に注入される。Ｉ
ｎＰアバランシェ層２４は、高電界が印加されているの
でイオン化衝突が生じ、増倍特性に至る。この場合、素
子特性上重要な雑音・高速応答特性は、増倍過程でのキ
ャリアのランダムなイオン化プロセスに支配されている
ことが知られている。
の構造図（アバランシェ増倍型半導体受光素子は以下Ａ
ＰＤと略す。）を示す。動作原理は、ＩｎＧａＡｓ光吸
収層２３で発生した光キャリアの中で、正孔キャリアが
電界によりＩｎＰアバランシェ層２４に注入される。Ｉ
ｎＰアバランシェ層２４は、高電界が印加されているの
でイオン化衝突が生じ、増倍特性に至る。この場合、素
子特性上重要な雑音・高速応答特性は、増倍過程でのキ
ャリアのランダムなイオン化プロセスに支配されている
ことが知られている。
【０００４】具体的には、増倍層であるＩｎＰ層の電子
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ（電子及び正孔のイオン化率をそれぞれα、βと
すると、α／β＞１の時には電子、β／α＞１の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。）、素子特性上望ましい。ところが、イオン化率
比（α／βまたはβ／α）は、材料物性的に決定されて
おり、ＩｎＰでは高々β／α＝２程度である。
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ（電子及び正孔のイオン化率をそれぞれα、βと
すると、α／β＞１の時には電子、β／α＞１の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。）、素子特性上望ましい。ところが、イオン化率
比（α／βまたはβ／α）は、材料物性的に決定されて
おり、ＩｎＰでは高々β／α＝２程度である。
【０００５】これに対し、近年、アバランシェ増倍型半
導体受光素子において、増倍層に超格子構造を適用し、
伝導帯不連続エネルギーによる電子のイオン化促進を意
図した超格子ＡＰＤ（アバランシェ増倍型半導体受光素
子は以下ＡＰＤと略す。）が研究される。特に、InAlAs
/InAlGaAs 超格子層を増倍層とした超格子ＡＰＤにおい
て、利得帯域幅積120GHzが報告されている（アイ・イ−
・イ−・イ− フォトニクス テクノロジー レターズ
（ＩＥＥＥ ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇ
ｙ Ｌｅｔｔｅｒｓ）１９９３年、５巻、ｐｐ６７５−
６７７に記載）。 図１１に、典型的なInAlAs/InAlGaA
s 超格子ＡＰＤの構造図を示す。素子形成は、まず気相
成長法でｎ型ＩｎＰ基板１上にｎ+ 型ＩｎＰバッファ層
２、ｎ+型ＩｎＡｌＡｓバッファ層３、ｎ- 型InAlAs/In
AlGaAs 超格子増倍層４、ｐ+ 型電界緩和層５、ｐ- 型
光吸収層６、ｐ+ 型ＩｎＰキャップ層７及びｐ+ 型Ｉｎ
ＧａＡｓコンタクト層８を順次積層する。その後、Ｂｒ
系エッチャントでメサ形成をし、ＳｉＮx をパッシベー
ション膜９として表面に堆積させる。その後、ｎ側１０
及びｐ側１１にオーミック電極を蒸着して完成する。入
射光１２は表面から入射する。この超格子APD において
もイオン化率比は４〜１０程度である。また、超格子AP
D では、高度な結晶成長技術を有し、ＩｎＰ基板上に積
層するので、安価な素子を作製することは困難である。
導体受光素子において、増倍層に超格子構造を適用し、
伝導帯不連続エネルギーによる電子のイオン化促進を意
図した超格子ＡＰＤ（アバランシェ増倍型半導体受光素
子は以下ＡＰＤと略す。）が研究される。特に、InAlAs
/InAlGaAs 超格子層を増倍層とした超格子ＡＰＤにおい
て、利得帯域幅積120GHzが報告されている（アイ・イ−
・イ−・イ− フォトニクス テクノロジー レターズ
（ＩＥＥＥ ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇ
ｙ Ｌｅｔｔｅｒｓ）１９９３年、５巻、ｐｐ６７５−
６７７に記載）。 図１１に、典型的なInAlAs/InAlGaA
s 超格子ＡＰＤの構造図を示す。素子形成は、まず気相
成長法でｎ型ＩｎＰ基板１上にｎ+ 型ＩｎＰバッファ層
２、ｎ+型ＩｎＡｌＡｓバッファ層３、ｎ- 型InAlAs/In
AlGaAs 超格子増倍層４、ｐ+ 型電界緩和層５、ｐ- 型
光吸収層６、ｐ+ 型ＩｎＰキャップ層７及びｐ+ 型Ｉｎ
ＧａＡｓコンタクト層８を順次積層する。その後、Ｂｒ
系エッチャントでメサ形成をし、ＳｉＮx をパッシベー
ション膜９として表面に堆積させる。その後、ｎ側１０
及びｐ側１１にオーミック電極を蒸着して完成する。入
射光１２は表面から入射する。この超格子APD において
もイオン化率比は４〜１０程度である。また、超格子AP
D では、高度な結晶成長技術を有し、ＩｎＰ基板上に積
層するので、安価な素子を作製することは困難である。
【０００６】イオン化率化の高い材料としてＳｉ（α／
β＝２０）があげられる。Ｓｉは増倍層材料としては最
良の材料であるが、長距離光通信に使用される1.3 μｍ
帯及び1.55μｍ帯に光吸収感度を有しない点が最大の問
題点となっている。
β＝２０）があげられる。Ｓｉは増倍層材料としては最
良の材料であるが、長距離光通信に使用される1.3 μｍ
帯及び1.55μｍ帯に光吸収感度を有しない点が最大の問
題点となっている。
【０００７】
【発明が解決しようとする課題】このため、長距離光通
信に使われる1.3 μｍ及び1.55μｍ光に光感度を有する
材料のＩｎＧａＡｓを光吸収層としてＳｉ増倍層上にエ
ピタキシャル成長させることが考えられたが、この場合
図１(a) 、図２(a) 、図３(a) に示すように、４％の格
子定数差から界面近傍に 109cm-2程度以上の転位が導入
され、これがキャリアのトラップとなるためデバイス特
性を得ることができない。
信に使われる1.3 μｍ及び1.55μｍ光に光感度を有する
材料のＩｎＧａＡｓを光吸収層としてＳｉ増倍層上にエ
ピタキシャル成長させることが考えられたが、この場合
図１(a) 、図２(a) 、図３(a) に示すように、４％の格
子定数差から界面近傍に 109cm-2程度以上の転位が導入
され、これがキャリアのトラップとなるためデバイス特
性を得ることができない。
【０００８】本発明の目的は、上述の課題を解決し、１
μｍ帯に光感度を有し、且つ、増倍層をＳｉ材料で構成
した安価な半導体受光素子及び半導体受光集積回路を提
供することにある。
μｍ帯に光感度を有し、且つ、増倍層をＳｉ材料で構成
した安価な半導体受光素子及び半導体受光集積回路を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の請求項１の半導
体受光素子は、半導体基板上に光吸収層及び増倍層等を
積層して形成する半導体受光素子において、該増倍層が
Ｓｉ（シリコン）で、該光吸収層が非晶質ＩｎＧａＡｓ
で形成されていることを特徴とする。
体受光素子は、半導体基板上に光吸収層及び増倍層等を
積層して形成する半導体受光素子において、該増倍層が
Ｓｉ（シリコン）で、該光吸収層が非晶質ＩｎＧａＡｓ
で形成されていることを特徴とする。
【００１０】また、本発明の請求項２の半導体受光素子
は、半導体基板上に光吸収層及び増倍層等を積層して形
成する半導体受光素子において、該増倍層がＳｉ（シリ
コン）で、該光吸収層が多結晶ＩｎＧａＡｓで形成され
ていることを特徴とする。
は、半導体基板上に光吸収層及び増倍層等を積層して形
成する半導体受光素子において、該増倍層がＳｉ（シリ
コン）で、該光吸収層が多結晶ＩｎＧａＡｓで形成され
ていることを特徴とする。
【００１１】あるいは、本発明の請求項３の半導体受光
素子は、半導体基板上に光吸収層及び増倍層等を積層し
て形成する半導体受光素子において、該増倍層がＳｉ
（シリコン）及び該光吸収層が多結晶ＩｎＧａＡｓで形
成され、光導波路構造を有することを特徴とする。
素子は、半導体基板上に光吸収層及び増倍層等を積層し
て形成する半導体受光素子において、該増倍層がＳｉ
（シリコン）及び該光吸収層が多結晶ＩｎＧａＡｓで形
成され、光導波路構造を有することを特徴とする。
【００１２】さらに、本発明の請求項４の半導体受光素
子は、Ｓｉ半導体基板上に受光部と電流増幅回路がモノ
リシィックに形成された半導体光検出集積回路におい
て、該受光部の増倍層がＳｉ（シリコン）、光吸収層が
多結晶ＩｎＧａＡｓで形成されていることを特徴とす
る。
子は、Ｓｉ半導体基板上に受光部と電流増幅回路がモノ
リシィックに形成された半導体光検出集積回路におい
て、該受光部の増倍層がＳｉ（シリコン）、光吸収層が
多結晶ＩｎＧａＡｓで形成されていることを特徴とす
る。
【００１３】
【作用】図１は、本発明の請求項１の半導体受光素子を
説明するための図である。本発明では図１(b) に示すよ
うに、光吸収層として非晶質ＩｎＧａＡｓを用いてい
る。非晶質は、原子配列の短距離秩序は有しているが、
長距離秩序は不完全で、構成原子のボンドは、他の原子
のそれと結ばれているか、あるいは、水素基に終端され
ている。よって、Ｓｉ単結晶上に積層しても、もともと
非晶質InGaAsの格子定数は揺らぎを持っており、格子定
数差を吸収してしまうので、界面近傍に高密度の転位を
導入することはない。しかも非晶質の光感度は単結晶の
それと同程度であり、量子効率は全く問題ない。非晶質
であるために結晶が不完全で、トンネル暗電流を誘発し
易いが、光吸収層に印加される電界は100kV/cm以下であ
るのでこれも問題ない。
説明するための図である。本発明では図１(b) に示すよ
うに、光吸収層として非晶質ＩｎＧａＡｓを用いてい
る。非晶質は、原子配列の短距離秩序は有しているが、
長距離秩序は不完全で、構成原子のボンドは、他の原子
のそれと結ばれているか、あるいは、水素基に終端され
ている。よって、Ｓｉ単結晶上に積層しても、もともと
非晶質InGaAsの格子定数は揺らぎを持っており、格子定
数差を吸収してしまうので、界面近傍に高密度の転位を
導入することはない。しかも非晶質の光感度は単結晶の
それと同程度であり、量子効率は全く問題ない。非晶質
であるために結晶が不完全で、トンネル暗電流を誘発し
易いが、光吸収層に印加される電界は100kV/cm以下であ
るのでこれも問題ない。
【００１４】図２は、本発明の請求項２の半導体受光素
子を説明するための図である。本発明２では図２(b) に
示すように、光吸収層として多結晶ＩｎＧａＡｓを用い
ている。多結晶は、非晶質に対してある程度の長距離秩
序も維持しているが、結晶内はある領域（ドメイン）ご
とに秩序を有しており、ドメイン間での原子配列はバラ
バラである。よって、Ｓｉ単結晶上に積層しても、ドメ
イン間の不完全なボンドの結合が緩衝役を果たし、格子
定数差を吸収してしまうので、界面近傍に高密度の転位
を導入することはない。しかも多結晶の光感度は単結晶
のそれと同程度であり、量子効率は全く問題ない。多結
晶であるために結晶が不完全で、トンネル暗電流を誘発
し易いが、光吸収層に印加される電界は100kV/cm以下で
あるのでこれも問題ない。しかも、非晶質より結晶の完
全度が高いために、非晶質中よりキャリア走行速度は２
倍以上はやい。
子を説明するための図である。本発明２では図２(b) に
示すように、光吸収層として多結晶ＩｎＧａＡｓを用い
ている。多結晶は、非晶質に対してある程度の長距離秩
序も維持しているが、結晶内はある領域（ドメイン）ご
とに秩序を有しており、ドメイン間での原子配列はバラ
バラである。よって、Ｓｉ単結晶上に積層しても、ドメ
イン間の不完全なボンドの結合が緩衝役を果たし、格子
定数差を吸収してしまうので、界面近傍に高密度の転位
を導入することはない。しかも多結晶の光感度は単結晶
のそれと同程度であり、量子効率は全く問題ない。多結
晶であるために結晶が不完全で、トンネル暗電流を誘発
し易いが、光吸収層に印加される電界は100kV/cm以下で
あるのでこれも問題ない。しかも、非晶質より結晶の完
全度が高いために、非晶質中よりキャリア走行速度は２
倍以上はやい。
【００１５】図３は、本発明の請求項３の半導体受光素
子を説明するための図である。本発明３では図３(b) に
示すように、光吸収層として多結晶ＩｎＧａＡｓを用い
ている。しかしながら、多結晶中のキャリア速度は、単
結晶中に比べれば１桁以上遅く、超高速の受光素子を考
えた場合問題になる。そこで、本発明３では導波路構造
を提案した。光の入射方向を積層方向とほぼ垂直な方向
とすることにより、表面入射型素子の光吸収層厚に比べ
て、１桁程度光吸収層を薄くできるので、多結晶の場合
の懸案のキャリア走行速度が単結晶に比べ遅くても同程
度の高速特性を実現できる。
子を説明するための図である。本発明３では図３(b) に
示すように、光吸収層として多結晶ＩｎＧａＡｓを用い
ている。しかしながら、多結晶中のキャリア速度は、単
結晶中に比べれば１桁以上遅く、超高速の受光素子を考
えた場合問題になる。そこで、本発明３では導波路構造
を提案した。光の入射方向を積層方向とほぼ垂直な方向
とすることにより、表面入射型素子の光吸収層厚に比べ
て、１桁程度光吸収層を薄くできるので、多結晶の場合
の懸案のキャリア走行速度が単結晶に比べ遅くても同程
度の高速特性を実現できる。
【００１６】図４は、本発明の請求項４の半導体受光素
子を説明するための図である。本発明３の作用で述べた
ように、半導体受光素子単体では、増倍層にＳｉ、且
つ、光吸収層に多結晶ＩｎＧａＡｓを用いた導波路構造
型のAPD で、高感度・高速特性を有する受光素子を実現
することができる。さらに、この受光素子はＳｉ基板上
に積層しているために、Ｓｉ集積回路とのモノリシック
な集積が容易である。
子を説明するための図である。本発明３の作用で述べた
ように、半導体受光素子単体では、増倍層にＳｉ、且
つ、光吸収層に多結晶ＩｎＧａＡｓを用いた導波路構造
型のAPD で、高感度・高速特性を有する受光素子を実現
することができる。さらに、この受光素子はＳｉ基板上
に積層しているために、Ｓｉ集積回路とのモノリシック
な集積が容易である。
【００１７】例えば、APD と増幅回路を集積した受光集
積回路が容易に作製可能である。その概念図を図４に示
す。しかもＳｉ基板上にすべてを集積できるので安価に
素子を提供できる。
積回路が容易に作製可能である。その概念図を図４に示
す。しかもＳｉ基板上にすべてを集積できるので安価に
素子を提供できる。
【００１８】
【実施例】本発明の請求項１の実施例について、図面を
用いて詳細に説明する。図５は、本発明の一実施例によ
り形成されたアバランシェ増倍型受光素子の断面図であ
る。
用いて詳細に説明する。図５は、本発明の一実施例によ
り形成されたアバランシェ増倍型受光素子の断面図であ
る。
【００１９】構造としては、まず、Ｓｉ半導体基板１３
上にｎ+ 型Ｓｉバッファ層１４を0.2 μｍ、ｎ- 型Ｓｉ
増倍層１５を0.4 μｍ、ｐ+ 型Ｓｉ電界緩和層１６を0.
1 μｍ、ｐ- 型非晶質ＩｎＧａＡｓ光吸収層１７を１μ
ｍ、そしてｐ+ 型非晶質ＩｎＧａＡｓコンタクト層１８
を0.1 μｍ積層する。その後、Ｂｒ系エッチャントにて
メサエッチングを行い、パッシベーション膜として表面
にＳｉＮx 膜９を１５００Ａ堆積させる。更に、ｎ側電
極１０として、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔ
Ａｕを５００Ａ堆積する。また、ｐ側電極１１として、
ＡｕＺｎを１５００Ａ堆積することにより、素子構造を
完成する。
上にｎ+ 型Ｓｉバッファ層１４を0.2 μｍ、ｎ- 型Ｓｉ
増倍層１５を0.4 μｍ、ｐ+ 型Ｓｉ電界緩和層１６を0.
1 μｍ、ｐ- 型非晶質ＩｎＧａＡｓ光吸収層１７を１μ
ｍ、そしてｐ+ 型非晶質ＩｎＧａＡｓコンタクト層１８
を0.1 μｍ積層する。その後、Ｂｒ系エッチャントにて
メサエッチングを行い、パッシベーション膜として表面
にＳｉＮx 膜９を１５００Ａ堆積させる。更に、ｎ側電
極１０として、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔ
Ａｕを５００Ａ堆積する。また、ｐ側電極１１として、
ＡｕＺｎを１５００Ａ堆積することにより、素子構造を
完成する。
【００２０】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域２ＧＨｚ、また量子効
率６０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域２ＧＨｚ、また量子効
率６０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。
【００２１】本発明の請求項２の実施例について、図６
を用いて詳細に説明する。構造としては、まず、Ｓｉ半
導体基板１３上にｎ+ 型Ｓｉバッファ層１４を0.2 μ
ｍ、ｎ- 型Ｓｉ増倍層１５を0.4 μｍ、ｐ+ 型Ｓｉ電界
緩和層１６を0.1 μｍ、ｐ- 型多結晶ＩｎＧａＡｓ光吸
収層１９を１μｍ、そしてｐ+ 型多結晶ＩｎＧａＡｓコ
ンタクト層２０を0.1 μｍ積層する。その後、Ｂｒ系エ
ッチャントにてメサエッチングを行い、パッシベーショ
ン膜として表面にＳｉＮx 膜９を１５００Ａ堆積させ
る。更に、ｎ側電極１０として、ＡｕＧｅ／Ｎｉを１５
００Ａ、ＴｉＰｔＡｕを５００Ａ堆積する。また、ｐ側
電極１１として、ＡｕＺｎを１５００Ａ堆積することに
より、素子構造を完成する。
を用いて詳細に説明する。構造としては、まず、Ｓｉ半
導体基板１３上にｎ+ 型Ｓｉバッファ層１４を0.2 μ
ｍ、ｎ- 型Ｓｉ増倍層１５を0.4 μｍ、ｐ+ 型Ｓｉ電界
緩和層１６を0.1 μｍ、ｐ- 型多結晶ＩｎＧａＡｓ光吸
収層１９を１μｍ、そしてｐ+ 型多結晶ＩｎＧａＡｓコ
ンタクト層２０を0.1 μｍ積層する。その後、Ｂｒ系エ
ッチャントにてメサエッチングを行い、パッシベーショ
ン膜として表面にＳｉＮx 膜９を１５００Ａ堆積させ
る。更に、ｎ側電極１０として、ＡｕＧｅ／Ｎｉを１５
００Ａ、ＴｉＰｔＡｕを５００Ａ堆積する。また、ｐ側
電極１１として、ＡｕＺｎを１５００Ａ堆積することに
より、素子構造を完成する。
【００２２】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域４ＧＨｚ、また量子効
率６０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域４ＧＨｚ、また量子効
率６０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。
【００２３】本発明の請求項３の実施例について、図７
を用いて詳細に説明する。構造としては、まず、半絶縁
性Ｓｉ半導体基板２１上にｎ+ 型Ｓｉバッファ層１４を
0.2μｍ、ｎ- 型Ｓｉ増倍層１５を0.4 μｍ、ｐ+ 型Ｓ
ｉ電界緩和層１６を0.1 μｍ、ｐ- 型多結晶ＩｎＧａＡ
ｓ光吸収層１９を0.2 μｍ、そしてｐ+ 型多結晶ＩｎＧ
ａＡｓコンタクト層２０を0.1 μｍ積層する。その後、
Ｂｒ系エッチャントにてメサエッチングを行い、ポリイ
ミド２２で埋め込んだ後、更に、ｎ側電極１０として、
ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５００Ａ
堆積する。また、ｐ側電極１１として、ＡｕＺｎを１５
００Ａ堆積することにより、素子構造を完成する。
を用いて詳細に説明する。構造としては、まず、半絶縁
性Ｓｉ半導体基板２１上にｎ+ 型Ｓｉバッファ層１４を
0.2μｍ、ｎ- 型Ｓｉ増倍層１５を0.4 μｍ、ｐ+ 型Ｓ
ｉ電界緩和層１６を0.1 μｍ、ｐ- 型多結晶ＩｎＧａＡ
ｓ光吸収層１９を0.2 μｍ、そしてｐ+ 型多結晶ＩｎＧ
ａＡｓコンタクト層２０を0.1 μｍ積層する。その後、
Ｂｒ系エッチャントにてメサエッチングを行い、ポリイ
ミド２２で埋め込んだ後、更に、ｎ側電極１０として、
ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５００Ａ
堆積する。また、ｐ側電極１１として、ＡｕＺｎを１５
００Ａ堆積することにより、素子構造を完成する。
【００２４】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域８ＧＨｚ、また量子効
率７０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域８ＧＨｚ、また量子効
率７０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現した。
【００２５】本発明の請求項４の実施例について、図
８、図９を用いて詳細に説明する。製造方法としては、
まず、Ｓｉ半導体基板上１にｎ+ 型Ｓｉバッファ層１４
を0.2μｍ、ｎ- 型Ｓｉ層２８を0.4 μｍ、ｐ+ 型Ｓｉ
層２９を0.5 μｍ成長する（図９(a) ）。このウェハー
を受光部と増幅回路に分けるために基板までエッチング
により素子分離し、受光領域は、ｎ- 型Ｓｉ層２８を増
倍層１５に、またｐ+ 型Ｓｉ層２９を0.1 μｍまでエッ
チオフし電界緩和層１６とする。次に増幅回路領域をＳ
ｉＯ2 ３０でカバーし、ｐ- 型多結晶ＩｎＧａＡｓ光吸
収層１９を0.2 μｍ、そしてｐ+ 型多結晶ＩｎＧａＡｓ
コンタクト層２０を0.1 μｍ積層する（図９(b) ）。Ｂ
ｒ系エッチャントにてメサエッチングを行い（図９(c)
）、ポリイミドで埋め込んだ後、更に、ｎ側電極１０
として、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを
５００Ａ堆積する。また、ｐ側電極１１として、ＡｕＺ
ｎを１５００Ａ堆積することにより、受光部素子構造を
完成する（図９(d) ）。一方、増幅回路部はカバーのＳ
ｉＯ2 をエッチオフした後、通常のＳｉ集積回路形成技
術により３段増幅回路を形成した。
８、図９を用いて詳細に説明する。製造方法としては、
まず、Ｓｉ半導体基板上１にｎ+ 型Ｓｉバッファ層１４
を0.2μｍ、ｎ- 型Ｓｉ層２８を0.4 μｍ、ｐ+ 型Ｓｉ
層２９を0.5 μｍ成長する（図９(a) ）。このウェハー
を受光部と増幅回路に分けるために基板までエッチング
により素子分離し、受光領域は、ｎ- 型Ｓｉ層２８を増
倍層１５に、またｐ+ 型Ｓｉ層２９を0.1 μｍまでエッ
チオフし電界緩和層１６とする。次に増幅回路領域をＳ
ｉＯ2 ３０でカバーし、ｐ- 型多結晶ＩｎＧａＡｓ光吸
収層１９を0.2 μｍ、そしてｐ+ 型多結晶ＩｎＧａＡｓ
コンタクト層２０を0.1 μｍ積層する（図９(b) ）。Ｂ
ｒ系エッチャントにてメサエッチングを行い（図９(c)
）、ポリイミドで埋め込んだ後、更に、ｎ側電極１０
として、ＡｕＧｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを
５００Ａ堆積する。また、ｐ側電極１１として、ＡｕＺ
ｎを１５００Ａ堆積することにより、受光部素子構造を
完成する（図９(d) ）。一方、増幅回路部はカバーのＳ
ｉＯ2 をエッチオフした後、通常のＳｉ集積回路形成技
術により３段増幅回路を形成した。
【００２６】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域８ＧＨｚ、また量子効
率７０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現し、後段の増幅回路により
10Gb/sでの感度-23.5dBmを得た。
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）２０、最大帯域８ＧＨｚ、また量子効
率７０％の低雑音・高速応答特性を有するアバランシェ
増倍型半導体受光素子を実現し、後段の増幅回路により
10Gb/sでの感度-23.5dBmを得た。
【００２７】本発明による請求項１から請求項４の実施
例の素子構造は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガ
スソースＭＢＥ等の成長技術により、作製することがで
きる。
例の素子構造は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガ
スソースＭＢＥ等の成長技術により、作製することがで
きる。
【００２８】
【発明の効果】本発明による半導体受光素子は、長距離
光通信に使用される１μｍ帯の受光素子あるいは受光集
積回路において、高感度・高速特性を有する素子をＳｉ
基板上に容易に形成することができる。Ｓｉ基板の使用
により安価な素子を提供することができる。
光通信に使用される１μｍ帯の受光素子あるいは受光集
積回路において、高感度・高速特性を有する素子をＳｉ
基板上に容易に形成することができる。Ｓｉ基板の使用
により安価な素子を提供することができる。
【図１】請求項１記載の発明の作用を説明するための図
である。
である。
【図２】請求項２記載の発明の作用を説明するための図
である。
である。
【図３】請求項３記載の発明の作用を説明するための図
である。
である。
【図４】請求項４の記載の発明の作用を説明するための
図である。
図である。
【図５】請求項１の実施例を説明するための図である。
【図６】請求項２の実施例を説明するための図である。
【図７】請求項３の実施例を説明するための図である。
【図８】請求項４の実施例を説明するための図である。
【図９】請求項４の実施例を説明するための図である。
【図１０】従来例のＩｎＧａＡｓ ＡＰＤの構造図であ
る。
る。
【図１１】従来例の超格子ＡＰＤの構造図である。
１ ｎ型ＩｎＰ基板 ２ ｎ+ 型ＩｎＰバッファ層 ３ ｎ+ 型ＩｎＡｌＡｓバッファ層 ４ ｎ- 型ＩｎＡｌＡｓ／ＩｎＡｌＧａＡｓ超格子増倍
層 ５ ｐ+ 型ＩｎＰ電界緩和層 ６ ｐ- 型ＩｎＧａＡｓ光吸収層 ７ ｐ+ 型ＩｎＰキャップ層 ８ ｐ+ 型ＩｎＧａＡｓコンタクト層 ９ ＳｉＮx パッシベーション膜 １０ ｎ側オーミック電極 １１ ｐ側オーミック電極 １２ 入射光 １３ Ｓｉ半導体基板 １４ ｎ+ 型Ｓｉバッファ層 １５ ｎ- 型Ｓｉ増倍層 １６ ｐ+ 型Ｓｉ電界緩和層 １７ ｐ- 型非晶質ＩｎＧａＡｓ光吸収層 １８ ｐ+ 型非晶質ＩｎＧａＡｓコンタクト層 １９ ｐ- 型多結晶ＩｎＧａＡｓ光吸収層 ２０ ｐ+ 型多結晶ＩｎＧａＡｓコンタクト層 ２１ 半絶縁性Ｓｉ半導体基板 ２２ ポリイミド ２３ ｎ- 型ＩｎＧａＡｓ光吸収層 ２４ ｎ型ＩｎＰ増倍層 ２５ ｎ型ＩｎＰキャップ層 ２６ ｐ+ 型受光領域 ２７ ｐ+ 型ガードリング領域 ２８ ｎ- 型Ｓｉ層 ２９ ｐ+ 型Ｓｉ層 ３０ ＳｉＯ２
層 ５ ｐ+ 型ＩｎＰ電界緩和層 ６ ｐ- 型ＩｎＧａＡｓ光吸収層 ７ ｐ+ 型ＩｎＰキャップ層 ８ ｐ+ 型ＩｎＧａＡｓコンタクト層 ９ ＳｉＮx パッシベーション膜 １０ ｎ側オーミック電極 １１ ｐ側オーミック電極 １２ 入射光 １３ Ｓｉ半導体基板 １４ ｎ+ 型Ｓｉバッファ層 １５ ｎ- 型Ｓｉ増倍層 １６ ｐ+ 型Ｓｉ電界緩和層 １７ ｐ- 型非晶質ＩｎＧａＡｓ光吸収層 １８ ｐ+ 型非晶質ＩｎＧａＡｓコンタクト層 １９ ｐ- 型多結晶ＩｎＧａＡｓ光吸収層 ２０ ｐ+ 型多結晶ＩｎＧａＡｓコンタクト層 ２１ 半絶縁性Ｓｉ半導体基板 ２２ ポリイミド ２３ ｎ- 型ＩｎＧａＡｓ光吸収層 ２４ ｎ型ＩｎＰ増倍層 ２５ ｎ型ＩｎＰキャップ層 ２６ ｐ+ 型受光領域 ２７ ｐ+ 型ガードリング領域 ２８ ｎ- 型Ｓｉ層 ２９ ｐ+ 型Ｓｉ層 ３０ ＳｉＯ２
Claims (4)
- 【請求項１】 半導体基板上に光吸収層及び増倍層等を
積層して形成する半導体受光素子において、該増倍層が
Ｓｉ（シリコン）、該光吸収層が非晶質ＩｎＧａＡｓで
形成されていることを特徴とする半導体受光素子。 - 【請求項２】 半導体基板上に光吸収層及び増倍層等を
積層して形成する半導体受光素子において、該増倍層が
Ｓｉ（シリコン）、該光吸収層が多結晶ＩｎＧａＡｓで
形成されていることを特徴とする半導体受光素子。 - 【請求項３】 半導体基板上に光吸収層及び増倍層等を
積層して形成する半導体受光素子において、該増倍層が
Ｓｉ（シリコン）、該光吸収層が多結晶ＩｎＧａＡｓで
形成され、光導波路構造を有することを特徴とする半導
体受光素子。 - 【請求項４】 Ｓｉ半導体基板上に受光部と電流増幅回
路がモノリシィックに形成された半導体光検出集積回路
において、該受光部の増倍層がＳｉ（シリコン）、光吸
収層が多結晶ＩｎＧａＡｓで形成されていることを特徴
とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337969A JP2730472B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337969A JP2730472B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202254A true JPH07202254A (ja) | 1995-08-04 |
| JP2730472B2 JP2730472B2 (ja) | 1998-03-25 |
Family
ID=18313703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337969A Expired - Lifetime JP2730472B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730472B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288825B2 (en) | 2002-12-18 | 2007-10-30 | Noble Peak Vision Corp. | Low-noise semiconductor photodetectors |
| GB2454121B (en) * | 2006-07-20 | 2011-07-27 | Intel Corp | Semi-planar avalanche photodiode |
| US8338857B2 (en) | 2005-06-28 | 2012-12-25 | Intel Corporation | Germanium/silicon avalanche photodetector with separate absorption and multiplication regions |
| JP2014032994A (ja) * | 2012-08-01 | 2014-02-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
| JP2017069490A (ja) * | 2015-10-01 | 2017-04-06 | 住友電気工業株式会社 | 光学装置、プリント回路基板 |
| JP2019145647A (ja) * | 2018-02-20 | 2019-08-29 | 株式会社東芝 | 半導体受光素子およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511330A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device having continuous junction |
| JPS5513907A (en) * | 1978-07-17 | 1980-01-31 | Kokusai Denshin Denwa Co Ltd <Kdd> | Avalnche photo diode with semiconductor hetero construction |
| JPS61289678A (ja) * | 1985-06-18 | 1986-12-19 | Fujitsu Ltd | アバランシユ・ホトダイオ−ド |
| JPS63239872A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体受光装置 |
-
1993
- 1993-12-28 JP JP5337969A patent/JP2730472B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5511330A (en) * | 1978-07-08 | 1980-01-26 | Shunpei Yamazaki | Semiconductor device having continuous junction |
| JPS5513907A (en) * | 1978-07-17 | 1980-01-31 | Kokusai Denshin Denwa Co Ltd <Kdd> | Avalnche photo diode with semiconductor hetero construction |
| JPS61289678A (ja) * | 1985-06-18 | 1986-12-19 | Fujitsu Ltd | アバランシユ・ホトダイオ−ド |
| JPS63239872A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 半導体受光装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288825B2 (en) | 2002-12-18 | 2007-10-30 | Noble Peak Vision Corp. | Low-noise semiconductor photodetectors |
| US8338857B2 (en) | 2005-06-28 | 2012-12-25 | Intel Corporation | Germanium/silicon avalanche photodetector with separate absorption and multiplication regions |
| US8829566B2 (en) | 2005-06-28 | 2014-09-09 | Intel Corporation | Germanium/silicon avalanche photodetector with separate absorption and multiplication regions |
| US8035186B2 (en) | 2005-08-23 | 2011-10-11 | Infrared Newco, Inc. | Low-noise semiconductor photodetectors |
| US8766393B2 (en) | 2005-08-23 | 2014-07-01 | Infrared Newco, Inc. | Low-noise semiconductor photodetectors |
| GB2454121B (en) * | 2006-07-20 | 2011-07-27 | Intel Corp | Semi-planar avalanche photodiode |
| JP2014032994A (ja) * | 2012-08-01 | 2014-02-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
| JP2017069490A (ja) * | 2015-10-01 | 2017-04-06 | 住友電気工業株式会社 | 光学装置、プリント回路基板 |
| JP2019145647A (ja) * | 2018-02-20 | 2019-08-29 | 株式会社東芝 | 半導体受光素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730472B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| Lenox et al. | Thin multiplication region InAlAs homojunction avalanche photodiodes | |
| JP2699807B2 (ja) | 組成変調アバランシ・フォトダイオード | |
| JP4702977B2 (ja) | 受光装置 | |
| Watanabe et al. | High-speed and low-dark-current flip-chip InAlAs/InAlGaAs quaternary well superlattice APDs with 120 GHz gain-bandwidth product | |
| US5324959A (en) | Semiconductor optical device having a heterointerface therein | |
| JP2730472B2 (ja) | 半導体受光素子 | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JP2844822B2 (ja) | アバランシェフォトダイオード | |
| CN109494277B (zh) | 一种长波红外探测器及其制作方法 | |
| JPH08274366A (ja) | 半導体受光素子 | |
| JPH051629B2 (ja) | ||
| JPH04241473A (ja) | アバランシェフォトダイオード | |
| JP2739824B2 (ja) | 半導体受光素子 | |
| JPS59163878A (ja) | 半導体受光装置 | |
| JPH09270527A (ja) | 半導体受光素子 | |
| JP2776228B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0265279A (ja) | 半導体受光素子 | |
| JPH01194352A (ja) | 受光素子及び集積化受信器 | |
| JP3018589B2 (ja) | 半導体受光素子 | |
| JPH06169100A (ja) | 半導体受光素子 | |
| JPH06244450A (ja) | アバランシェフォトダイオード | |
| JPH07183569A (ja) | Ｓａｍ型アバランシフォトダイオード及びその作製方法 | |
| JPS6130085A (ja) | 光伝導検出素子 | |
| JPH10270741A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971118 |