JPH06169100A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH06169100A JPH06169100A JP43A JP34554292A JPH06169100A JP H06169100 A JPH06169100 A JP H06169100A JP 43 A JP43 A JP 43A JP 34554292 A JP34554292 A JP 34554292A JP H06169100 A JPH06169100 A JP H06169100A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor layer
- semiconductor
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 超格子ＡＰＤの増倍層の井戸層に引っ張り応
力を負荷し、正孔の質量を軽くすることで、価電子帯エ
ネルギー差ΔＥｖにおける正孔のパイルアップを緩和
し、高帯域・低雑音の超格子ＡＰＤを提供する。 【構成】 アバランシェ増倍型受光素子構造は、ｎ型Ｉ
ｎＰ（１１１）基板上に、ｎ- 型ＩｎＡｌＡｓ／ＩｎＧ
ａＡｓへテロ周期構造アバランシェ増倍層１３、ｐ- 型
ＩｎＧａＡｓ光吸収層１５を含む半導体層を積層する。
ここで、該アバランシェ増倍層１５の井戸層であるＩｎ
x Ｇａ1-x Ａｓ層の組成をｘ＝０．３３にとり、引っ張
り応力を負荷する。これにより、井戸層中の正孔の質量
は、バルクの時より軽くなり、パイルアップ現象が緩和
される。この結果、広帯域特性を得ることが出来る。こ
こで、半導体基板には（１１１）面を用いている。これ
は、（１１１）面上の成長の方が（１００）面上より臨
界膜厚が大きく、より大きな歪を負荷できるためであ
る。
力を負荷し、正孔の質量を軽くすることで、価電子帯エ
ネルギー差ΔＥｖにおける正孔のパイルアップを緩和
し、高帯域・低雑音の超格子ＡＰＤを提供する。 【構成】 アバランシェ増倍型受光素子構造は、ｎ型Ｉ
ｎＰ（１１１）基板上に、ｎ- 型ＩｎＡｌＡｓ／ＩｎＧ
ａＡｓへテロ周期構造アバランシェ増倍層１３、ｐ- 型
ＩｎＧａＡｓ光吸収層１５を含む半導体層を積層する。
ここで、該アバランシェ増倍層１５の井戸層であるＩｎ
x Ｇａ1-x Ａｓ層の組成をｘ＝０．３３にとり、引っ張
り応力を負荷する。これにより、井戸層中の正孔の質量
は、バルクの時より軽くなり、パイルアップ現象が緩和
される。この結果、広帯域特性を得ることが出来る。こ
こで、半導体基板には（１１１）面を用いている。これ
は、（１１１）面上の成長の方が（１００）面上より臨
界膜厚が大きく、より大きな歪を負荷できるためであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関する。
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関する。
【０００２】
【従来の技術】従来、１〜１．６μｍ帯の光通信用半導
体受光素子として、ＩｎＰ基板上に格子整合したＩｎ
0.53Ｇａ0.47Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光
吸収層とするＰＩＮ型半導体受光素子（エレクトロニク
ス・レターズ（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒ
ｓ）１９８４年，２０巻，ｐｐ６５３−６５４に記
載）、アバランシェ増倍型半導体受光素子（アイ イ−
イ−イ−・エレクトロンデバイス・レターズ（ＩＥＥ
Ｅ．ＥＩｅｃｔｒｏｎ．Ｄｅｖｉｃｅ．Ｌｅｔｔｅｒ
ｓ）１９８６年，７巻，ｐｐ２５７−２５８に記載）が
知られている。特に、後者は、アバランシェ増倍作用に
よる内部利得効果及び高速応答を有する点で、長距離通
信用として実用化されている。
体受光素子として、ＩｎＰ基板上に格子整合したＩｎ
0.53Ｇａ0.47Ａｓ層（以下ＩｎＧａＡｓ層と略す）を光
吸収層とするＰＩＮ型半導体受光素子（エレクトロニク
ス・レターズ（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒ
ｓ）１９８４年，２０巻，ｐｐ６５３−６５４に記
載）、アバランシェ増倍型半導体受光素子（アイ イ−
イ−イ−・エレクトロンデバイス・レターズ（ＩＥＥ
Ｅ．ＥＩｅｃｔｒｏｎ．Ｄｅｖｉｃｅ．Ｌｅｔｔｅｒ
ｓ）１９８６年，７巻，ｐｐ２５７−２５８に記載）が
知られている。特に、後者は、アバランシェ増倍作用に
よる内部利得効果及び高速応答を有する点で、長距離通
信用として実用化されている。
【０００３】図４に、典型的なＩｎＧａＡｓ−ＡＰＤの
構造図（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）を示す。素子形成は、まず気相成長法でｎ
型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２、ｎ型Ｉｎ
ＧａＡｓ光吸収層３、ｎ型ＩｎＰアバランシェ増倍層４
及びｎ型ＩｎＰキャップ層５を順次積層する。その後、
Ｚｎを２回拡散することにより、ｐ型受光領域６及びｐ
型ガードリング領域を順次形成する。パッシベーション
膜８を表面に堆積させ、ｎ側９及びｐ側１０にオーミッ
ク電極を蒸着して完成する。入射光１１は表面から入射
する。動作原理は、ＩｎＧａＡｓ光吸収層３で発生した
光キャリアの中で、正孔キャリアが電界によりＩｎＰア
バランシェ層４に注入される。ＩｎＰアバランシェ層４
は、高電界が印加されているのでイオン化衝突が生じ、
増倍特性に至る。この場合、素子特性上重要な雑音・高
速応答特性は、増倍過程でのキャリアのランダムなイオ
ン化プロセスに支配されていることが知られている。具
体的には、増倍層であるＩｎＰ層の電子と正孔のイオン
化率に差がある程、イオン化率比が大きくとれ（電子及
び正孔のイオン化率をそれぞれα、βとすると、α／β
＞１の時には電子、β／α＞１の時には正孔が、イオン
化衝突を起こす主キャリアとなるべきである。）、素子
特性上望ましい。ところが、イオン化率比（α／βまた
はβ／α）は、材料物性的に決定されており、ＩｎＰで
は高々β／α＝２程度である。これは、低雑音特性を有
するＳｉのα／β＝２０と大きな違いがあり、より低雑
音及び高速応答特性を実現するために、画期的な材料技
術が要求されている。
構造図（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）を示す。素子形成は、まず気相成長法でｎ
型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２、ｎ型Ｉｎ
ＧａＡｓ光吸収層３、ｎ型ＩｎＰアバランシェ増倍層４
及びｎ型ＩｎＰキャップ層５を順次積層する。その後、
Ｚｎを２回拡散することにより、ｐ型受光領域６及びｐ
型ガードリング領域を順次形成する。パッシベーション
膜８を表面に堆積させ、ｎ側９及びｐ側１０にオーミッ
ク電極を蒸着して完成する。入射光１１は表面から入射
する。動作原理は、ＩｎＧａＡｓ光吸収層３で発生した
光キャリアの中で、正孔キャリアが電界によりＩｎＰア
バランシェ層４に注入される。ＩｎＰアバランシェ層４
は、高電界が印加されているのでイオン化衝突が生じ、
増倍特性に至る。この場合、素子特性上重要な雑音・高
速応答特性は、増倍過程でのキャリアのランダムなイオ
ン化プロセスに支配されていることが知られている。具
体的には、増倍層であるＩｎＰ層の電子と正孔のイオン
化率に差がある程、イオン化率比が大きくとれ（電子及
び正孔のイオン化率をそれぞれα、βとすると、α／β
＞１の時には電子、β／α＞１の時には正孔が、イオン
化衝突を起こす主キャリアとなるべきである。）、素子
特性上望ましい。ところが、イオン化率比（α／βまた
はβ／α）は、材料物性的に決定されており、ＩｎＰで
は高々β／α＝２程度である。これは、低雑音特性を有
するＳｉのα／β＝２０と大きな違いがあり、より低雑
音及び高速応答特性を実現するために、画期的な材料技
術が要求されている。
【０００４】これに対し、カパッソ（Ｆ．Ｃａｐａｓｓ
ｏ）らは、伝導帯のバンド不連続エネルギー（ΔＥｃ）
を電子のイオン化促進に利用し、イオン化率比α／βの
増大による高感度・高帯域を目的とした超格子ＡＰＤを
提案している。その例は、アプライド・フィジックス・
レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．），１９８
２年，４０巻，ｐ３８に記載されている。
ｏ）らは、伝導帯のバンド不連続エネルギー（ΔＥｃ）
を電子のイオン化促進に利用し、イオン化率比α／βの
増大による高感度・高帯域を目的とした超格子ＡＰＤを
提案している。その例は、アプライド・フィジックス・
レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．），１９８
２年，４０巻，ｐ３８に記載されている。
【０００５】
【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子ＡＰＤでは、伝導帯のバンド不連続エ
ネルギー（ΔＥｃ）の値が、イオン化率比の改善に大き
く寄与する。しかしながら、価電子帯のバンド不連続エ
ネルギー（ΔＥｖ）においてホールがパイルアップさ
れ、帯域が抑圧されるという弊害も同時に生ずる。
たように、超格子ＡＰＤでは、伝導帯のバンド不連続エ
ネルギー（ΔＥｃ）の値が、イオン化率比の改善に大き
く寄与する。しかしながら、価電子帯のバンド不連続エ
ネルギー（ΔＥｖ）においてホールがパイルアップさ
れ、帯域が抑圧されるという弊害も同時に生ずる。
【０００６】本発明の目的は、上述の課題を解決し、低
雑音かつ高速応答を有するアバランシェ増倍型半導体受
光素子を提供することにある。
雑音かつ高速応答を有するアバランシェ増倍型半導体受
光素子を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体受光素子
は、半導体基板（１１１）面上に光吸収層及びヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層の３族原子及び５族原子の平均イ
オン化エネルギーをそれぞれＥA 及びＥB 、該ヘテロ周
期構造アバランシェ増倍半導体層を構成する第二の半導
体層の３族原子及び５族原子の平均イオン化エネルギー
をそれぞれＥC 及びＥD とした場合、 ＥA ＞ＥC ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力が負荷され、該第一の半導体層における正孔の質量
が軽くなっていることを特徴とする。
は、半導体基板（１１１）面上に光吸収層及びヘテロ周
期構造アバランシェ増倍半導体層を備える半導体受光素
子において、該ヘテロ周期構造アバランシェ増倍層を構
成する第一の半導体層の３族原子及び５族原子の平均イ
オン化エネルギーをそれぞれＥA 及びＥB 、該ヘテロ周
期構造アバランシェ増倍半導体層を構成する第二の半導
体層の３族原子及び５族原子の平均イオン化エネルギー
をそれぞれＥC 及びＥD とした場合、 ＥA ＞ＥC ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力が負荷され、該第一の半導体層における正孔の質量
が軽くなっていることを特徴とする。
【０００８】
【作用】図１は、請求項１の受光素子のバンド構造であ
る。アバランシェ増倍層はヘテロ周期構造からなり、上
述のバンド構造を満たす一つの具体例として、第１の半
導体層にＩｎx Ｇａ1-x Ａｓy （０≦ｘ≦１）、第２の
半導体層にＩｎy Ａｌ1- y Ａｓ（０≦ｙ≦１）を用いて
いる。走行する電子は、伝導帯の不連続エネルギーΔＥ
ｃを感じ、そのエネルギー分のイオン化エネルギーを得
ることが出来るので、α／β比を大きくとることが出来
る。一方、第１の半導体層（井戸層）には、引っ張り応
力が負荷されているので、層方向に垂直に走行する正孔
の質量は、バルク結晶の正孔の質量より軽くなる（この
ことについては、カオらが、ジャーナル・アプライド・
フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）５７（１９
８５）ｐ．５４２８に報告している）。これより、価電
子帯エネルギー差ΔＥｖによる正孔のパイルアップが緩
和されるので、広帯域・低雑音の受光素子を得ることが
出来る。（１１１）面を基板面として使用した場合、図
３に示すように歪応力により転位が発生する臨界膜厚
が、（１００）面上に成長した場合より約２倍大きくな
る。従って、（１００）面上の素子より大きな歪を負荷
することができ、軽い正孔の寄与をより顕著に得ること
ができる。
る。アバランシェ増倍層はヘテロ周期構造からなり、上
述のバンド構造を満たす一つの具体例として、第１の半
導体層にＩｎx Ｇａ1-x Ａｓy （０≦ｘ≦１）、第２の
半導体層にＩｎy Ａｌ1- y Ａｓ（０≦ｙ≦１）を用いて
いる。走行する電子は、伝導帯の不連続エネルギーΔＥ
ｃを感じ、そのエネルギー分のイオン化エネルギーを得
ることが出来るので、α／β比を大きくとることが出来
る。一方、第１の半導体層（井戸層）には、引っ張り応
力が負荷されているので、層方向に垂直に走行する正孔
の質量は、バルク結晶の正孔の質量より軽くなる（この
ことについては、カオらが、ジャーナル・アプライド・
フィジックス（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）５７（１９
８５）ｐ．５４２８に報告している）。これより、価電
子帯エネルギー差ΔＥｖによる正孔のパイルアップが緩
和されるので、広帯域・低雑音の受光素子を得ることが
出来る。（１１１）面を基板面として使用した場合、図
３に示すように歪応力により転位が発生する臨界膜厚
が、（１００）面上に成長した場合より約２倍大きくな
る。従って、（１００）面上の素子より大きな歪を負荷
することができ、軽い正孔の寄与をより顕著に得ること
ができる。
【０００９】
【実施例】本発明の第１の実施例について、図面を参照
して詳細に説明する。図２は、請求項１に記載した発明
の一実施例のアバランシェ増倍型受光素子を示す断面図
である。この受光素子の製造においては、ｎ型ＩｎＰ基
板１上に、ｎ型ＩｎＰバッファ層２を０．５μｍ、ｎ+
型ＩｎＡｌＡｓ層１２を０．５μｍ、ｎ- 型ＩｎＡｌＡ
ｓ５００Å（オングストローム）／ＩｎＧａＡｓ１００
Åの１０周期へテロ周期構造アバランシェ増倍層１３を
０．６μｍ順に積層する。ここで、該アバランシェ増倍
層の井戸層（第１層）であるＩｎx Ｇａ1-x Ａｓ層の組
成は、ｘ＝０．３３とし、１．５％の引っ張り応力が負
荷されている。
して詳細に説明する。図２は、請求項１に記載した発明
の一実施例のアバランシェ増倍型受光素子を示す断面図
である。この受光素子の製造においては、ｎ型ＩｎＰ基
板１上に、ｎ型ＩｎＰバッファ層２を０．５μｍ、ｎ+
型ＩｎＡｌＡｓ層１２を０．５μｍ、ｎ- 型ＩｎＡｌＡ
ｓ５００Å（オングストローム）／ＩｎＧａＡｓ１００
Åの１０周期へテロ周期構造アバランシェ増倍層１３を
０．６μｍ順に積層する。ここで、該アバランシェ増倍
層の井戸層（第１層）であるＩｎx Ｇａ1-x Ａｓ層の組
成は、ｘ＝０．３３とし、１．５％の引っ張り応力が負
荷されている。
【００１０】その後、ｐ+ 型ＩｎＰ電界緩和層１４を
０．２μｍ、ｐ- 型ＩｎＧａＡｓ光吸収層１５を１．３
μｍ、ＩｎＡｌＡｓキャップ層１６を０．５μｍ順次に
積層する。その後、ウェットエッチング法により７０μ
ｍφのメサを形成し、パッシベーション膜８を１５００
Å蒸着した。ｎ側電極９として、ＡｕＧｅ／Ｎｉを１５
００Å、ＴｉＰｔＡｕを５００Å堆積する。また、ｐ側
電極１０として、ＡｕＺｎを１５００Å堆積することに
より、図２の素子構造を完成する。
０．２μｍ、ｐ- 型ＩｎＧａＡｓ光吸収層１５を１．３
μｍ、ＩｎＡｌＡｓキャップ層１６を０．５μｍ順次に
積層する。その後、ウェットエッチング法により７０μ
ｍφのメサを形成し、パッシベーション膜８を１５００
Å蒸着した。ｎ側電極９として、ＡｕＧｅ／Ｎｉを１５
００Å、ＴｉＰｔＡｕを５００Å堆積する。また、ｐ側
電極１０として、ＡｕＺｎを１５００Å堆積することに
より、図２の素子構造を完成する。
【００１１】上述した素子構造のもとで、作用の欄に比
べた原理により、電子のイオン化が誇張され、実効イオ
ン化率比（α／β比）５０、最大帯域が９ＧＨｚ、また
量子効率８０％の低雑音、高速応答特性を有するアバラ
ンシェ増倍型半導体受光素子を実現した。本発明による
素子構造は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガスソ
ースＭＢＥ等の成長技術により、作製することができ
る。
べた原理により、電子のイオン化が誇張され、実効イオ
ン化率比（α／β比）５０、最大帯域が９ＧＨｚ、また
量子効率８０％の低雑音、高速応答特性を有するアバラ
ンシェ増倍型半導体受光素子を実現した。本発明による
素子構造は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガスソ
ースＭＢＥ等の成長技術により、作製することができ
る。
【００１２】
【発明の効果】本発明による半導体受光素子は、半導体
基板に（１１１）面を用いることにより、ＩｎＧａＡｓ
増倍井戸層により大きな歪を負荷することができる。こ
れによる軽い正孔の寄与が顕著になり、価電子帯不連続
エネルギーにおける正孔パイルアップの緩和及び正孔走
行時間の低減により高感度低雑音特性を有する半導体受
光素子を実現できる。
基板に（１１１）面を用いることにより、ＩｎＧａＡｓ
増倍井戸層により大きな歪を負荷することができる。こ
れによる軽い正孔の寄与が顕著になり、価電子帯不連続
エネルギーにおける正孔パイルアップの緩和及び正孔走
行時間の低減により高感度低雑音特性を有する半導体受
光素子を実現できる。
【図１】本発明による受光素子の一例におけるバンド構
造図である。
造図である。
【図２】本発明の一実施例である受光素子を示す断面図
である。
である。
【図３】歪の大きさと臨界膜厚の関係を示す特性図であ
る。
る。
【図４】従来のＡＰＤの構造の一例を示す断面図であ
る。
る。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰバッファ層 ３ ｎ型ＩｎＧａＡｓ光吸収層 ４ ｎ型ＩｎＰ層（アバランシェ増倍層） ５ ｎ型ＩｎＰキャップ層 ６ ｐ型受光領域 ７ ｐ型ガードリング領域 ８ パッシベーション膜 ９ ｎ側オーミック電極 １０ ｐ型オーミック電極 １１ 入射光 １２ ｎ+ 型ＩｎＡｌＡｓ層 １３ ｎ- 型ＩｎＡｌＡｓ／ＩｎＧａＡｓへテロ周期
構造アバランシェ増倍層 １４ ｐ+ 型ＩｎＰ電界緩和層 １５ ｐ- 型ＩｎＧａＡｓ光吸収層 １６ ｐ型ＩｎＡｌＡｓキャップ層
構造アバランシェ増倍層 １４ ｐ+ 型ＩｎＰ電界緩和層 １５ ｐ- 型ＩｎＧａＡｓ光吸収層 １６ ｐ型ＩｎＡｌＡｓキャップ層
Claims (1)
- 【請求項１】 半導体基板（１１１）面上に光吸収層及
びヘテロ周期構造アバランシェ増倍半導体層を備える半
導体受光素子において、該ヘテロ周期構造アバランシェ
増倍層を構成する第一の半導体層の３族原子及び５族原
子の平均イオン化エネルギーをそれぞれＥA 及びＥB 、
該ヘテロ周期構造アバランシェ増倍半導体層を構成する
第二の半導体層の３族原子及び５族原子の平均イオン化
エネルギーをそれぞれＥC 及びＥD とした場合、 ＥA ＞ＥC ＥB ＜ＥD の関係が成り立ち、且つ、該第一の半導体層に引っ張り
応力が負荷され、該第一の半導体層における正孔の質量
が軽くなっていることを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345542A JP2998471B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345542A JP2998471B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169100A true JPH06169100A (ja) | 1994-06-14 |
| JP2998471B2 JP2998471B2 (ja) | 2000-01-11 |
Family
ID=18377298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4345542A Expired - Lifetime JP2998471B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998471B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088455A (ja) * | 1994-06-21 | 1996-01-12 | Nec Corp | 半導体受光素子 |
-
1992
- 1992-11-30 JP JP4345542A patent/JP2998471B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088455A (ja) * | 1994-06-21 | 1996-01-12 | Nec Corp | 半導体受光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2998471B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937404B2 (ja) | 半導体受光素子 | |
| JP2699807B2 (ja) | 組成変調アバランシ・フォトダイオード | |
| US5539221A (en) | Staircase avalanche photodiode | |
| US5471068A (en) | Semiconductor photodetector using avalanche multiplication and strained layers | |
| US5338947A (en) | Avalanche photodiode including a multiplication layer and a photoabsorption layer | |
| JP7224560B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JPH0521829A (ja) | 半導体装置 | |
| US5324959A (en) | Semiconductor optical device having a heterointerface therein | |
| JPH06232442A (ja) | 半導体受光素子 | |
| JPH02119274A (ja) | アバランシェフォトダイオード | |
| JP2751846B2 (ja) | 半導体受光素子 | |
| JPH0493088A (ja) | アバランシェフォトダイオード | |
| JP2730472B2 (ja) | 半導体受光素子 | |
| JP2745826B2 (ja) | アバランシェフォトダイオード | |
| Umezawa et al. | Waveguide avalanche photodetector using quantum-dot superlattice for optical fiber communications | |
| JPH06169100A (ja) | 半導体受光素子 | |
| JP3001291B2 (ja) | 半導体受光素子 | |
| JP2671569B2 (ja) | アバランシェフォトダイオード | |
| JP3018589B2 (ja) | 半導体受光素子 | |
| JP2739824B2 (ja) | 半導体受光素子 | |
| JPH051629B2 (ja) | ||
| JP7422955B1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| JP2936770B2 (ja) | 半導体受光素子 | |
| JPH04372178A (ja) | 半導体受光素子 | |
| JP2669040B2 (ja) | アバランシェ・フオトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |