JPH04372178A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH04372178A JPH04372178A JP3149124A JP14912491A JPH04372178A JP H04372178 A JPH04372178 A JP H04372178A JP 3149124 A JP3149124 A JP 3149124A JP 14912491 A JP14912491 A JP 14912491A JP H04372178 A JPH04372178 A JP H04372178A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- avalanche multiplication
- semiconductor
- band
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000031700 light absorption Effects 0.000 claims description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 10
- 230000004888 barrier function Effects 0.000 abstract description 10
- 230000003287 optical effect Effects 0.000 abstract description 5
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 230000003467 diminishing effect Effects 0.000 abstract 1
- 125000004429 atom Chemical group 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関するものである。
光計測等で用いられる半導体受光素子に関し、特に、低
雑音及び高速応答に優れたアバランシェ増倍型半導体受
光素子に関するものである。
【０００２】
【従来の技術】従来、波長１〜１． ６μｍ帯の光通信
用半導体受光素子として、ＩｎＰ基板上に格子整合した
Ｉｎ０ ． ５ ３ Ｇａ０ ． ４ ７ Ａｓ層（以
下ＩｎＧａＡｓ層と略す）を光吸収層とするＰＩＮ型半
導体受光素子（エレクトロニクス・レタ−ズ（Ｅｌｅｃ
ｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）１９８４年，２０
巻，ｐｐ６５３−６５４に記載）、アバランシェ増倍型
半導体受光素子（アイ イ−イ−イ−・エレクトロン
デバイス・レタ−ズ（ＩＥＥＥ．Ｅｌｅｃｔｒｏｎ．Ｄ
ｅｖｉｃｅ．Ｌｅｔｔｅｒｓ）１９８６年，７巻，ｐｐ
２５７−２５８に記載）が知られている。特に、後者は
、アバランシェ増倍作用による内部利得効果及び高速応
答を有する点で、長距離通信用として実用化されている
。
用半導体受光素子として、ＩｎＰ基板上に格子整合した
Ｉｎ０ ． ５ ３ Ｇａ０ ． ４ ７ Ａｓ層（以
下ＩｎＧａＡｓ層と略す）を光吸収層とするＰＩＮ型半
導体受光素子（エレクトロニクス・レタ−ズ（Ｅｌｅｃ
ｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ）１９８４年，２０
巻，ｐｐ６５３−６５４に記載）、アバランシェ増倍型
半導体受光素子（アイ イ−イ−イ−・エレクトロン
デバイス・レタ−ズ（ＩＥＥＥ．Ｅｌｅｃｔｒｏｎ．Ｄ
ｅｖｉｃｅ．Ｌｅｔｔｅｒｓ）１９８６年，７巻，ｐｐ
２５７−２５８に記載）が知られている。特に、後者は
、アバランシェ増倍作用による内部利得効果及び高速応
答を有する点で、長距離通信用として実用化されている
。
【０００３】図５に、典型的なＩｎＧａＡｓ−ＡＰＤの
構造図（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）を示す。動作原理は、ＩｎＧａＡｓ光吸収
層３で発生した光キャリアの中で、正孔キャリアが電界
によりＩｎＰアバランシェ層４に注入される。ＩｎＰア
バランシェ層４は、高電界が印加されているのでイオン
化衝突が生じ、増倍特性に至る。この場合、素子特性上
重要な雑音・高速応答特性は、増倍過程でのキャリアの
ランダムなイオン化プロセスに支配されていることが知
られている。具体的には、増倍層であるＩｎＰ層の電子
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ（電子及び正孔のイオン化率をそれぞれα、βと
すると、α／β＞１の時には電子、β／α＞１の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。）、素子特性上望ましい。ところが、イオン化率
比（α／βまたはβ／α）は、材料物性的に決定されて
おり、ＩｎＰでは高々β／α＝２程度である。これは、
低雑音特性を有するＳｉのα／β＝２０と大きな違いが
あり、より低雑音及び高速応答特性を実現するために、
画期的な材料技術が要求されている。これに対し、カパ
ッソ（Ｆ．Ｃａｐａｓｓｏ）らは、伝導帯のバンド不連
続エネルギー（ΔＥｃ）を電子のイオン化促進に利用し
、イオン化率比α／βの増大による高感度・広帯域を目
的とした超格子ＡＰＤを提案している。その例は、アプ
ライド・フィジックス・レタ−ズ（Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ），１９８２年，４
０巻，ｐ３８に記載されている。一方、半導体超格子構
造において歪応力を負荷することにより、バンド構造が
変化すること、特に価電子帯エネルギーバンドにおいて
ヘビーホールバンドとライトホールバンドの縮退が解け
ること等が知られている。その例は、ジャーナル・オブ
・アプライド・フィジックス（Ｊｏｕｒｎａｌ ｏｆ
ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ），１９９０年，６
７巻，ｐ３４４に記載されている。
構造図（アバランシェ増倍型半導体受光素子は以下ＡＰ
Ｄと略す。）を示す。動作原理は、ＩｎＧａＡｓ光吸収
層３で発生した光キャリアの中で、正孔キャリアが電界
によりＩｎＰアバランシェ層４に注入される。ＩｎＰア
バランシェ層４は、高電界が印加されているのでイオン
化衝突が生じ、増倍特性に至る。この場合、素子特性上
重要な雑音・高速応答特性は、増倍過程でのキャリアの
ランダムなイオン化プロセスに支配されていることが知
られている。具体的には、増倍層であるＩｎＰ層の電子
と正孔のイオン化率に差がある程、イオン化率比が大き
くとれ（電子及び正孔のイオン化率をそれぞれα、βと
すると、α／β＞１の時には電子、β／α＞１の時には
正孔が、イオン化衝突を起こす主キャリアとなるべきで
ある。）、素子特性上望ましい。ところが、イオン化率
比（α／βまたはβ／α）は、材料物性的に決定されて
おり、ＩｎＰでは高々β／α＝２程度である。これは、
低雑音特性を有するＳｉのα／β＝２０と大きな違いが
あり、より低雑音及び高速応答特性を実現するために、
画期的な材料技術が要求されている。これに対し、カパ
ッソ（Ｆ．Ｃａｐａｓｓｏ）らは、伝導帯のバンド不連
続エネルギー（ΔＥｃ）を電子のイオン化促進に利用し
、イオン化率比α／βの増大による高感度・広帯域を目
的とした超格子ＡＰＤを提案している。その例は、アプ
ライド・フィジックス・レタ−ズ（Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ），１９８２年，４
０巻，ｐ３８に記載されている。一方、半導体超格子構
造において歪応力を負荷することにより、バンド構造が
変化すること、特に価電子帯エネルギーバンドにおいて
ヘビーホールバンドとライトホールバンドの縮退が解け
ること等が知られている。その例は、ジャーナル・オブ
・アプライド・フィジックス（Ｊｏｕｒｎａｌ ｏｆ
ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ），１９９０年，６
７巻，ｐ３４４に記載されている。
【０００４】
【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子ＡＰＤでは、伝導帯のバンド不連続エ
ネルギー（ΔＥｃ）の値が、イオン化率比の改善に大き
く寄与する。しかしながら、価電子帯のバンド不連続エ
ネルギー（ΔＥｖ ）においてホールがパイルアップさ
れ、帯域が抑圧されるという弊害も同時に生ずる。
たように、超格子ＡＰＤでは、伝導帯のバンド不連続エ
ネルギー（ΔＥｃ）の値が、イオン化率比の改善に大き
く寄与する。しかしながら、価電子帯のバンド不連続エ
ネルギー（ΔＥｖ ）においてホールがパイルアップさ
れ、帯域が抑圧されるという弊害も同時に生ずる。
【０００５】本発明の目的は、イオン化率比を更に改善
、あるいは、ホールのパイルアップを緩和し、低雑音か
つ高速応答を有するアバランシェ増倍型半導体受光素子
を提供することにある。
、あるいは、ホールのパイルアップを緩和し、低雑音か
つ高速応答を有するアバランシェ増倍型半導体受光素子
を提供することにある。
【０００６】
【課題を解決するための手段】本発明の受光素子は、半
導体基板上に、少なくとも光吸収層、ヘテロ周期構造ア
バランシェ増倍半導体層を備える半導体受光素子におい
て、該ヘテロ周期構造アバランシェ増倍層を構成する第
一の半導体層のＩＩＩ族原子及びＶ族原子の平均イオン
化エネルギーをそれぞれＥＡ 及びＥＢ 、第二の半導
体層のＩＩＩ族原子及びＶ族原子の平均イオン化エネル
ギーをそれぞれＥＣ 及びＥＤ とした場合、ＥＡ ＞
ＥＣ 及び ＥＢ ＜ＥＤ の関係
が成り立ち、且つ、該第二の半導体層に引っ張り応力が
負荷されていることを特徴とする。この構造では第二の
半導体層が無歪に比べ伝導帯不連続エネルギーが大きく
、且つ、該第二の半導体層の正孔質量が軽く、走行時間
を低減できる。
導体基板上に、少なくとも光吸収層、ヘテロ周期構造ア
バランシェ増倍半導体層を備える半導体受光素子におい
て、該ヘテロ周期構造アバランシェ増倍層を構成する第
一の半導体層のＩＩＩ族原子及びＶ族原子の平均イオン
化エネルギーをそれぞれＥＡ 及びＥＢ 、第二の半導
体層のＩＩＩ族原子及びＶ族原子の平均イオン化エネル
ギーをそれぞれＥＣ 及びＥＤ とした場合、ＥＡ ＞
ＥＣ 及び ＥＢ ＜ＥＤ の関係
が成り立ち、且つ、該第二の半導体層に引っ張り応力が
負荷されていることを特徴とする。この構造では第二の
半導体層が無歪に比べ伝導帯不連続エネルギーが大きく
、且つ、該第二の半導体層の正孔質量が軽く、走行時間
を低減できる。
【０００７】あるいは、本発明の受光素子は、少なくと
も半導体基板上に、光吸収層、ヘテロ周期構造アバラン
シェ増倍半導体層を備える半導体受光素子において、該
ヘテロ周期構造アバランシェ増倍層を構成する第一の半
導体層のＩＩＩ族原子及びＶ族原子の平均イオン化エネ
ルギーをそれぞれＥＡ 及びＥＢ 、第二の半導体層の
ＩＩＩ族原子及びＶ族原子の平均イオン化エネルギーを
それぞれＥＣ 及びＥＤ とした場合、 ＥＡ ＞ＥＣ 及び ＥＢ ＜ＥＤ
の関係が成り立ち、且つ、該第二の半導体層に圧縮応力
が負荷されていることを特徴とする。この構成では無歪
に比べ価電子帯不連続エネルギーが小さく、正孔のパイ
ルアップを緩和することができる。
も半導体基板上に、光吸収層、ヘテロ周期構造アバラン
シェ増倍半導体層を備える半導体受光素子において、該
ヘテロ周期構造アバランシェ増倍層を構成する第一の半
導体層のＩＩＩ族原子及びＶ族原子の平均イオン化エネ
ルギーをそれぞれＥＡ 及びＥＢ 、第二の半導体層の
ＩＩＩ族原子及びＶ族原子の平均イオン化エネルギーを
それぞれＥＣ 及びＥＤ とした場合、 ＥＡ ＞ＥＣ 及び ＥＢ ＜ＥＤ
の関係が成り立ち、且つ、該第二の半導体層に圧縮応力
が負荷されていることを特徴とする。この構成では無歪
に比べ価電子帯不連続エネルギーが小さく、正孔のパイ
ルアップを緩和することができる。
【０００８】
【作用】図１は、本発明の請求項１の受光素子のバンド
構造を説明するための図である。図１（Ａ）は第２の半
導体層に歪のない場合であり、（Ｂ）は本発明の引っ張
り応力が負荷された場合を示している。アバランシェ増
倍層はヘテロ周期構造からなり、上述のバンド構造を満
たす具体例として、一例として、第１の半導体層にＩｎ
ｘ Ｇａ１ − ｘ Ａｓ（０≦ｘ≦１）、第２の半導
体層にＩｎｙ Ａｌ１ − ｙ Ａｓ（０≦ｙ≦１）を
用いている。走行する電子は、伝導帯の不連続エネルギ
ーΔＥｃを感じ、そのエネルギー分のイオン化エネルギ
ーを得ることが出来るので、α／β比を大きくとること
が出来る。
構造を説明するための図である。図１（Ａ）は第２の半
導体層に歪のない場合であり、（Ｂ）は本発明の引っ張
り応力が負荷された場合を示している。アバランシェ増
倍層はヘテロ周期構造からなり、上述のバンド構造を満
たす具体例として、一例として、第１の半導体層にＩｎ
ｘ Ｇａ１ − ｘ Ａｓ（０≦ｘ≦１）、第２の半導
体層にＩｎｙ Ａｌ１ − ｙ Ａｓ（０≦ｙ≦１）を
用いている。走行する電子は、伝導帯の不連続エネルギ
ーΔＥｃを感じ、そのエネルギー分のイオン化エネルギ
ーを得ることが出来るので、α／β比を大きくとること
が出来る。
【０００９】ここで、第二の半導体層（障壁層）をＩｎ
０ ． ４ ５ Ａｌ０ ． ５ ５ Ａｓとし、０．
５％の引っ張り応力を負荷した場合、この伝導帯不連続
エネルギーΔＥｃは、無歪に比べて更に０．１２５ｅＶ
大きくなる。これにより一層イオン化率比を増大させる
ことが出来る。このバンド変化については、カオらが、
ジャーナル・オブ・アプライド・フィジックス（Ｊｏｕ
ｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ）５７巻（１９８５）ｐ．５４２８、あるいは、ワン
らが、ジャーナル・オブ・アプライド・フィジックス６
７巻（１９９０）ｐ．３４４に報告している。
０ ． ４ ５ Ａｌ０ ． ５ ５ Ａｓとし、０．
５％の引っ張り応力を負荷した場合、この伝導帯不連続
エネルギーΔＥｃは、無歪に比べて更に０．１２５ｅＶ
大きくなる。これにより一層イオン化率比を増大させる
ことが出来る。このバンド変化については、カオらが、
ジャーナル・オブ・アプライド・フィジックス（Ｊｏｕ
ｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ）５７巻（１９８５）ｐ．５４２８、あるいは、ワン
らが、ジャーナル・オブ・アプライド・フィジックス６
７巻（１９９０）ｐ．３４４に報告している。
【００１０】更に、この障壁層の価電子帯エネルギーバ
ンドにおいては、ライトホールバンドとヘビーホールバ
ンドの縮退が解け、後者が前者より３３ｍｅＶ低い位置
をとる。即ち、障壁層の正孔はライトホールが支配的に
なり、質量が１／６程度に低減される。この結果、障壁
層における正孔走行時間を低減できるので、ＡＰＤの帯
域を改善することができる。
ンドにおいては、ライトホールバンドとヘビーホールバ
ンドの縮退が解け、後者が前者より３３ｍｅＶ低い位置
をとる。即ち、障壁層の正孔はライトホールが支配的に
なり、質量が１／６程度に低減される。この結果、障壁
層における正孔走行時間を低減できるので、ＡＰＤの帯
域を改善することができる。
【００１１】図２は、本発明の請求項２の受光素子のバ
ンド構造を説明するための図である。図２（Ａ）は第２
の半導体層に歪のない場合であり、（Ｂ）は本発明の圧
縮応力が負荷された場合を示している。アバランシェ増
倍層はヘテロ周期構造からなり、上述のバンド構造を満
たす具体例として、一例として、第１の半導体層にＩｎ
ｘ Ｇａ１ − ｘ Ａｓ（０≦ｘ≦１）、第２の半導
体層にＩｎｙ Ａｌ１ − ｙ Ａｓ（０≦ｙ≦１）を
用いている。走行する電子は、伝導帯の不連続エネルギ
ーΔＥｃを感じ、そのエネルギー分のイオン化エネルギ
ーを得ることが出来るので、α／β比を大きくとること
が出来る。
ンド構造を説明するための図である。図２（Ａ）は第２
の半導体層に歪のない場合であり、（Ｂ）は本発明の圧
縮応力が負荷された場合を示している。アバランシェ増
倍層はヘテロ周期構造からなり、上述のバンド構造を満
たす具体例として、一例として、第１の半導体層にＩｎ
ｘ Ｇａ１ − ｘ Ａｓ（０≦ｘ≦１）、第２の半導
体層にＩｎｙ Ａｌ１ − ｙ Ａｓ（０≦ｙ≦１）を
用いている。走行する電子は、伝導帯の不連続エネルギ
ーΔＥｃを感じ、そのエネルギー分のイオン化エネルギ
ーを得ることが出来るので、α／β比を大きくとること
が出来る。
【００１２】しかしながら、価電子帯不連続エネルギー
ΔＥｖでは、正孔のパイルアップを誘発することになる
。ここで、第二の半導体層（障壁層）をＩｎ０ ． ５
９ Ａｌ ０． ４ １Ａｓとし、０．５％の圧縮応
力を負荷した場合、該価電子帯不連続エネルギーΔＥｖ
が無歪に比べて、４９ｍｅＶ小さくなり、正孔のパイル
アップを緩和することが出来る。これより、広帯域・低
雑音の受光素子を得ることが出来る。
ΔＥｖでは、正孔のパイルアップを誘発することになる
。ここで、第二の半導体層（障壁層）をＩｎ０ ． ５
９ Ａｌ ０． ４ １Ａｓとし、０．５％の圧縮応
力を負荷した場合、該価電子帯不連続エネルギーΔＥｖ
が無歪に比べて、４９ｍｅＶ小さくなり、正孔のパイル
アップを緩和することが出来る。これより、広帯域・低
雑音の受光素子を得ることが出来る。
【００１３】
【実施例】本発明の第１の実施例について、図面を用い
て詳細に説明する。図３は、請求項１の本発明の一実施
例のアバランシェ増倍型受光素子の断面図である。製造
方法としては、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバ
ッファ層１３を０． ５μｍ、ｐ型ＩｎＧａＡｓ光吸収
層１４を１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングス
トローム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周
期構造アバランシェ増倍層１５を１．０μｍ積層する。 ここで、該アバランシェ増倍層の障壁層（第２の半導体
層）であるＩｎｙ Ａｌ１ − ｙ Ａｓ層の組成は、
ｙ＝０．４５とし、０．５％の引っ張り応力が負荷され
ている。 その後、キャップ層１６を０． ５μｍ順次積層する。
て詳細に説明する。図３は、請求項１の本発明の一実施
例のアバランシェ増倍型受光素子の断面図である。製造
方法としては、ｐ型ＩｎＰ基板１２上に、ｐ型ＩｎＰバ
ッファ層１３を０． ５μｍ、ｐ型ＩｎＧａＡｓ光吸収
層１４を１．５μｍ、ＩｎＡｌＡｓ４００Ａ（オングス
トローム）／ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周
期構造アバランシェ増倍層１５を１．０μｍ積層する。 ここで、該アバランシェ増倍層の障壁層（第２の半導体
層）であるＩｎｙ Ａｌ１ − ｙ Ａｓ層の組成は、
ｙ＝０．４５とし、０．５％の引っ張り応力が負荷され
ている。 その後、キャップ層１６を０． ５μｍ順次積層する。
【００１４】その後、ｎ− 型ガードリング領域１７形
成のため、１００ｋＶの加速電圧でＳｉを１×１０１
３ ｃｍ− ２ 、３０００Ａの深さまでイオン注入し
、５×１０１ ６ ｃｍ− ３ の濃度領域を得る。同
様に、ｎ＋ 受光領域１８形成のため、２００ｋＶの加
速電圧でＳｉを１×１０１ ４ ｃｍ− ２ 、０．
５μｍの深さまでイオン注入し、１×１０１ ８ ｃｍ
− ３ の濃度領域を得る。更に、パッシベーション膜
８を１５００Ａ形成し、ｎ側電極９として、ＡｕＧｅ／
Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５００Ａ堆積する。 また、ｐ側電極１０として、ＡｕＺｎを１５００Ａ堆積
することにより、図３の素子構造を完成する。
成のため、１００ｋＶの加速電圧でＳｉを１×１０１
３ ｃｍ− ２ 、３０００Ａの深さまでイオン注入し
、５×１０１ ６ ｃｍ− ３ の濃度領域を得る。同
様に、ｎ＋ 受光領域１８形成のため、２００ｋＶの加
速電圧でＳｉを１×１０１ ４ ｃｍ− ２ 、０．
５μｍの深さまでイオン注入し、１×１０１ ８ ｃｍ
− ３ の濃度領域を得る。更に、パッシベーション膜
８を１５００Ａ形成し、ｎ側電極９として、ＡｕＧｅ／
Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５００Ａ堆積する。 また、ｐ側電極１０として、ＡｕＺｎを１５００Ａ堆積
することにより、図３の素子構造を完成する。
【００１５】上述した素子構造のもとで、作用に述べた
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）５０、且つ、正孔走行時間が短縮され
最大帯域が１２ＧＨｚ、また量子効率７０％の低雑音、
高速応答特性を有するアバランシェ増倍型半導体受光素
子を実現した。本発明の素子の半導体構造は、具体的に
はＭＯＶＰＥ、ＭＢＥ、ガスソースＭＢＥ等の成長技術
により、作製することができる。
原理により、電子のイオン化が誇張され、実効イオン化
率比（α／β比）５０、且つ、正孔走行時間が短縮され
最大帯域が１２ＧＨｚ、また量子効率７０％の低雑音、
高速応答特性を有するアバランシェ増倍型半導体受光素
子を実現した。本発明の素子の半導体構造は、具体的に
はＭＯＶＰＥ、ＭＢＥ、ガスソースＭＢＥ等の成長技術
により、作製することができる。
【００１６】次に、本発明の第２の実施例について、図
面を用いて詳細に説明する。図４は請求項２の本発明の
一実施例のアバランシェ増倍型受光素子の断面図である
。製造方法としては、ｐ型ＩｎＰ基板１２上に、ｐ型Ｉ
ｎＰバッファ層１３を０． ５μｍ、ｐ型ＩｎＧａＡｓ
光吸収層１４を１． ５μｍ、ＩｎＡｌＡｓ４００Ａ／
ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造アバラ
ンシェ増倍層１９を１．０μｍ積層する。ここで、この
アバランシェ増倍層の障壁層であるＩｎｙ Ａｌ１ −
ｙ Ａｓ層の組成は、ｙ＝０．５９とし、ＩｎＡｌＡｓ
に０．５％の圧縮応力を負荷している。その後、ｐ型Ｉ
ｎＰキャップ層１６を０． ５μｍ順次積層する。
面を用いて詳細に説明する。図４は請求項２の本発明の
一実施例のアバランシェ増倍型受光素子の断面図である
。製造方法としては、ｐ型ＩｎＰ基板１２上に、ｐ型Ｉ
ｎＰバッファ層１３を０． ５μｍ、ｐ型ＩｎＧａＡｓ
光吸収層１４を１． ５μｍ、ＩｎＡｌＡｓ４００Ａ／
ＩｎＧａＡｓ２００Ａの１６周期ヘテロ周期構造アバラ
ンシェ増倍層１９を１．０μｍ積層する。ここで、この
アバランシェ増倍層の障壁層であるＩｎｙ Ａｌ１ −
ｙ Ａｓ層の組成は、ｙ＝０．５９とし、ＩｎＡｌＡｓ
に０．５％の圧縮応力を負荷している。その後、ｐ型Ｉ
ｎＰキャップ層１６を０． ５μｍ順次積層する。
【００１７】その後、ｎ− 型ガードリング領域１７形
成のため、１００ｋＶの加速電圧でＳｉを１×１０１
３ ｃｍ− ２ 、３０００Ａの深さまでイオン注入し
、５×１０１ ６ ｃｍ− ３ の濃度領域を得る。同
様に、ｎ＋ 受光 領域１８形成のため、２００ｋＶ
の加速電圧でＳｉを１×１０１ ４ ｃｍ− ２ 、０
． ５μｍの深さまでイオン注入し、１×１０１ ８
ｃｍ− ３ の濃度領域を得る。更に、パッシベーショ
ン膜８を１５００Ａ形成し、ｎ側電極９として、ＡｕＧ
ｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５００Ａ堆積す
る。また、ｐ側電極１０として、ＡｕＺｎを１５００Ａ
堆積することにより、図４の素子構造を完成する。
成のため、１００ｋＶの加速電圧でＳｉを１×１０１
３ ｃｍ− ２ 、３０００Ａの深さまでイオン注入し
、５×１０１ ６ ｃｍ− ３ の濃度領域を得る。同
様に、ｎ＋ 受光 領域１８形成のため、２００ｋＶ
の加速電圧でＳｉを１×１０１ ４ ｃｍ− ２ 、０
． ５μｍの深さまでイオン注入し、１×１０１ ８
ｃｍ− ３ の濃度領域を得る。更に、パッシベーショ
ン膜８を１５００Ａ形成し、ｎ側電極９として、ＡｕＧ
ｅ／Ｎｉを１５００Ａ、ＴｉＰｔＡｕを５００Ａ堆積す
る。また、ｐ側電極１０として、ＡｕＺｎを１５００Ａ
堆積することにより、図４の素子構造を完成する。
【００１８】上述した素子構造のもとで、作用に述べた
原理により、正孔のパイルアップが緩和され最大帯域１
３ＧＨｚ、実効イオン化率比（α／β比）４０、また量
子効率７０％の低雑音・高速応答特性を有するアバラン
シェ増倍型半導体受光素子を実現した。本発明の素子の
半導体構造は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガス
ソースＭＢＥ等の成長技術により、作製することができ
る。
原理により、正孔のパイルアップが緩和され最大帯域１
３ＧＨｚ、実効イオン化率比（α／β比）４０、また量
子効率７０％の低雑音・高速応答特性を有するアバラン
シェ増倍型半導体受光素子を実現した。本発明の素子の
半導体構造は、具体的には、ＭＯＶＰＥ、ＭＢＥ、ガス
ソースＭＢＥ等の成長技術により、作製することができ
る。
【００１９】
【発明の効果】本発明による半導体受光素子は、ヘテロ
周期アバランシェ増倍層の障壁層に歪応力を負荷し、伝
導帯不連続エネルギーΔＥｃをより大きくすることによ
り、イオン化率比を改善、あるいは、価電子帯不連続エ
ネルギーΔＥｖを減少させ、正孔のパイルアップを緩和
することができる。これより、高感度低雑音特性を有す
る半導体受光素子を実現できる。
周期アバランシェ増倍層の障壁層に歪応力を負荷し、伝
導帯不連続エネルギーΔＥｃをより大きくすることによ
り、イオン化率比を改善、あるいは、価電子帯不連続エ
ネルギーΔＥｖを減少させ、正孔のパイルアップを緩和
することができる。これより、高感度低雑音特性を有す
る半導体受光素子を実現できる。
【図１】本発明による受光素子のバンド構造を説明する
ための図である。
ための図である。
【図２】本発明による受光素子のバンド構造を説明する
ための図である。
ための図である。
【図３】本発明の第１の実施例の受光素子を説明するた
めの図である。
めの図である。
【図４】本発明の第２の実施例の受光素子を説明するた
めの図である。
めの図である。
【図５】従来例のＡＰＤの構造図である。
１ ｎ型ＩｎＰ基板
２ ｎ型ＩｎＰバッファ層
３ ｎ型ＩｎＧａＡｓ光吸収層
４ ｎ型ＩｎＰ層（アバランシェ増倍層）５ ｎ型
ＩｎＰキャップ層 ６ ｐ型受光領域 ７ ｐ型ガードリング領域 ８ パッシベーション膜 ９ ｎ側オーミック電極 １０ ｐ側オーミック電極 １１ 入射光 １２ ｐ型ＩｎＰ基板 １３ ｐ型ＩｎＰバッファ層 １４ ｐ型ＩｎＧａＡｓ光吸収層 １５ ｐ型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ周期構
造アバランシェ増倍層 １６ ｐ型ＩｎＰキャップ層 １７ ｎ型ガードリング層 １８ ｎ型受光領域
ＩｎＰキャップ層 ６ ｐ型受光領域 ７ ｐ型ガードリング領域 ８ パッシベーション膜 ９ ｎ側オーミック電極 １０ ｐ側オーミック電極 １１ 入射光 １２ ｐ型ＩｎＰ基板 １３ ｐ型ＩｎＰバッファ層 １４ ｐ型ＩｎＧａＡｓ光吸収層 １５ ｐ型ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ周期構
造アバランシェ増倍層 １６ ｐ型ＩｎＰキャップ層 １７ ｎ型ガードリング層 １８ ｎ型受光領域
Claims (2)
- 【請求項１】 半導体基板上に、少なくとも光吸収層
、ヘテロ周期構造アバランシェ増倍半導体層を備える半
導体受光素子において、該ヘテロ周期構造アバランシェ
増倍層を構成する第一の半導体層のＩＩＩ族原子及びＶ
族原子の平均イオン化エネルギーをそれぞれＥＡ 及び
ＥＢ 、第二の半導体層のＩＩＩ族原子及びＶ族原子の
平均イオン化エネルギーをそれぞれＥＣ 及びＥＤ と
した場合、 ＥＡ ＞ＥＣ 及び ＥＢ ＜ＥＤ
の関係が成り立ち、且つ、該第二の半導体層に引っ張
り応力が負荷されていることを特徴とする半導体受光素
子。 - 【請求項２】 半導体基板上に、少なくとも光吸収層
、ヘテロ周期構造アバランシェ増倍半導体層を備える半
導体受光素子において、該ヘテロ周期構造アバランシェ
増倍層を構成する第一の半導体層のＩＩＩ族原子及びＶ
族原子の平均イオン化エネルギーをそれぞれＥＡ 及び
ＥＢ 、第二の半導体層のＩＩＩ族原子及びＶ族原子の
平均イオン化エネルギーをそれぞれＥＣ 及びＥＤ と
した場合、 ＥＡ ＞ＥＣ 及び ＥＢ ＜ＥＤ
の関係が成り立ち、且つ、該第二の半導体層に圧縮応
力が負荷されていることを特徴とする半導体受光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149124A JPH04372178A (ja) | 1991-06-21 | 1991-06-21 | 半導体受光素子 |
| EP92105384A EP0506127B1 (en) | 1991-03-28 | 1992-03-27 | Semiconductor photodetector using avalanche multiplication |
| DE69229369T DE69229369T2 (de) | 1991-03-28 | 1992-03-27 | Halbleiterphotodetektor mit Lawinenmultiplikation |
| US08/203,869 US5471068A (en) | 1991-03-28 | 1994-02-28 | Semiconductor photodetector using avalanche multiplication and strained layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149124A JPH04372178A (ja) | 1991-06-21 | 1991-06-21 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04372178A true JPH04372178A (ja) | 1992-12-25 |
Family
ID=15468255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3149124A Pending JPH04372178A (ja) | 1991-03-28 | 1991-06-21 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04372178A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308995A (en) * | 1991-07-12 | 1994-05-03 | Hitachi, Ltd. | Semiconductor strained SL APD apparatus |
| JPH06291357A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | 半導体受光素子 |
| US5572043A (en) * | 1992-10-22 | 1996-11-05 | The Furukawa Electric Co., Ltd. | Schottky junction device having a Schottky junction of a semiconductor and a metal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290575A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体受光素子 |
| JPH02202058A (ja) * | 1989-01-31 | 1990-08-10 | Fujitsu Ltd | 半導体装置 |
-
1991
- 1991-06-21 JP JP3149124A patent/JPH04372178A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290575A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体受光素子 |
| JPH02202058A (ja) * | 1989-01-31 | 1990-08-10 | Fujitsu Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308995A (en) * | 1991-07-12 | 1994-05-03 | Hitachi, Ltd. | Semiconductor strained SL APD apparatus |
| US5572043A (en) * | 1992-10-22 | 1996-11-05 | The Furukawa Electric Co., Ltd. | Schottky junction device having a Schottky junction of a semiconductor and a metal |
| JPH06291357A (ja) * | 1993-03-31 | 1994-10-18 | Nec Corp | 半導体受光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937404B2 (ja) | 半導体受光素子 | |
| US5539221A (en) | Staircase avalanche photodiode | |
| US5471068A (en) | Semiconductor photodetector using avalanche multiplication and strained layers | |
| JP2998375B2 (ja) | アバランシェフォトダイオード | |
| WO2023248367A1 (ja) | 半導体受光素子及び半導体受光素子の製造方法 | |
| CN114361285A (zh) | 1.55微米波段雪崩光电探测器及其制备方法 | |
| JP2747299B2 (ja) | 半導体受光素子 | |
| JPH04372178A (ja) | 半導体受光素子 | |
| JPH02119274A (ja) | アバランシェフォトダイオード | |
| JPH0493088A (ja) | アバランシェフォトダイオード | |
| JP2739824B2 (ja) | 半導体受光素子 | |
| JP2978572B2 (ja) | 半導体受光素子 | |
| JPH04241473A (ja) | アバランシェフォトダイオード | |
| JP3001291B2 (ja) | 半導体受光素子 | |
| JP3018589B2 (ja) | 半導体受光素子 | |
| JPS6049681A (ja) | 半導体受光装置 | |
| JP2671569B2 (ja) | アバランシェフォトダイオード | |
| JP2936770B2 (ja) | 半導体受光素子 | |
| CN113284972B (zh) | 一种量子阱雪崩光电二极管 | |
| JPH06169100A (ja) | 半導体受光素子 | |
| JP2730297B2 (ja) | 半導体受光素子 | |
| JP2669040B2 (ja) | アバランシェ・フオトダイオード | |
| JPH03291978A (ja) | アバランシェフォトダイオード | |
| JP2661548B2 (ja) | 半導体受光素子 | |
| JP2671555B2 (ja) | 超格子アバランシェ・フォトダイオード |