JPH02202058A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 基板と異なる格子定数を持つヘテロエピタキシャル層を
備え、格子不整合に基づく格子欠陥除去のための歪超格
子を基板とエピタキシャル層との間の中間層中に含む半
導体装置に関し、制御が比較的容易で、歪みによる格子
欠陥低減効果とへテロ界面による格子欠陥低減効果とを
共に十分期待できる構成の半導体装置を提供することを
目的とし、 第１の格子定数を有する基板上に中間層を介して第１の
格子定数と異なる第２の格子定数を有するエピタキシャ
ル層を配置した半導体装置であって、前記中間層が第３
の格子定数を持つ物質の第１層、第４の格子定数を持つ
物質の第２層、前記第３の格子定数を持つ物質の第３層
、第５の格子定数をもつ物質の第４層を有する歪超格子
構成を少なくとも１つ含み、前記第４の格子定数と第５
の格子定数の一方は前記第３の格子定数より大きく、他
方は前記第３の格子定数より小さく、前記歪超格子構成
の平均格子定数は前記第２の格子定数とほぼ等しいよう
に構成する。

［産業上の利用分野］ 本発明は基板と異なる格子定数を持つヘテロエピタキシ
ャル層を備えた半導体装置に関し、特に基板と異なる格
子定数を持つヘテロエピタキシャル層を備え、格子不整
合に基づく格子欠陥除去のための歪超格子を基板とエピ
タキシャル層との間の中間層中に含む半導体装置に関す
る。

半導体装置として種々の機能を有するものが開発されて
いる。これら種々の機能を果たすために要求される性質
も種々であり、種々の半導体が利用される０例えば光デ
バイス用には化合物半導体が多く利用され、電子デバイ
ス用にはシリコンが最も多く利用される。ところで半導
体の種類によって一般にその価格は変化する。

通常の半導体基板のうち、機能デバイスに利用されるの
は一部の表面のみであり、厚さの大半の部分は物理的支
持が主たる役目である。従って半導体基板全体を高価な
材料で作る必要は必ずしもない。

また、化合物半導体の光デバイスとその駆動のためのシ
リコン電子デバイスとを集積化する等、単一の半導体基
板上に複数種類の半導体を集積化する要望もある。

この様な要請から、シリコン上のガリウム砒素（ＧａＡ
ｓ／Ｓｉ）　、シリコン上のインジウム燐（ＩｎＰ／　
Ｓ　ｉ　）等のへテロエピタキシャル構成の基板が研究
されている。

ここでエピタキシャル層を半導体機能素子に利用するた
めには、エピタキシャル層中の格子欠陥密度をある程度
以下に低くすることが要求される。

一方、格子不整を伴うヘテロエピタキシャル成長には格
子欠陥が付き物である。従って、あまり複雑でなく、か
つ効率的に格子欠陥密度を低減する技術が要求される。

［従来の技術］ 歪超格子が、格子欠陥密度を低減するために有効に利用
できることが知られている。

第２図（Ａ）を参照して、格子定数すの基板３１上に格
子定数ａの物質３３の層を成長させることを考える。格
子定数の差（ａ〜ｂ）がある程度以上大きいと成長層に
格子欠陥が生じることは避は難い、今、図示のように成
長させる物質の格子定数ａの方が基板の格子定数すより
大きい、ａ＝ｂ十Δｄ、とする。

第２図（Ｂ）に示すように、成長の初期においては下地
である基板の格子定数すにあわせて成長層の原子が並ん
でいく、ここで成長層は本来、ａｂ＋Δｄの格子定数を
持つべきであるのが、太い矢印で示すように外力として
基板から圧縮応力を受けて無理に縮め（歪ませ）られて
いる、ｖＡ点を変えると、成長層の中には、細い矢印で
示すように拡がろうとする力、すなわち伸び応力、が面
いていると考えることができよう。

第２図（ｃ）に示すように、格子不整等により生じる転
位３５が上方に伸びようとしている時、このような力が
働くと転位は曲げられてやがて応力に沿う成長面と平行
な方向に向くようになる。

このようになると転位は上層には伝わらなくなる。

また転位同志がぶつかって消滅することもある。

このように歪みを持つ層内では転位は低減する。

ところで成長層が厚くなると、歪みの積分値が高くなり
、成長層自体が歪みに耐えられなくなって、制御不可能
な格子欠陥を大量に発生させるようになる。これを臨界
層厚という。

第２図（Ｄ）は概念的な臨界層厚と格子不整による歪み
量Δｄとの関係を示す、歪み量Δｄが大きくなる程臨界
層厚は小さくなる。

従って、格子欠陥を減少させるには臨界層厚以下の歪層
を重ねることが有効となる。すなわち歪層を積層した歪
超格子が格子欠陥を有効に低減させることとなる。

第３図（Ａ）〜（Ｄ）に従来技術によるＳｉ上のＧａＡ
ｓエピタキシャル層中の格子欠陥の低減技術を示す、（
Ａ）〜（ｃ）が歪超格子による格子欠陥低減、（Ｄ）は
へテロ界面による格子欠陥低減を示す。

第３図（Ａ）は、エピタキシャル層を作る物質、ＧａＡ
Ｓよりも格子定数の大きい物質、例えばＩｎＧａＡｓ等
の層とエピタキシャル層を作る物質（ＧａＡｓ　）の層
との歪超格子を用いる例である。Ｓｉ基板３１上にバッ
ファ層３７を介してＧａＡＳ層３８とＩｎＧａＡｓ層３
９とが繰返積層されて歪超格子４０を形成し、その上に
ＧａＡｓのエピタキシャル層３３が成長されている。歪
超格子４０の中で特にＩｎＧａＡｓ層３９が縮んでおり
、その中で元の寸法に戻ろうとする伸び応力が働いて転
位を減少させる。

第３図（Ｂ）は、エピタキシャル層を作る物質（ＧａＡ
ｓ　）の層とそれよりも格子定数の小さな物質、例えば
ＧａＡｓＰ等の層との歪超格子を用いる例である。Ｓｉ
基板３１上にバッファ層３７を介してＧａＡｓ層４１と
ＧａＡＳＰ層４２と層線２返し積層されて歪超格子４３
を形成し、その上にＧａＡｓのエピタキシャル層４３が
成長されている。歪超格子３３の中で特にＧａＡｓ　Ｐ
層４２が引き伸ばされており、その中で元の寸法に戻ろ
うとする縮み応力が働いて転位を減少させる。

第３図（ｃ）は、エピタキシャル層を作る物質よりも格
子定数の大きい物質の層と小さい物質の層とで歪超格子
を作る例である。Ｓｉ基板３１上にＧａＡｓエピタキシ
ャル層３３を形成する場合、ＧａＡｓより格子定数の大
きいＩｎＧａＡｓの層４５とＧａＡｓより格子定数の小
さいＧａＡｓ　Ｐの層４６とを積層して歪超格子４７を
形成している。格子定数の大きいＩｎＧａＡｓ層４５が
縮んでいるのでその中に伸び応力が発生し、格子定数の
小さいＧａＡｓ　Ｐ層４６は仲ばされているのでその中
に縮み応力が働く、これらの応力が働いている画歪層４
５．４６内で格子欠陥が低減する。

１ｎｘＧａ１−ｘＰの組成Ｘを２つ選び、ＧａＡＳより
大きい格子定数と小さい格子定数を実現して同様の構成
を作る方法もある。

なお、超格子内の層の数は単なる例示である。

第３図（Ｄ＞は、Ｓ１上にＧａＡｓエピタキシャル層を
成長させるのに、エピタキシャル層の格子定数と差はな
いが組成の異なる物質の超格子を介在させて格子欠陥を
低減する例である。Ｓｉ基板３１上にバッファ層３７を
介してＧａＡｓ層４８とＡＩＧａＡＳ層４９との積層か
らなる超格子構造５０を配！し、その上にＧａＡＳエピ
タキシャル層３３全３３させている。　ＧａとＡ１はほ
ぼ等しい原子半径を有し、ＧａとＡ１を置換しても格子
定数はほとんど変化したい。

従って超格子５０内に歪みは発生したい、しかしたがら
、この構成が超格子５０の上に成長させるＧａＡｓ結晶
３３の結晶性向上に有効であることが経験的に知られて
いる。　ＧａＡＳとＡｌＧａＡｓは組成としてはＡ１の
有無により明確な差を有し、明確なヘテロ界面を作る。

この明確なヘテロ界面の存在により格子欠陥が低減する
と考えられる。　第３図（Ａ）（Ｂ）の構成にも明確な
ヘテロ界面が存在しており、これらの構成においては歪
による応力とへテロ界面とが共に結晶欠陥低減に作用し
ていると考えられる。

［発明が解決しようとする課題］ 第３図（Ａ）の構成では超格子４０内に伸び応力があり
、超格子４０の全厚が大きくなると金伸び応力も大きく
なる。超格子４０の全体が臨界厚に達するとそれ以上層
を積むことはできない。

第３図（Ｂ）の構成では、超格子４３内に縮み応力があ
り、超格子４３の全厚が大きくなると全縮み応力も大き
くなる。超格子４３全体の厚さが臨界厚で制限される点
は第３図（Ａ）と同様である。

第３図（ｃ）の構成では、超格子４７内に伸び応力と縮
み応力が存在しており、両者を相殺させると臨界厚の問
題は解決できる。しかしたがら、ＧａＡＳＰはＰの組成
を０．１〜０．２とする大きな歪量の領域では組成制御
が困難であり、このような超格子を制御性よく作成する
ことは困難である。

さらに超格子の構成層を全て混晶（合金）物質で構成す
ると、転位の低減効果が小さい、これは純粋物質と較べ
ると混晶物質は単結晶中にも微視的な組成の無秩序が存
在し、原子が動きにくいため、転位の運動も抵抗が大き
いためと考えられる。

格子定数の大きい層と小さい層を組成の異なるＩｎｘＧ
ａ、、　Ｐで構成する方法では、両層の構成元素が同じ
であるため、明確なヘテロ界面を形成できない。

第３図（Ｄ）の構成では、ヘテロ界面の効果は得られる
が歪みの効果が得られない。

このように、従来の技術によれば、制御が比較的容易で
、歪みによる格子欠陥低減効果とへテロ界面による格子
欠陥低減効果とを共に十分期待できる技術がなかった。

本発明の目的は、制御が比較的容易で、歪みによる格子
欠陥低減効果とへテロ界面による格子欠陥低減効果とを
共に十分期待できる構成の半導体装置を提供することで
ある。

［課題を解決するための手段］ 格子欠陥緩和用の歪超格子を格子定数ａ１の物質の第１
層、格子定数ａ２の物質の第２層、格子定数ａ１の物質
の第３層、格子定数ａ３の物質の第４層を有するよう構
成し、ａ２　、ａ３の一方はａｌより大きく、他方はａ
ｌより小さく選び、歪超格子の平均格子定数はその上に
成長するエピタキシャル層の格子定数とほぼ等しくなる
ようにする。

第１図（Ａ）、（Ｂ）、（ｃ）は本発明の原理説明図で
ある。

第１図（Ａ＞は半導体装置の断面構造を概略的に示す、
第１の格子定数すを有する基板１上に、中間層５を介し
て第２の格子定数Ｃを有するエピタキシャル層３が成長
されている。中間層５は、第３の格子定数ａ１を有する
物質の第１層７、第４の格子定数ａ２を有する物質の第
２層８、第３の格子定数ａ１を有する物質の第３層９、
第５の格子定数ａ３を有する物質の第４層１０を積層し
た歪超格子構成６を含み、第３、第４、第５の格子定数
ａｌ　、ａ２　、ａ３はその間にａ２　　（ａｌ　　（
ａ３　、またはａ３　　（ａｌ　　（ａ２の関係を満す
ように選び、かつ歪超格子構成６内の平均格子定数＜ａ
＞はエピタキシャル層３の格子定数Ｃとほぼ等しい、 ＜　　ａ　　＞　　”ｒ　　ｃ　　、 のように選ぶ、好ましくは（くａ〉〜ｃ　）　／　ｃの
［作用］ 歪み超格子を構成する物質の本来の格子定数ａ１、ａ２
、ａ３がａ２　　（ａｌ　　（ａ３の関係を持つとする
と、平均格子定数（ａ）’；ｃであるから、ａ２　　（
ｃ　（ａ３である。すなわち、格子定数ａ２の第２層は
エピタキシャル層３より小さい格子定数を有し、格子定
数ａ３の第４層はエピタキシャル層３より大きい格子定
数を有する。従って、歪超格子内で１層おきに縮み応力
、伸び応力が働く。

第１図（Ｂ）に、この歪みの層構造を＊＊的に示す、４
層を１単位として２単位重なった歪み超格子を示してい
る。第２層８ａ、８ｂ内に縮み応力が発生し、第４層１
０ａ、１０ｂ内に伸び応力が発生している。第１層７ａ
、７ｂ、第３層９ａ、９ｂには大きな応力は発生したい
であろう。

第１図（ｃ）は４層の歪超格子構成を拡大して示す、第
２層８に縮み応力、第４層１０に伸び応力が発生して転
位を曲げ、格子欠陥を減少させる。

ここで、歪超格子構成の平均格子定数＜ａ＞がその上に
成長するエピタキシャル層の格子定数Ｃ後はぼ等しいの
で臨界膜厚に基づく歪超格子構成の全厚に対する制限が
緩和され、所望の暦数を重ねることができる。

観点を変えると、上述のようにａ２　　（ａｌ　　（ａ
３の場合、第１層と第２層との組合せは第３図（Ｂ）の
構成、第３層と第４層との組合せは第３図（Ａ）の構成
に対応するが、これらの構成に付随していた歪超格子の
全厚さに対する制限が緩和されている。

第２層８と第４層１０とが第３図（ｃ）の層４５．４６
に対応すると考えることもできる。この場合、これらの
層８．１０の間に第１層７、第３層９が挿入される形に
なるため、材料の選択の自由度が大きくなり、各層間に
明確なヘテロ接合界面ＨＪＩ　、ＨＪ２　、ＨＪ３　、
ＨＪ４を作ることが容易になる６例えば、第２層、第４
層として組成Ｘの異なるＩｎＸＧａ１．　Ｐのような材
料を用いつつ、明確なヘテロ界面を作ることが可能にな
る。

さらに、第１層７、第３層９として純粋物質を用いると
、これらの層内で転位の運動が容易になる。

なお、ａ２　　（ａｌ　　（ａ３の場合を説明したが、
ａ３　　（ａｌ　　（ａ２の場合も第２層と第４層が入
れ換わるだけで、他は同様であることは当業者に自明で
あろう。

［実施例］ 第４図に本発明の第１の実施例を示す、Ｓｉ基板１１の
上に中間層１５を介してＧａＡｓエピタキシャル層１３
を成長する場合である。中間層１５は、バッファ層１４
と、エピタキシャル層１３と同じ物質であるＧａＡｓの
第１層１７　ａ、　ＧａＡｓより格子定数の小さなＩｎ
０．５１−ｘ　　Ｏ，４９＋ｘＰの第２層１８ａ、Ｇａ ＧａＡｓの第３層１９　ａ、　ＧａＡｓより格子定数の
大きなｌｎ、　Ｇａ１−、　Ａｓの第４層２０ａの歪超
格子構成１６ａと、同様な４つの層１７ｂ、１８ｂ、１
９ｂ、２０ｂの歪超格子構成１６ｂを含む、ｘ、ｙは０
゜１〜０．２の値をとり、各層の厚さは５０〜３００人
程度である。

なお、上記実施例の”０．５１−ｘ　　Ｏ，４９＋ｘＰ
の代りＧａ にＧａＡｓ　　　Ｐ　　、Ｉｎ　　Ｇａ　　　Ａｓの代
りに”ｏ、　ｓｉ＋ｙ１−ｘ　　　ｘ　　　　ｖ　　　
１−ｙＧａｏ、４．−、Ｐを用いてもよい、また４層の
歪超格子構成を２つ重た構造を示したが、歪超格子構成
の数は１つ以上の任意の数でよい、但し、歪超格子では
除去できない格子欠陥もあるので効率的な４層構成歪超
格子の数は１〜１０であろう、中間層１５のＳｉ基板に
接する部分のバッファ層１４はＧａＡｓ等で作る。

第５図はＳｉ基板１１の上に中間層１５を介してＩｎＰ
ｎ工法タキシャル層１３を成長する実施例を示す。

中間層１５はバッファ層１４とエピタキシャル層１３と
同じ物質であるＩｎＰの第１層１７ａ、ＩｎＰより格子
定数の小さな１ｎ０．５３−Ｘ　　０．４７＋ｘＡＳの
第ａ ２層１８ａ、ＩｎＰの第３層１９ａ、ＩｎＰより格子定
数の大きなＩｎ、　５３＋ｙＧａ０．４７−、Ａｓの第
４層２０ａを有する歪超格子構成１６ａと、同様の４つ
の層１７ｂ、１８ｂ、１９ｂ、２０ｂを有する歪超格子
構成１６ｂを含む、ここでｘ、ｙは０．１〜０゜２の値
をとり、各層の厚さは５０〜３００人程度である。

第６図はＧａＡｓ基板１１の上に中間層１５を介しＩｎ
Ｐエピタキシャル１１３を成長する実施例を示す。

中間層１５はバッファ層１４とエピタキシャル層１３と
同じ物質である１ｎＰの第１層１７ａ、１ｎＰより格子
定数の小さな”０．５３−ｘ　　０．４７＋ｘＡＳの第
ａ ２層１８ａ、ＩｎＰの第３層１９ａ、ＩｎＰより格子定
数の大きなＩｎ０．５３＋ｌ／　　０．４７−ｙＡＳの
第４層２０ａａ を有する歪超格子構成１６ａと、同様の４つの層１７ｂ
、１８ｂ、１９ｂ、２０ｂを有する歪超格子構成１６ｂ
を含む、ここでｘ、ｙは０．１〜０゜２の値をとり、各
層の厚さは５０〜３００人程度である。

第７図はＩｎＰ基板１工の上に中間層１５を介しＧａＡ
ｓエピタキシャル層１３を成長する実施例を示す。

中間層１５はバッファ層１４とエピタキシャル層１３と
同じ物質であるＧａＡｓの第１層１７ａ、ＧａＡＳより
格子定数の小さなＩｎ０．５１−ｘ　　Ｏ，４９＋ｘＰ
の第ａ ２層１８ａ、ＧａＡｓの第３層１９　ａ、　ＧａＡｓよ
り格子定数の大きなＩｎ、　Ｇａ１−、＾Ｓの第４層２
０ａを有する歪超格子構成１６ａと、同様の４つの層１
７ｂ、１８ｂ、１９ｂ、２０ｂを有する歪超格子構成１
６ｂを含む、ここでｘ、ｙは０．１〜０．２の値をとり
、各層の厚さは５０〜３００人程度である。

このように、ａ２　　（ａｌ　　（ａ３の物質をａｌ　
−ａ２−ａｌ−ａ３の順で積層して歪超格子を作り、歪
超格子内の平均格子定数＜ａ＞とその上のエピタキシャ
ル層の格子定数Ｃの差をＣの３Ｘ１０−３以下にする。

なお、基板上のバッファ層は必ずしも必要ではない。

上述の実施例において、第２層と第４層とを入れ換えて
も同様の効果が得られる。

以上、いくつかの具体的実施例に沿って説明したが、こ
れらは同等制限的な意味を持たない６種々の変更、修正
、組合せ等が可能なことは当業者に自明であろう０例え
ば、基板は結晶であればよく、半導体結晶でなくてもよ
い、またエピタキシャル層は半導体結晶であるが純粋物
質でなくともよく、混晶でもよい。

［発明の効果］ 以上説明したように、本発明によれば、歪超格子の全厚
さについての制限が緩和される。

さらに、明確なヘテロ界面を有する歪超格子構成を制御
性よく作製することが容易になり、転位除去のための歪
超格子作成が容易になる。

このため、低格子欠陥のへテロ・エピタキシャル層を持
つ半導体装置が得やすい。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）、（ｃ）は本発明の原理説明図で
あり、（Ａ）は断面構造の図、（Ｂ）は歪みの層構造を
示す図、（ｃ）は歪超格子構成を拡大して示す図、 第２図（Ａ）、ＣＢ）、（ｃ）、（Ｄ）は歪層の一般的
性質を示す図で、（Ａ）、（Ｂ）は模式断面図、（ｃ）
は概念図、（Ｄ）は概念的グラフ、第３図（Ａ＞、ＣＢ
＞、（ｃ）、（Ｄ）は従来技術による格子欠陥低減技術
を説明するための概略断面図、 第４〜７図はそれぞれ本発明の実施例を概略的に示す断
面図である。 図において、 基板（第１の格子定数ｂ） エピタキシャル層 （第２の格子定数Ｃ） 中間層 歪超格子構成 第１層（第３の格子定数ａ１ 第２層（第４の格子定数ａ２ 第３層（第３の格子定数ａ１ 第４層（第５の格子定数ａ３ Ｊ ヘテロ接合界面 基板 エピタキシャル層 バッファ層 中間層 歪超格子構成 第１層 第２層 第３層 第４層 基板 エピタキシャル層 転位 （Ａ）断面構造 第１　図（その１） （Ｂ）歪みの層構造 （ｃ）歪超格子構造 本発明の原理説明図 第１　図（その２） （Ａ）歪超格子（その１） （Ｂ）歪超格子（その２） （ｃ）歪超格子（その３） （Ｄ）へテロ界面超格子 ａｗｂ＋Δｄ （Ａ）格子定数の量たる物質の組合わせ（Ｂ）歪みを有
するｔ長層 （ｃ）転位の運動の例 歪み量Δｄ （Ｄ＞歪みと臨界１１厚との概念的閃係第４図 第５図

Claims (1)

【特許請求の範囲】
1. （１）、第１の格子定数（ｂ）を有する基板（１）上に
   中間層（５）を介して第１の格子定数と異なる第２の格
   子定数（ｃ）を有するエピタキシャル層（３）を配置し
   た半導体装置であって、前記中間層（５）が第３の格子
   定数（ａ１）を持つ物質の第１層（７）、第４の格子定
   数（ａ２）を持つ物質の第２層（８）、前記第３の格子
   定数（ａ１）を持つ物質の第３層（９）、第５の格子定
   数（ａ３）をもつ物質の第４層（１０）を有する歪超格
   子構成（６）を少なくとも１つ含み、前記第４の格子定
   数（ａ２）と第５の格子定数（ａ３）の一方は前記第３
   の格子定数（ａ１）より大きく、他方は前記第３の格子
   定数（ａ１）より小さく、前記歪超格子構成（６）の平
   均格子定数は前記第２の格子定数（ｃ）とほぼ等しい半
   導体装置。