JPH03291978A

JPH03291978A - アバランシェフォトダイオード

Info

Publication number: JPH03291978A
Application number: JP2093401A
Authority: JP
Inventors: Isao Watanabe; 功渡邊
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-04-09
Filing date: 1990-04-09
Publication date: 1991-12-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、低雑音特性を有するアバランシェフォトダイ
オード（ＡＰＤ）に関する。

（従来の技術）高速大容量光通信システムを構成するには、超高速かつ
、低雑音、高感度特性を有する半導体受光素子が不可欠
である。このため、近年シリカ系ファイバの低損失波長
域１．０〜１．６１１ｍに適応できるＩｎＰ／ＩｎＧａ
Ａｓ系アバランシェ・フォトダイオード（ＡＰＤ）の高
速化・高感度化に対する研究が活発となっている。この
ＩｎＰ／ＩｎＧａＡｓ系ＡＰＤでは現在、串受光径化に
よる低容量化、層厚最適化によるキャノア走行時間の低
減、ヘテロ界面への中間層導入によるキャリア・トラッ
プの抑制により、利得帯域幅（ＧＢ）積７５ＧＨｚの高
速化が実現されている。しかしながら、この素子構造で
は、アバランシェ増倍層であるＩｎＰのイオン化率比１
３／αが〜２と小さいため（ａ：電子イオン化率、ｐ：
正孔のイオン化率）、過剰雑音指数Ｘ（イオン化率比が
小さいほど大きくなる）が〜０．７と大きくなり、低雑
音化・高感度化には限界がある。これは、他のＩＩＩ　
ｅ　Ｖ族化合物半導体をアバランシェ増倍層に用いた場
合も同様である、低雑音化、高ＧＢ積化を遠戚するには
イオン化率比ＣＬ／１３を人工的に増大させる必要があ
る。

そこで、カパッソ（Ｆ、　Ｃａｐａｓｓｏ）等はアプラ
イド・フィジックス・レター（Ａｐｐ１、　Ｐｈｙｓ、
　Ｌｅｔｔ、）、４０（１）巻３８頁から４０頁、Ｊａ
ｎ、、　１９８２年で、超格子による伝導帯エネルギー
不連続量ΔＥｃを電子のイオン化に利用してイオン化率
比ａ／！３を人工的に増大させる構造を提案し、実際に
ＧａＡｓ／ＧａＡｌＡｓ系超格子でイオン化率比ｃ／１
３の増大（バルクＧａＡｓの〜２に対して超格子層で〜
８）を確認した。そのアバランシェ増倍層のバイアス印
加時のエネルギーバンド図を第４図に示す。３１はｎ型
ＧａＡｌＡｓ障壁層、３２はｎ型ＧａＡｓ井戸層であり
、３１と３２の層の繰り返しが超格子アバランシェ増倍
層を構成している。また、３３．３４はそれぞれ伝導帯
不連続量ΔＥｃ、価電子帯不連続量ΔＥｖである。

また、３５．３６はそれぞれ電子と正孔である。この構
造では伝導帯不連続量ΔＥｃが０．３５ｅＶと価電子帯
不連続量ΔＥｖの０．１ｅＶより大きく、井戸層に入っ
たときバンド不連続により獲得するエネルギーが電子の
方が大きく、これによって電子がイオン化しきい値エネ
ルギーに達しやすくすることで電子イオン化率を増大さ
せ、イオン化率比ａ／１３の増大を図っている。

一方、田土等はアプライド、フィジックス・レター（Ａ
ｐｐ１、　Ｐｈｙｓ、　Ｌｅｔｔ、）、　４１（１）巻
６７〜６９頁、　Ｊｕｌｙ、　１９８２年で、ヘテロ多
層構造によるバンド不連続による電子と正孔の分離を利
用してイオン化率比ａ７１３を人工的に増大させる構造
を提案、理論的に検討した。

そのエネルギーバンド図を第５図に示す。この図におい
て、４１は半導体Ａの禁制帯幅ＥｇＡ、４２は半導体Ａ
の電子親和力ｘＡ、４３は半導体ＢのＥｇＢ、４４は電
子親和力ｘＢの半導体Ｂ、４５は真空準位、４６と４７
は各々電子、正孔を表す。この構造において、キャリア
はへテロ界面と平行に印加されたバイアス電界により、
界面に平行に走行する。このへテロ多層構造アバランシ
ェ増倍層を構成する半導体Ａ、Ｂは下記の２条件を同時
に満たす。

（条件１）ｘＡ＜ｘＢ（条件２）ｘＡ＋ＥｇＡ＜ｘＢ＋ＥｇＢこの条件を満た
す半導体の組により構成するヘテロ多層構造は通常スタ
ガードポテンシャル構造と呼ばれ、第５図に示されるよ
うに、禁制帯幅の小さい半導体Ｂで発生したフォトキャ
リアのうち、電子は伝導帯不連続量ΔＥｃ（＝　　　）
により禁制帯幅Ｂ　　ＸＡの小さい半導体Ｂに、一方、正札は価電子帯不連続ΔＥ
ｖ（＝（ＥｇＢ＋ｘＢ）−（ＥｇＡ＋ｘＡ〉により禁制
帯幅の大きい半導体Ａに、それぞれ空間的に分離される
ことになる。このように空間的に分離されたままの状態
でキャリアはへテロ界面に平行に印加された電界により
、各々の半導体中を走行する。このとき、衝突イオン化
のしきい値エネルギーの小さい半導体Ｂ中を走行する電
子はイオン化しやすく（衝突イオン化のしきい値エネル
ギーは禁制帯幅にほぼ比例する）、逆に正孔はイオン化
しにくい。以上の原理でイオン化率ａ／ｐは増大すると
予想される。この構造においては、電子と正札が電離さ
れた状態でアバランシェ増倍層の成長積層方向に平行に
走行することが大きな特徴である。

（発明が解決しようとする課題）しかしながら、前述の構造の受光素子はそれぞれ欠点を
有する。すなわち、ＧａＡｌＡｓ／ＧａＡｓ系超格子で
は長距離光通信に用いられる波長１．０〜１．６ｐｍ帯
に光感度を有さない。更にこの材料系ではイオン化率比
が１０以上には、大きくできなかった。また、スタカー
ド・ポテンシャル構造の素子は、実際の使用に十分な増
倍率（１０倍程度）を得るのに必要な比較的強い電界強
度では、電子・正孔はバンド不連続量以上のエネルギー
を電界から獲得して、それぞれ空間的に分離されていた
領域から他のキャリアの走行するチャネル領域にしみだ
してしまい（実空間遷移）、電子イオン化率の低下、正
孔のイオン化率が増大が起きて、イオン化率比の改善効
果は小さく、雑音特性も改善されない。

そこで、本発明は、波長１．０〜１．６ｐｍ帯に受光感
度を有し、高イオン化率比ａ７！３で低雑音特性のアバ
ランシエ・フォトダイオードを実現することを目的とす
る。

（課題を解決するための手段）本発明のアバランシェフォトダイオードは、第１の半導
体層の電子親和力をｘ１、禁制帯幅をＥｇ３、第２の半
導体層の電子親和力をｘ２、禁制帯幅をＥｇ２としてｘｌりｘ２かつ、ｘ１＋Ｅｇ１＜ｘ２＋Ｅｇ２を満たす
組合せの半導体層を交互に積層した周期ポテンシャル構
造のアバランシェ増倍層を有し該周期ポテンシャル構造
を形成する該半導体層の積層平面に垂直に電界を印加す
る手段を備えることを特徴とする。

あるいは上記のアバランシェフォトダイオードにおいて
、周期ポテンシャル構造のアバランシェ増倍層を構成す
る第１の半導体層と第２の半導体層の間に、電子親和力
がｘｌからｘ２まで、禁制帯幅がＥｇｌからＥｇ２まで
、連続的、もしくは段階的に変化する傾斜組成の半導体
層を挿入した周期ポテンシャル構造を有することを特徴
とする。

（作用）第２図（ａ）を用いて本発明の作用について説明する。

第２図（ａ）は本発明の請求項１のアバランシェフォト
ダイオードのアバランシェ増倍層にバイアス電界が積層
平面に垂直に印加された時のエネルギーバンド図を表わ
している。この第２図（ａ）は電子のイオン化率を高め
る場合を示す。

本願発明は、アバランシェ増倍層がスタガード型超格子
半導体層であって、その積層平面にほぼ垂直に電界が印
加される構造であることを４！徴とする。この構造にお
いて電子２８は、超格子層を垂直に走行し、第１種半導
体層から第２種半導体層に入るとき、伝導帯不連続量Δ
Ｅｃ２５に対応するエネルギーを、正孔２９は、第２種
半導体層から第１種半導体層に入るとき、価電子帯不連
続量ΔＥｖ２６に対応するエネルギーをそれぞれ獲得す
る。このとき第２種の半導体層の禁制帯幅Ｅｇ２２４が
第１種の半導体層の禁制帯幅Ｅｇ１２２より小さい、す
なわち禁制帯幅にほぼ比例するイオン化しきい値エネル
ギーが小さいとする。また、バンド不連続量においてΔ
Ｅｃ２５がΔＥｖ２６に較べ十分太きいとする。このよ
うな場合、電子２８と正孔２９がバンド不連続により受
は取るエネルギーは電子の方が大きくなり、エネルギー
を獲得した後に入る領域のイオン化しきい値エネルギー
が、電子に対しては小さく、正孔に対しては大きくなり
、電子のイオン化率は増大されるのに対して正孔のイオ
ン化率は増大しない。正孔はイオン化しきい値エネルギ
ーの小さい第２種の半導体層中も（垂直にン走行するの
でこの層中でイオン化する可能性があるが、正孔が第１
種の半導体層から第２種の半導体層に入るときは、価電
子帯不連続ΔＥｖ２６分のエネルギーを失うため、第２
種半導体層中ではバルクの時よりイオン化しにくくなる
。

超格子全体についての電子、正孔のそれぞれのイオン化
率α、ｐを求めるには次式を用いる。

ａ　＝　ａｌ−Ｌ１／ＣＬ１＋　Ｌ２）　＋　ａ２−Ｌ
２／（Ｌ１＋　Ｌ２）ｐ＝ｐ、・Ｌ１／（Ｌ、　＋　Ｌ
２）＋　ｐ２・Ｌ２１（Ｌ１＋Ｌ２）ここにαｉ、　１
３ｉ、　Ｌｉは、それぞれ超格子を溝底しているときの
第１種半導体層の電子と正孔のイオン化率、層厚である
。ここではｉは１か２゜禁制帯幅が前述の関係を満たし
ているときは、 α１くくα２、ｐ、＜＜ｐ２となり、禁制帯幅の大きな層の割合だけ平均イオン化率
が小さくなる効果（デッドスペース効果）が現れ、次の
ように近似できる。

ａ　＝　ａ２・Ｌ２／ＣＬ１＋　Ｌ２）ｐ＝ｐ２・Ｌ２
／（Ｌ１＋Ｌ２）このとき、第２種半導体層中の電子イオン化率は、さき
に述べた理由でバルクの値より増大しており、一方、正
孔のイオン化率は、バルクの値より小さくなるのでイオ
ン化率比Ｑ／１３は改善される。

本発明では正孔がイオン化する領域（即ち、第２種半導
体）に入るとき、スタガード構造であるために価電子帯
不連続量ΔＥｖ分のエネルギーを失う。この点が、従来
例のＧａＡｌＡｓ／ＧａＡｓ系超格子ではΔＥｖ分のエ
ネルギーを獲得する点と異なる点である。

また、電界がスタガード超格子に垂直に印加される構造
である点が田上らの従来例で平行に印加される点と異な
る点である。

以上、本発明によればイオン化率比ｃ／１３は改善が実
現でき、低雑音特性のアバランシェフォトダイオードが
実現できる。

尚、上記の説明では、電子のイオン化率を増大させるバ
ンド構造を用いて説明したが、第１種半導体の禁制帯幅
を第２種半導体より小さくし、かつ、ΔＥｖをΔＥｃよ
り大きくして、正孔のイオン化率を増大させてイオン化
率比増大を図る構造の場合も同様ノ効果を持つ。このこ
とは次に述べる請求項２の発明においても同様である。

請求項２の発明は請求項１の発明を応答特性の点で、−
層改善したものである。第２図（ｂ）を用いてその作用
について説明する。第２図（ｂ）は増倍層に電界が積層
平面に垂直に印加された時のエネルギーバンド図であり
、電子のイオン化率を高める場合の例を示している。こ
の構造は電子、及び、正孔のバンド不連続によるヘテロ
障壁でのキャリア・トラップを回避し、優れた応答特性
を得ることを目的とする。

第２図（ａ）に示す構造において電子は、超格子層を垂
直に走行して第２種半導体層から第１種半導体層に入る
とき伝導帯不連続量ΔＥｃに対応するエネルギー障壁に
より、また、正孔は第１種半導体層から第２種半導体層
に入るとき価電子帯不連続量ΔＥｖに対応するエネルギ
ー障壁により、ΔＥｃが０．３〜０．４ｅＶ。

ΔＥｃが０．２ｅＶ以上の時（特に低電界下において〉
走行を阻止、トラップされ、応答速度が劣化する可能性
がある。

このとき、第２図（ｂ）に示す本発明の請求項２の構造
のように、第２種半導体層と第１種半導体層の間に電子
親和力よと禁制帯幅Ｅｇが、ｘ１≦Ｘ≦χ２かつ、ｘ１
＋Ｅｇ１≦ｚ＋　Ｅｇ≦ｘ２＋Ｅｇ２を満たす値であっ
て、工、。

Ｅｇ２から、ｘ１、Ｅｇｌまでｐ型からｎ型に向かって
連続的、もしくは段階的に変化する傾斜組成の半導体層
を有する超格子周期構造であるとき、電子、正札はへテ
ロ障壁によるトラップを回避できる。

本構造が、ウィリアムス（Ｇ、　Ｅ、　Ｗｉｌｌｉａｍ
ｓ）らがアイトリプルイー、エレクトロン・デバイスル
ターズ（ＩＥＥＥ、ＥＬＥＣＴＲＯＮ、ＤＥＶＩＣＥ、
ＬＥＴＴＥＲ８）ＥＤＬ−３巻、Ｎｏ、３．７１−７３
ページ（１９８２）に提案した、グレーディト超格子構
造と異なるのは、ウィリアムスらのグレーディト層が電
子のみに対するもので正孔に対しては障壁層としてその
まま残るのに対して本発明の傾斜組成構造は、電子と正
孔の両方に対してヘテロ障壁を緩和できる点である。こ
れにより、電子、正孔のトラップは回避され高速応答特
性が実現できる。

以上、イオン化率ａ／Ｉ３改善と同時に、低雑音特性か
つ高速応答特性のアバランシェフォトダイオードが実現
できる。

請求項１及び２の発明において材料を波長１．０〜１．
６ｐｍ帯に受光感度特性をもつものとすれば光フアイバ
通信において非常に有効なアバランシェフォトダイオー
ドが得られる。

（実施例）本発明の請求項１のアバランシェフォトダイオードの一
実施例として、ＩｎＰに格子整合するＩｎＯ，５３Ｇａ
ｏ４゜Ａｓ／Ｇａ１−ＸＡｌｘＡＳｌ−ＹＳｂＹ系アバ
ランシェフォトダイオードを用いて説明する。

第１図（ａ）、第２図（ａ）に示すアバランシェフォト
ダイオードを以下の工程によって製作した。第１図（ａ
）を用いて説明する。

ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２をｌｐ
ｍ厚に、キャリア濃度〜ｌＸｌ０　ｃｍ　　のｎ型■ｎ
Ｏ，５３Ｇａｏ４□Ａｓ／Ｇａ１−ＸＡｌｘＡｓｌ−Ｙ
ＳｂＹ（実施例ではｘ　＝　０．３であるが、０．２５
＜ｘ＜０．８５の範囲で、ｙはＩｎＰに格子整合するよ
うにＸに応じて変化する組成であれば本発明の条件の範
囲内である）よりなるスタガード超格子層３を２ｐｍ厚
に、キャリア濃度〜１×１０ｃｍ　のｎに順次、分子線
気相成長法（ＭＢＥ）を用いて成長する。このスタガー
ド超格子層は、厚さ２０ＯＡのＩｎＯ，７４Ｇａｏ、２
ｓＡＳの第２種の半導体層５と、厚さ２０ＯＡのＧａＡ
ｌＡｓＳｂの第１種の半導体層４を交互に５０周期積層
した構造である。ＧａＡｌＡｓＳｂの組成は、第３図に
示すＩｎＰに格子整合するＧａ１−ｘＡｌｘＡｓｌ−Ｙ
ＳｂＹのＩｎｏ、５３Ｇａｏ、、１７ＡＳに対する伝導
帯不連続量ΔＥｃ、価電子帯不連続量ΔＥｖのＡ１組戒
比Ｘ依存性の図より、スタガード構造になり、かつ、正
孔のへテロ界面へのトラップを抑制するため価電子帯不
連続量ΔＥｖが０．３ｅＶ以下となる組成領域により決
定した。第３図中でΔＥｖが負の値の領域がスタガード
型ポテンシャルとなる領域である次に、５１０２拡散マスクを用いて直径４０ｐｍの円形
領域にＺｎ選択拡散を深さｌｐｍまで行いｐ型領域８を
形成する。基板研磨後に絶縁保護膜１１を形成し、さら
にｎ側電極９をＡｕＧｅで、ｐ側電極１０をＡｕＺｎで
形成した。

上記の実施例のアバランシェフォトダイオードでは、電
子のイオン化率はバルクＩｎＧａＡｓの約１．５倍程度
に増大したのに対して、正孔のイオン化率はバルクＩｎ
ＧａＡｓの約１／４〜１／６倍程度に小さくなり、イオ
ン化率比は１５程度とバルクＩｎＧａＡｓの２に比較し
て増大され、過剰雑音指数も０．３低雑音化がなされ、
本発明の効果は大きい。

この素子は受光感度が１．０〜１．６ｐｍ帯であり、高
増倍、低雑音の優れた特性が得られた。

以下、本発明の第２実施例として、ＩｎＰに格子整合す
るＩｎｏ　５３Ｇａｏ、４７Ａ８／Ｇａ１−ｘＡｌｘＡ
ｓｌ−ＹＳｂｙ系アバランシェフォト・ダイオードを用
いて請求項２の発明について説明する。

第１図（ｂ）、第２図（ｂ）に示すアバランシェフォト
ダイオードを以下の工程によって製作した。

ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２を１１
１ｍ厚に、キャリア密度〜ｌＸｌ０　ａｍ　　のｎ型の
Ｇａ１−　ｘＡＩＸＡｓｌ−ＹＳｂＹＳｂ様半導体層４
１Ｇａ１−ｘＡＩＸＡｓｌ−ＹＳｂＹ〜ＩｎＧａＡｌＡ
ｓＳｂ〜Ｉｎ。、７４Ｇａｏ、２６Ａｓからなる傾斜組
成の半導体層３０（グレーディト層と略す）／Ｉｎｏ、
７４Ｇａｏ、２６Ａ８第２種の半導体層５の周期構造か
らなるスタガード超格子増倍層３を２．１ｐｍ厚に、（
ここでこのグレーデツド層３０の最大の禁制帯幅のとこ
ろと第１種半導体層４のＧａＡｌＡｓＳｂはｘ　＝　０
．３とするが０．２５＜ｘ＜０．８５の範囲で、ｙはＩ
ｎＰに格子整合するようにＸに応じて変化する組成であ
れば本発明の範囲内である）、キャリ６を２ｐｍ厚に、
キャリア濃度〜ｌＸｌ０　ａｍ　　のｎ型ＩｎＰキャッ
プ層７をｌｐｍ厚に順次、分子線気相成長法（ＭＢＥ）
を用いて成長する。このスタガード超格子増倍層３は、
ここではｐ側からｎ側に向かって厚さ２００ＡのＩｎｏ
、１４Ｇａｏ、２ｓＡＳ５と、厚さ４００ＡのＩｎＧａ
Ａｓ−ＩｎＧａＡｌＡｓ５ｂ−ＡＩＡｓＳｂと組成が連
続して変化したグレーディト層３０と、厚さ１００Ａの
ＧａＡｌＡｓ５ｂ４とを繰り返し３０周期積層した構造
である。最大禁制帯のＧａＡｌＡｓＳｂの組成は、請求
項１の実施例と同様の理由により決定した。

次に、ＳｉＯ２拡散マスクを用いて直径５０ｐｍの円形
領域にＺｎ選択拡散を深さｌｐｍまで行いｐ型領域８を
形成する。基板研磨後に絶縁保護膜１１を形成し、さら
にｎ側電極９をＡｕＧｅで、ｐ側電極１０をＡｕＺｎで
形成した。

上記の第２の実施例の構造でも、電子のイオン化率はバ
ルクＩｎＧａＡｓの約１．５倍程度に増倍したのに対し
て、正孔のイオン化率はバルクＩｎＧａＡｓの約１／４
〜１／６（＠−程度に小さくなり、イオン化率比は〜１
５程度とバルクＩｎＧａＡｓの２に比較して増大され、
過剰雑音指数も〜０．３と低雑音化がなされた。

周波数応等特性については、請求項１の実施例が増倍領
域に印加される電界の強度が１００ｋＶ／ｃｍ以下（ｐ
ｉｎフォトダイオード・モード）のとき、パルス応答特
性に１ｎｓｅｃ程度の応答裾引きが観測されたが、本実
施例については、増倍領域に印加される電界の強度が１
００ｋＶ／ａｍ程度（ｐｉｎフォトダイオード・モード
）のときでも、上記の応答裾引きは観測されずど高速応
答特性を示した。これにより、価電子帯不連続量ΔＥｖ
が０．３ｅＶと大きいのにもかかわらず、キャリアのへ
テロ界面へのトラップが抑制され、低雑音・高速応答特
性の波長１１１ｍ帯半導体受光素子が得られ、本発明の
効果は大きい。

本実施例では傾斜組成の半導体層３０として電子親和力
と禁制帯幅が連続的に変化した層を用いたが、階段状に
それらが変化した層を適用しても同様の効果がある。

尚、上記の２つの実施例では、電子のイオン化率を増大
させるバンド構造の例を説明したが、第１種半導体の禁
制帯幅を第２種半導体より小さくし、かつ、ΔＥｖをΔ
Ｅｃより大きくして、正孔のイオン化率を増大させてイ
オン化率比増大を図る構造の場合も同様の効果を持つ。

この場合請求項２の発明では、正孔のイオン化率を促進
し、かつ正札のトラップが起こらないように、傾斜組成
の半導体層を入れればよい。

（発明の効果）本発明によれば、高イオン化率比で低雑音特性のアバラ
ンシェフォトダイオードが得られる。特に波長１．０〜
１．６ｐｍ帯の低雑音、高速応答の受光素子は光フアイ
バ通信に適している。

【図面の簡単な説明】

第１図の（ａ）　（ｂ）はそれぞれ本発明の請求項１，
２のアバランシェダイオードの一実施例を示す構造断面
図。第２図（ａ）（ｂ）はそれぞれ請求項１，２のアバ
ランシェフォトダイオードの増倍層の電界印加時のエネ
ルギーバンド図である。第３図は、ＩｎＰに格子整合するＧａ、−ＸＡｌｘＡｓ
１゜ＳｂＹのＩｎＯ，５３ＧａＯ，４７Ａｓに対する伝
導帯不連続量ΔＥｃ、価電子帯不連続量ΔＥｖのＡ１組
組成Ｘ依存性を示す間第４図は、従来例のアバランシェ
増倍層のバイアス印加時のエネルギーバンド図を示す。第５図は、別の従来例のアバランシェ増倍層のバイアス
印加時のエネルギーバンド図を示す。各図において、１・・・ｎ型半導体基板、２・・・ｎ型
バッファー層、３・・・ｎ型スタガード超格子アバラン
シェ増倍層、４・・・第１種の半導体層、５・・・第２
種の半導体層、６・・・ｎ型光吸収層、７・・・ｎ−型
キャップ層、８・・・ｐ壁領域、１０・・・ｐ側電極、
１１・・・絶縁保護膜、１２・・・第１種半導体の電子
親和力、２２・・・第１種半導体の禁制帯幅、２３・・
・第２種半導体の電子親和力、２４・・・第２種半導体
の禁制帯幅、２５．３３・・・伝導帯不連続量、２６．
３４１．。価電子帯不連続量、２７．４５・・・真空準位、２８．
３５．４６・・・電子、２９．３６．４７・・・正孔、
３０・・・傾斜組成の半導体層、３１・・・ｎ型ＧａＡ
ｌＡｓ障壁層、３２−ｎ型ＧａＡｓ井戸層、４１・・・
半導体Ａの禁制帯幅、４２・・・半導体Ａの電子親和力
、４３・・・半導体Ｂの禁制帯幅、４４・・・半導体Ｂ
の電子親和力である。

Claims

【特許請求の範囲】

（１）第１の半導体層の電子親和力をｘ＿１、禁制帯幅
をＥｇ＿１第２の半導体層の電子親和力をｘ＿２、禁制
帯幅をＥｇ＿２としてｘ＿１＜ｘ＿２かつ、ｘ＿１＋Ｅｇ＿１＜ｘ＿２＋Ｅｇ
＿２を満たす組合せの半導体層を交互に積層した周期ポ
テンシャル構造のアバランシェ増倍層を有し該周期ポテ
ンシャル構造を形成する該半導体層の積層平面に垂直に
電界を印加する手段を備えることを特徴とするアバラン
シェフォトダイオード。
（２）請求項１のアバランシェフオトダイオードにおい
て、周期ポテンシャル構造のアバランシェ増倍層を構成
する第１の半導体層と第２の半導体層の間に、電子親和
力がｘ＿１からｘ＿２まで、禁制帯幅がＥｇ＿１からＥ
ｇ＿２まで、連続的、もしくは段階的に変化する傾斜組
成の半導体層を挿入した周期ポテンシャル構造を有する
ことを特徴とするアバランシェフォトダイオード。