JPH06151940A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH06151940A JPH06151940A JP4302070A JP30207092A JPH06151940A JP H06151940 A JPH06151940 A JP H06151940A JP 4302070 A JP4302070 A JP 4302070A JP 30207092 A JP30207092 A JP 30207092A JP H06151940 A JPH06151940 A JP H06151940A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- light absorption
- absorption layer
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】ＰＩＮ−ＰＤの光吸収層に引っ張り歪み、ある
いは、光吸収層が縦型超格子で構成されたＰＩＮ−ＰＤ
の当該光吸収層の井戸層に圧縮歪を付加し、光励起キャ
リアの走行方向の正孔質量を軽減化し、正孔走行時間を
低減し、広帯域の受光素子を提供する。 【構成】ＰＩＮ−ＰＤ型半導体受光素子構造は、ｎ型Ｉ
ｎＰ基板１上に、ｎ- 型ＩｎＧａＡｓ光吸収層を含む半
導体層を積層する。ここで、該光吸収層には１．２５％
の引っ張り歪を付加する。これにより、光吸収層を基板
に垂直方向に走行する正孔質量は軽い正孔質量となり、
正孔走行時間が大幅に低減される。この結果、広帯域特
性を得ることができる。
いは、光吸収層が縦型超格子で構成されたＰＩＮ−ＰＤ
の当該光吸収層の井戸層に圧縮歪を付加し、光励起キャ
リアの走行方向の正孔質量を軽減化し、正孔走行時間を
低減し、広帯域の受光素子を提供する。 【構成】ＰＩＮ−ＰＤ型半導体受光素子構造は、ｎ型Ｉ
ｎＰ基板１上に、ｎ- 型ＩｎＧａＡｓ光吸収層を含む半
導体層を積層する。ここで、該光吸収層には１．２５％
の引っ張り歪を付加する。これにより、光吸収層を基板
に垂直方向に走行する正孔質量は軽い正孔質量となり、
正孔走行時間が大幅に低減される。この結果、広帯域特
性を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体受光素子に関
し、特に高感度及び高速応答に優れた半導体受光素子に
関するものである。
し、特に高感度及び高速応答に優れた半導体受光素子に
関するものである。
【０００２】
【従来の技術】波長１〜１，６μｍ域における光通信用
半導体受光素子として、ＩｎＧａＡｓを光吸収層に用い
たヘテロ接合型ＰＩＮフォトダイオード（以下ＰＩＮ−
ＰＤと略記）は、「光通信素子工学」、米津氏著、工学
図書株式会社刊、３７２頁（１９８３）に記載されてお
り、ほぼ実用化されている。このＰＩＮ−ＰＤは、ｎ型
ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａ
Ａｓ光吸収層、ｎ型ＩｎＧａＡｓＰウィンドウ層が順次
積層された多層構造を備え、さらに、ＩｎＧａＡｓＰウ
ィンドウ層及びＩｎＧａＡｓ光吸収層の一部に不純物拡
散により形成されたＰ+ 拡散層を備えている。ＩｎＧａ
Ａｓ光吸収層、ＩｎＧａＡｓＰウィンドウ層の各層は格
子歪はない。光は受光面、すなわち、ｐ+ 拡散層の表面
またはｐ+拡散層に対向した位置の基板裏面から入射す
る。入射した光により励起されたキャリアは光の入射方
向に平行な方向に走行する。
半導体受光素子として、ＩｎＧａＡｓを光吸収層に用い
たヘテロ接合型ＰＩＮフォトダイオード（以下ＰＩＮ−
ＰＤと略記）は、「光通信素子工学」、米津氏著、工学
図書株式会社刊、３７２頁（１９８３）に記載されてお
り、ほぼ実用化されている。このＰＩＮ−ＰＤは、ｎ型
ＩｎＰ基板上に、ｎ型ＩｎＰバッファ層、ｎ型ＩｎＧａ
Ａｓ光吸収層、ｎ型ＩｎＧａＡｓＰウィンドウ層が順次
積層された多層構造を備え、さらに、ＩｎＧａＡｓＰウ
ィンドウ層及びＩｎＧａＡｓ光吸収層の一部に不純物拡
散により形成されたＰ+ 拡散層を備えている。ＩｎＧａ
Ａｓ光吸収層、ＩｎＧａＡｓＰウィンドウ層の各層は格
子歪はない。光は受光面、すなわち、ｐ+ 拡散層の表面
またはｐ+拡散層に対向した位置の基板裏面から入射す
る。入射した光により励起されたキャリアは光の入射方
向に平行な方向に走行する。
【０００３】ＰＩＮ−ＰＤの重要な素子特性としては、
高感度及び高速応答が要求される。しかしながら、これ
らの特性は互いにトレードオフの関係にある。即ち、感
度を上げるためには、光吸収層の厚さを厚くしより多く
の光を吸収する必要があるが、光吸収層の厚さが厚くな
れば、キャリアの走行時間が長くなり高速応答を妨げる
原因になる。ここで、高速応答を定める要因として他に
も容量と抵抗で決まるＣＲ時定数による遮断周波数が挙
げられるが、走行時間に基づく遮断周波数とバランスを
とるように設計できるのでここでは無視する。
高感度及び高速応答が要求される。しかしながら、これ
らの特性は互いにトレードオフの関係にある。即ち、感
度を上げるためには、光吸収層の厚さを厚くしより多く
の光を吸収する必要があるが、光吸収層の厚さが厚くな
れば、キャリアの走行時間が長くなり高速応答を妨げる
原因になる。ここで、高速応答を定める要因として他に
も容量と抵抗で決まるＣＲ時定数による遮断周波数が挙
げられるが、走行時間に基づく遮断周波数とバランスを
とるように設計できるのでここでは無視する。
【０００４】上記のタイプのＰＩＮ−ＰＤの他に導波路
型のＰＩＮ−ＰＤがある。導波路型ＰＩＮ−ＰＤは、エ
レクトロニクス レター（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌ
ｅｔｔｅｒ）１９８６年，２２巻，ｐ９０５に記載され
ており、研究開発段階にある。この導波路型ＰＩＮ−Ｐ
Ｄは、ｎ+ 型ＩｎＰ基板上に、ｉ型ＩｎＧａＡｓＰ層、
ｐ型ＩｎＰ層、ｐ+ 型ＩｎＧａＡｓＰ層が順次積層され
たメサストライプ状の光導波路を備えている。各半導体
層は格子歪は存在しない。光導波路はポリイミドで埋め
込まれており、ダブルヘテロ接合埋め込み構造の半導体
レーザと同様の構造である。光は導波路端面から入射さ
れ、導波路伝播中に吸収される。光により励起されたキ
ャリアは光の入射方向に垂直な方向、すなわち基板面に
垂直な方向に走行する。
型のＰＩＮ−ＰＤがある。導波路型ＰＩＮ−ＰＤは、エ
レクトロニクス レター（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌ
ｅｔｔｅｒ）１９８６年，２２巻，ｐ９０５に記載され
ており、研究開発段階にある。この導波路型ＰＩＮ−Ｐ
Ｄは、ｎ+ 型ＩｎＰ基板上に、ｉ型ＩｎＧａＡｓＰ層、
ｐ型ＩｎＰ層、ｐ+ 型ＩｎＧａＡｓＰ層が順次積層され
たメサストライプ状の光導波路を備えている。各半導体
層は格子歪は存在しない。光導波路はポリイミドで埋め
込まれており、ダブルヘテロ接合埋め込み構造の半導体
レーザと同様の構造である。光は導波路端面から入射さ
れ、導波路伝播中に吸収される。光により励起されたキ
ャリアは光の入射方向に垂直な方向、すなわち基板面に
垂直な方向に走行する。
【０００５】導波路型ＰＩＮ−ＰＤは、光の入射方向が
光励起キャリアの走行方向と垂直であるため高内部量子
効率化に求められる素子長と、高速性の主要因となる光
吸収層の厚さとを独立に設計することができる。
光励起キャリアの走行方向と垂直であるため高内部量子
効率化に求められる素子長と、高速性の主要因となる光
吸収層の厚さとを独立に設計することができる。
【０００６】
【発明が解決しようとする課題】従来のＰＩＮ−ＰＤで
は、感度と応答速度がトレードオフの関係にあり、光吸
収層厚は約２μｍ、周波数帯域は約１５ＧＨｚ程度であ
る。一方、上記の制約を受けない導波路型ＰＩＮ−ＰＤ
では、周波数帯域は約４０ＧＨｚである。これらのＰＩ
Ｎ−ＰＤにおいては、より一層の高速化（広帯域化）が
望まれている。これら帯域を制限しているのは、光励起
キャリアの内、特に正孔の走行時間である。
は、感度と応答速度がトレードオフの関係にあり、光吸
収層厚は約２μｍ、周波数帯域は約１５ＧＨｚ程度であ
る。一方、上記の制約を受けない導波路型ＰＩＮ−ＰＤ
では、周波数帯域は約４０ＧＨｚである。これらのＰＩ
Ｎ−ＰＤにおいては、より一層の高速化（広帯域化）が
望まれている。これら帯域を制限しているのは、光励起
キャリアの内、特に正孔の走行時間である。
【０００７】本発明の目的は正孔の走行時間を低減し
て、周波数帯域の広帯域化を図ることにある。
て、周波数帯域の広帯域化を図ることにある。
【０００８】
【課題を解決するための手段】本発明の受光素子は、半
導体基板にほぼ垂直に光を入射する半導体受光素子の光
吸収層に引っ張り歪が付加されていることを特徴とす
る。
導体基板にほぼ垂直に光を入射する半導体受光素子の光
吸収層に引っ張り歪が付加されていることを特徴とす
る。
【０００９】または、本発明の受光素子は、半導体基板
にほぼ水平に光を入射する導波路型半導体受光素子の光
吸収層に引っ張り歪が付加されていることを特徴とす
る。
にほぼ水平に光を入射する導波路型半導体受光素子の光
吸収層に引っ張り歪が付加されていることを特徴とす
る。
【００１０】あるいは、本発明の受光素子は、半導体基
板にほぼ垂直に光を入射する半導体受光素子の光吸収層
がヘテロ周期構造で構成され、そのヘテロ界面が基板面
に対してほぼ垂直且つ印加電界方向に対してほぼ平行で
あり、且つ、前記ヘテロ周期構造を構成する第一の半導
体層の３族原子及び５族原子の平均イオン化エネルギー
をそれぞれＥA 及びＥB 、第二の半導体層の３族及び５
族原子の平均イオン化エネルギーをそれぞれＥC 及びＥ
D とした場合、 ＥA ＞ＥC ，ＥB ＜ＥD の関係が成り立ち、且つ、前記第一の半導体層に圧縮歪
が付加されており、且つ、前記ヘテロ周期構造と垂直に
ｐｎ接合面が構成されているとを特徴とする。
板にほぼ垂直に光を入射する半導体受光素子の光吸収層
がヘテロ周期構造で構成され、そのヘテロ界面が基板面
に対してほぼ垂直且つ印加電界方向に対してほぼ平行で
あり、且つ、前記ヘテロ周期構造を構成する第一の半導
体層の３族原子及び５族原子の平均イオン化エネルギー
をそれぞれＥA 及びＥB 、第二の半導体層の３族及び５
族原子の平均イオン化エネルギーをそれぞれＥC 及びＥ
D とした場合、 ＥA ＞ＥC ，ＥB ＜ＥD の関係が成り立ち、且つ、前記第一の半導体層に圧縮歪
が付加されており、且つ、前記ヘテロ周期構造と垂直に
ｐｎ接合面が構成されているとを特徴とする。
【００１１】または、本発明の受光素子は、半導体基板
にほぼ水平に光を入射する導波路型半導体受光素子の光
吸収層がヘテロ周期構造で構成され、そのヘテロ界面が
基板面に対してほぼ垂直且つ印加電界方向に対してほぼ
平行であり、且つ、前記ヘテロ周期構造を構成する第一
の半導体層の３族原子及び５族原子の平均イオン化エネ
ルギーをそれぞれＥA 及びＥB ，第二の半導体層の３族
原子及び５族原子の平均イオン化エネルギーをそれぞれ
ＥC 及びＥD とした場合、 ＥA ＞ＥC ，ＥB ＜ＥD の関係が成り立ち、且つ、前記第一の半導体層に圧縮歪
が付加されており、且つ、前記ヘテロ周期構造と垂直に
ｐｎ接合面が構成されていることを特徴とする。
にほぼ水平に光を入射する導波路型半導体受光素子の光
吸収層がヘテロ周期構造で構成され、そのヘテロ界面が
基板面に対してほぼ垂直且つ印加電界方向に対してほぼ
平行であり、且つ、前記ヘテロ周期構造を構成する第一
の半導体層の３族原子及び５族原子の平均イオン化エネ
ルギーをそれぞれＥA 及びＥB ，第二の半導体層の３族
原子及び５族原子の平均イオン化エネルギーをそれぞれ
ＥC 及びＥD とした場合、 ＥA ＞ＥC ，ＥB ＜ＥD の関係が成り立ち、且つ、前記第一の半導体層に圧縮歪
が付加されており、且つ、前記ヘテロ周期構造と垂直に
ｐｎ接合面が構成されていることを特徴とする。
【００１２】
【作用】受光面よりＰＩＮ−ＰＤに入射された光は、受
光領域を通過し光吸収層で吸収され光キャリアが生成さ
れる。この光キャリアの内、電子はｎ側電極に向かっ
て、また正孔はｐ側電極に向かって走行する。ＰＩＮ−
ＰＤの応答特性（帯域）はこのキャリア走行時間によっ
て決まるわけだが、実際には空乏化領域以外の走行時間
は無視でき、光吸収層を走行する時間が応答特性を決め
ることになる。特に、質量が重い正孔の走行時間が応答
特性の決定要因となる。
光領域を通過し光吸収層で吸収され光キャリアが生成さ
れる。この光キャリアの内、電子はｎ側電極に向かっ
て、また正孔はｐ側電極に向かって走行する。ＰＩＮ−
ＰＤの応答特性（帯域）はこのキャリア走行時間によっ
て決まるわけだが、実際には空乏化領域以外の走行時間
は無視でき、光吸収層を走行する時間が応答特性を決め
ることになる。特に、質量が重い正孔の走行時間が応答
特性の決定要因となる。
【００１３】本発明は光吸収層に歪（引っ張り歪または
圧縮歪）を与えて質量が重い正孔の影響を低減し、応答
特性を改善している。歪があると光吸収層の価電子帯は
縮退が解け、ライトホールバンドとヘビーホールバンド
に分かれる。この分離量は歪の大きさにより変わる。バ
ルク結晶では図２，図４に示すように、ライトホールバ
ンドが基底準位となり、ヘビーホールバンドが高エネル
ギーに位置する。超格子の場合は量子効果によりライト
ホールバンドがヘビーホールバンドよりも高エネルギー
に位置するが、歪量がある値を越えるとこの関係が逆転
して、図６，図８に示すように、ライトホールバンドが
基底準位になる。
圧縮歪）を与えて質量が重い正孔の影響を低減し、応答
特性を改善している。歪があると光吸収層の価電子帯は
縮退が解け、ライトホールバンドとヘビーホールバンド
に分かれる。この分離量は歪の大きさにより変わる。バ
ルク結晶では図２，図４に示すように、ライトホールバ
ンドが基底準位となり、ヘビーホールバンドが高エネル
ギーに位置する。超格子の場合は量子効果によりライト
ホールバンドがヘビーホールバンドよりも高エネルギー
に位置するが、歪量がある値を越えるとこの関係が逆転
して、図６，図８に示すように、ライトホールバンドが
基底準位になる。
【００１４】キャリアはエネルギーの低い準位程多く分
布し、高いエネルギーの準位程少ない。したがって歪負
荷により価電子帯がライトホールバンドとヘビーホール
バンドに分離した場合、光励起キャリアは基底準位のラ
イトホールバンドの方に多く分布する。この結果、キャ
リア集団の平均速度で決まる走行時間はキャリア数の多
いライトホール（質量の軽い正孔）の影響が支配的にな
る。このため応答時間が改善される。
布し、高いエネルギーの準位程少ない。したがって歪負
荷により価電子帯がライトホールバンドとヘビーホール
バンドに分離した場合、光励起キャリアは基底準位のラ
イトホールバンドの方に多く分布する。この結果、キャ
リア集団の平均速度で決まる走行時間はキャリア数の多
いライトホール（質量の軽い正孔）の影響が支配的にな
る。このため応答時間が改善される。
【００１５】歪は光吸収層と基板との格子定数を大きく
違えることで導入できる。歪量εと基板の格子定数ａ
sub と光吸収層の格子定数ａo との間には ε＝（ａo −ａsub ）／ａo なる関係にあるので、例えば基板をＩｎＰ、光吸収層を
ＩｎＧａＡｓとした場合、ＩｎＰの格子定数は０．５８
６８ｎｍであるので、０．２５％の引っ張り歪を生じる
ためには格子定数が０．５８５３ｎｍとなるようＩｎＧ
ａＡｓの組成を変えることで実現できる。
違えることで導入できる。歪量εと基板の格子定数ａ
sub と光吸収層の格子定数ａo との間には ε＝（ａo −ａsub ）／ａo なる関係にあるので、例えば基板をＩｎＰ、光吸収層を
ＩｎＧａＡｓとした場合、ＩｎＰの格子定数は０．５８
６８ｎｍであるので、０．２５％の引っ張り歪を生じる
ためには格子定数が０．５８５３ｎｍとなるようＩｎＧ
ａＡｓの組成を変えることで実現できる。
【００１６】引っ張り歪にするか圧縮歪にするかは、ラ
イトホールバンドが基底準位になるように選べばよい。
これはキャリアが走行する層に形成された接合面に対す
るキャリアの走行方向に依存する。単純に考えた場合、
キャリアが接合面に垂直に走行する場合は引っ張り歪、
平行に走行する場合は圧縮歪にすればよい。
イトホールバンドが基底準位になるように選べばよい。
これはキャリアが走行する層に形成された接合面に対す
るキャリアの走行方向に依存する。単純に考えた場合、
キャリアが接合面に垂直に走行する場合は引っ張り歪、
平行に走行する場合は圧縮歪にすればよい。
【００１７】
【実施例】以下、本発明の実施例について、図面を用い
て詳細に説明する。図１は、本発明の一実施例により形
成されたＰＩＮ−ＰＤ型半導体受光素子の断面図であ
る。ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２を
０．５μｍ、ｎ- 型ＩｎＧａＡｓ光吸収層３を１．５μ
ｍ、ｎ型ＩｎＰウィンドウ層４を０．５μｍ順次積層す
る。その後ウィンドウ層中にｐ+ 拡散層５をＺｎ拡散に
より形成し、受光領域とし、さらに、図示の如くＳｉ3
Ｎ4 のパッシベーション膜６、ｎ側電極７をＡｕＧｅ／
Ｎを１５０ｎｍとＴｉＰｔＡｕを５０ｎｍにより形成
し、ｐ側電極８をＡｕＺｎを１５０ｎｍ形成することに
よってＰＩＮ−ＰＤが完成する。このＰＩＮ−ＰＤは光
が基板面に垂直な方向から入射するタイプである。
て詳細に説明する。図１は、本発明の一実施例により形
成されたＰＩＮ−ＰＤ型半導体受光素子の断面図であ
る。ｎ型ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２を
０．５μｍ、ｎ- 型ＩｎＧａＡｓ光吸収層３を１．５μ
ｍ、ｎ型ＩｎＰウィンドウ層４を０．５μｍ順次積層す
る。その後ウィンドウ層中にｐ+ 拡散層５をＺｎ拡散に
より形成し、受光領域とし、さらに、図示の如くＳｉ3
Ｎ4 のパッシベーション膜６、ｎ側電極７をＡｕＧｅ／
Ｎを１５０ｎｍとＴｉＰｔＡｕを５０ｎｍにより形成
し、ｐ側電極８をＡｕＺｎを１５０ｎｍ形成することに
よってＰＩＮ−ＰＤが完成する。このＰＩＮ−ＰＤは光
が基板面に垂直な方向から入射するタイプである。
【００１８】ここで、ＩｎＧａＡｓ光吸収層には、０．
２５％の引っ張り歪が付加されている。これより、図２
に示すように半導体基板に垂直方向において、ライトホ
ールバンドとヘビーホールバンドが分離し、前者が基底
準位となる。この結果正孔質量が１／７となったことと
等価となり、正孔走行時間が低減される。本実施例の受
光素子は、遮断周波数２０ＧＨｚの高速応答を実現し
た。量子効率は７０％である。本実施例の素子は、具体
的には、ＭＯＭＢＥ、ＭＢＥ、ＭＯＶＰＥ等の成長技術
により実現が可能である。
２５％の引っ張り歪が付加されている。これより、図２
に示すように半導体基板に垂直方向において、ライトホ
ールバンドとヘビーホールバンドが分離し、前者が基底
準位となる。この結果正孔質量が１／７となったことと
等価となり、正孔走行時間が低減される。本実施例の受
光素子は、遮断周波数２０ＧＨｚの高速応答を実現し
た。量子効率は７０％である。本実施例の素子は、具体
的には、ＭＯＭＢＥ、ＭＢＥ、ＭＯＶＰＥ等の成長技術
により実現が可能である。
【００１９】図３は、本発明の一実施例により形成され
た導波路型ＰＩＮ−ＰＤ型半導体受光素子の断面図であ
る。半絶縁性ＩｎＰ基板９上にｎ+ 型ＩｎＰ層１０を
０．２μｍ、ｎ- 型ＩｎＧａＡｓ光吸収層１１を０．４
μｍ、ｐ+ 型ＩｎＧａＡｓ層１２を０．２μｍ、ｐ+ Ｉ
ｎＰ層１３を０．５μｍ順次積層する。次いで、ドライ
エッチング法によりメサ状に加工した後、メサの両脇を
ポリイミド１４によって埋め込んだ。ｎ側電極７をＡｕ
Ｇｅ／Ｎｉを１５０ｎｍとＴｉＰｔＡｕを５０ｎｍによ
り形成し、ｐ側電極８をＡｕＺｎを１５０ｎｍ形成する
ことによって図３の素子が完成する。光は基板にほぼ水
平に入射され、光吸収層１１で吸収され光キャリアが生
成される。この光キャリアの内、電子はｎ側電極７に向
かって、また正孔はｐ側電極８に向かって走行する。こ
こで、ＩｎＧａＡｓ光吸収層は、格子定数が０．５８３
９ｎｍになる組成にし、０．５％の引っ張り歪が付加さ
れている。これより、図４に示すように半導体基板に垂
直方向において、ライトホールバンとヘビーホールバン
ドが分離し、前者が基底準位となる。即ち、正孔質量が
１／７になったことと等価となり、正孔走行時間が低減
される。尚、導波路型ＰＩＮ−ＰＤにおいては、光吸収
層厚が０．４μｍ程度と薄くできるので、より大きな歪
を付加してもデバイス特性を劣化させるほどの転位の導
入はない。
た導波路型ＰＩＮ−ＰＤ型半導体受光素子の断面図であ
る。半絶縁性ＩｎＰ基板９上にｎ+ 型ＩｎＰ層１０を
０．２μｍ、ｎ- 型ＩｎＧａＡｓ光吸収層１１を０．４
μｍ、ｐ+ 型ＩｎＧａＡｓ層１２を０．２μｍ、ｐ+ Ｉ
ｎＰ層１３を０．５μｍ順次積層する。次いで、ドライ
エッチング法によりメサ状に加工した後、メサの両脇を
ポリイミド１４によって埋め込んだ。ｎ側電極７をＡｕ
Ｇｅ／Ｎｉを１５０ｎｍとＴｉＰｔＡｕを５０ｎｍによ
り形成し、ｐ側電極８をＡｕＺｎを１５０ｎｍ形成する
ことによって図３の素子が完成する。光は基板にほぼ水
平に入射され、光吸収層１１で吸収され光キャリアが生
成される。この光キャリアの内、電子はｎ側電極７に向
かって、また正孔はｐ側電極８に向かって走行する。こ
こで、ＩｎＧａＡｓ光吸収層は、格子定数が０．５８３
９ｎｍになる組成にし、０．５％の引っ張り歪が付加さ
れている。これより、図４に示すように半導体基板に垂
直方向において、ライトホールバンとヘビーホールバン
ドが分離し、前者が基底準位となる。即ち、正孔質量が
１／７になったことと等価となり、正孔走行時間が低減
される。尚、導波路型ＰＩＮ−ＰＤにおいては、光吸収
層厚が０．４μｍ程度と薄くできるので、より大きな歪
を付加してもデバイス特性を劣化させるほどの転位の導
入はない。
【００２０】本実施例の受光素子は、遮断周波数６０Ｇ
Ｈｚの高速応答を実現した。量子効率は７０％である。
Ｈｚの高速応答を実現した。量子効率は７０％である。
【００２１】本実施例の素子は、具体的には、ＭＯＭＢ
Ｅ、ＭＢＥ、ＭＯＶＰＥ等の成長技術により実現が可能
である。
Ｅ、ＭＢＥ、ＭＯＶＰＥ等の成長技術により実現が可能
である。
【００２２】図５は、本発明の一実施例により形成され
たＰＩＮ−ＰＤ型半導体受光素子の断面図である。ｎ型
ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２を０．５μ
ｍ、ｎ- 型ＩｎＧａＡｓ５ｎｍ／ＩｎＡｌＡｓ１０ｎｍ
ヘテロ周期構造光吸収層１５を基板に垂直方向に１．５
μｍ、ｎ型ＩｎＰウィンドウ層４を０．５μｍ順次積層
する。その後ウィンドウ層中にｐ+ 拡散５をＺｎ拡散に
より形成し、図示の如くＳｉ3 Ｎ4 のパッシベーション
膜６、ｎ側電極７をＡｕＧｅ／Ｎｉを１５０ｎｍとＴｉ
ＰｔＡｕを５０ｎｍにより形成し、ｐ側電極８をＡｕＺ
ｎを１５０ｎｍ形成することによって図５の受光素子が
完成する。光は基板に垂直な方向から入射する。
たＰＩＮ−ＰＤ型半導体受光素子の断面図である。ｎ型
ＩｎＰ基板１上にｎ型ＩｎＰバッファ層２を０．５μ
ｍ、ｎ- 型ＩｎＧａＡｓ５ｎｍ／ＩｎＡｌＡｓ１０ｎｍ
ヘテロ周期構造光吸収層１５を基板に垂直方向に１．５
μｍ、ｎ型ＩｎＰウィンドウ層４を０．５μｍ順次積層
する。その後ウィンドウ層中にｐ+ 拡散５をＺｎ拡散に
より形成し、図示の如くＳｉ3 Ｎ4 のパッシベーション
膜６、ｎ側電極７をＡｕＧｅ／Ｎｉを１５０ｎｍとＴｉ
ＰｔＡｕを５０ｎｍにより形成し、ｐ側電極８をＡｕＺ
ｎを１５０ｎｍ形成することによって図５の受光素子が
完成する。光は基板に垂直な方向から入射する。
【００２３】このヘテロ界面が基板に垂直なヘテロ周期
構造の成長は、図９（ａ），（ｂ），（ｃ），（ｄ）に
示すように、（１００）面から［−１１０］方向にわず
かに傾いた基板を用いることにより可能である。この基
板表面には、図９（ａ）に示すように一定周期のステッ
プが存在する。結晶成長の速さは、［−１１０］方向よ
り［１１０］方向の方が速いので、１／２分子層のＩｎ
ＡｌＡｓ原料を供給すると、ステップエッジからのテラ
スのちょうど半分をＩｎＡｌＡｓが覆うようになる（図
９（ｂ））。次に同様にＩｎＧａＡｓを成長すると１分
子層成長したことになる（図９（ｃ））。これを繰り返
すことにより、図９（ｄ）に示すように、ヘテロ界面が
基板に垂直な周期構造を得ることができる。このヘテロ
周期構造によりエネルギー溝が形成される。ここではＩ
ｎＧａＡｓ層がエネルギー溝になっている。井戸層であ
るＩｎＧａＡｓ層の幅は、キャリアを局在させ一方向に
高速走行させるために、キャリアのフォノン散乱長より
短い５ｎｍとした。これにより、光吸収層で発生した電
子及び正孔はこのエネルギー溝に閉じこめられ、基板面
に水平方向に自由度のない実質的にはいわゆる２次元チ
ャネルを高速走行することになる。
構造の成長は、図９（ａ），（ｂ），（ｃ），（ｄ）に
示すように、（１００）面から［−１１０］方向にわず
かに傾いた基板を用いることにより可能である。この基
板表面には、図９（ａ）に示すように一定周期のステッ
プが存在する。結晶成長の速さは、［−１１０］方向よ
り［１１０］方向の方が速いので、１／２分子層のＩｎ
ＡｌＡｓ原料を供給すると、ステップエッジからのテラ
スのちょうど半分をＩｎＡｌＡｓが覆うようになる（図
９（ｂ））。次に同様にＩｎＧａＡｓを成長すると１分
子層成長したことになる（図９（ｃ））。これを繰り返
すことにより、図９（ｄ）に示すように、ヘテロ界面が
基板に垂直な周期構造を得ることができる。このヘテロ
周期構造によりエネルギー溝が形成される。ここではＩ
ｎＧａＡｓ層がエネルギー溝になっている。井戸層であ
るＩｎＧａＡｓ層の幅は、キャリアを局在させ一方向に
高速走行させるために、キャリアのフォノン散乱長より
短い５ｎｍとした。これにより、光吸収層で発生した電
子及び正孔はこのエネルギー溝に閉じこめられ、基板面
に水平方向に自由度のない実質的にはいわゆる２次元チ
ャネルを高速走行することになる。
【００２４】光吸収層のうちＩｎＧａＡｓ層には、０．
５％の圧縮歪が付加されている。これより、図６（ａ）
に示すように半導体基板に垂直方向において（ヘテロ周
期界面に対しては、水平方向）、ライトホールバンドと
ヘビーホールバンドが逆転・分離し、前者が基底準位と
なる。即ち、正孔質量が１／７になったことと等価とな
る。上記の構造によりヘテロ周期構造光吸収層で発生し
た光励起キャリアは、井戸層により形成されたエネルギ
ー溝に沿ってバリスティックに走行し、且つ、正孔質量
が低減されているので、正孔走行時間がより低減され
る。尚、図６（ｂ）は、光吸収層のヘテロ周期構造の基
板面に平行でかつ積層方向に垂直なバンド構造図であ
る。
５％の圧縮歪が付加されている。これより、図６（ａ）
に示すように半導体基板に垂直方向において（ヘテロ周
期界面に対しては、水平方向）、ライトホールバンドと
ヘビーホールバンドが逆転・分離し、前者が基底準位と
なる。即ち、正孔質量が１／７になったことと等価とな
る。上記の構造によりヘテロ周期構造光吸収層で発生し
た光励起キャリアは、井戸層により形成されたエネルギ
ー溝に沿ってバリスティックに走行し、且つ、正孔質量
が低減されているので、正孔走行時間がより低減され
る。尚、図６（ｂ）は、光吸収層のヘテロ周期構造の基
板面に平行でかつ積層方向に垂直なバンド構造図であ
る。
【００２５】本実施例の受光素子は、遮断周波数３０Ｇ
Ｈｚの高速応答を実現した。量子効率は５０％である。
本実施例の素子構造は、具体的には、ＭＯＭＢＥ、ＭＢ
Ｅ、ＭＯＶＰＥ等の成長技術により実現が可能である。
Ｈｚの高速応答を実現した。量子効率は５０％である。
本実施例の素子構造は、具体的には、ＭＯＭＢＥ、ＭＢ
Ｅ、ＭＯＶＰＥ等の成長技術により実現が可能である。
【００２６】図７は、本発明の一実施例により形成され
た導波路型ＰＩＮ−ＰＤ半導体受光素子の断面図であ
る。半絶縁性ＩｎＰ基板９上にｎ+ ＩｎＰ層１０を０．
２μｍ、ｎ- 型ＩｎＧａＡｓ５ｎｍ／ＩｎＡｌＡｓ１０
ｎｍヘテロ周期構造光吸収層１５を基板に垂直方向に
０．５μｍ、ｐ+ 型ＩｎＧａＡｓ層１２を０．２μｍ、
ｐ+ ＩｎＰ層１３を０．５μｍ順次積層する。ここで、
ヘテロ周期構造は基板に垂直な構造である。ドライエッ
チング方によりメサ状に加工した後、メサの両脇をポリ
イミド１４によって埋め込んだ。ｎ側電極７をＡｕＧｅ
／Ｎｉ１５０ｎｍとＴｉＰｔＡｕ５０ｎｍにより、ｐ側
電極８をＡｕＺｎ１２０ｎｍを形成することにより図７
の素子が完成する。光は基板面に平行に光吸収層に入射
する。このヘテロ界面が基板に垂直なヘテロ周期構造
は、図５に示した例と同じ方法で形成できる。このヘテ
ロ周期構造によりエネルギー溝が形成され、ここではＩ
ｎＧａＡｓ層がエネルギー溝になっている。井戸層であ
るＩｎＧａＡｓ層の幅は、キャリアを局在させ一方向に
高速走行させるために、キャリアのフォノン散乱長より
短い５ｎｍとした。これにより、光吸収層で発生した電
子及び正孔はこのエネルギー溝に閉じこめられ、基板面
に水平方向に自由度のない実質的にはいわゆる２次元チ
ャネルを高速走行することになる。ここで光吸収層のう
ちＩｎＧａＡｓ層には、０．５％の圧縮歪が付加されて
いる。これにより、図８（ａ）に示すように、半導体基
板に垂直方向において（ヘテロ周期界面に対しては、水
平方向）、ライトホールバンドとヘビーホールバンドが
逆転・分離し、前者が基底準位となる。即ち、正孔質量
が１／７になったことと等価となる。上記の構造により
ヘテロ周期構造光吸収層で発生した光励起キャリアは、
井戸層により形成されたエネルギー溝に沿ってバリステ
ィックに走行し、且つ、正孔質量が低減されているの
で、正孔走行時間がより低減される。尚、図８（ｂ）
は、光吸収層のヘテロ周期構造の基板面に平行でかつ積
層方向に垂直なバンド構造図である。
た導波路型ＰＩＮ−ＰＤ半導体受光素子の断面図であ
る。半絶縁性ＩｎＰ基板９上にｎ+ ＩｎＰ層１０を０．
２μｍ、ｎ- 型ＩｎＧａＡｓ５ｎｍ／ＩｎＡｌＡｓ１０
ｎｍヘテロ周期構造光吸収層１５を基板に垂直方向に
０．５μｍ、ｐ+ 型ＩｎＧａＡｓ層１２を０．２μｍ、
ｐ+ ＩｎＰ層１３を０．５μｍ順次積層する。ここで、
ヘテロ周期構造は基板に垂直な構造である。ドライエッ
チング方によりメサ状に加工した後、メサの両脇をポリ
イミド１４によって埋め込んだ。ｎ側電極７をＡｕＧｅ
／Ｎｉ１５０ｎｍとＴｉＰｔＡｕ５０ｎｍにより、ｐ側
電極８をＡｕＺｎ１２０ｎｍを形成することにより図７
の素子が完成する。光は基板面に平行に光吸収層に入射
する。このヘテロ界面が基板に垂直なヘテロ周期構造
は、図５に示した例と同じ方法で形成できる。このヘテ
ロ周期構造によりエネルギー溝が形成され、ここではＩ
ｎＧａＡｓ層がエネルギー溝になっている。井戸層であ
るＩｎＧａＡｓ層の幅は、キャリアを局在させ一方向に
高速走行させるために、キャリアのフォノン散乱長より
短い５ｎｍとした。これにより、光吸収層で発生した電
子及び正孔はこのエネルギー溝に閉じこめられ、基板面
に水平方向に自由度のない実質的にはいわゆる２次元チ
ャネルを高速走行することになる。ここで光吸収層のう
ちＩｎＧａＡｓ層には、０．５％の圧縮歪が付加されて
いる。これにより、図８（ａ）に示すように、半導体基
板に垂直方向において（ヘテロ周期界面に対しては、水
平方向）、ライトホールバンドとヘビーホールバンドが
逆転・分離し、前者が基底準位となる。即ち、正孔質量
が１／７になったことと等価となる。上記の構造により
ヘテロ周期構造光吸収層で発生した光励起キャリアは、
井戸層により形成されたエネルギー溝に沿ってバリステ
ィックに走行し、且つ、正孔質量が低減されているの
で、正孔走行時間がより低減される。尚、図８（ｂ）
は、光吸収層のヘテロ周期構造の基板面に平行でかつ積
層方向に垂直なバンド構造図である。
【００２７】本実施例の受光素子は、前記の素子構造を
有することにより遮断周波数９０ＧＨｚの高速応答を実
現した。量子効率は７０％である。本実施例の素子は、
具体的には、ＭＯＭＢＥ、ＭＢＥ、ＭＯＶＰＥ等の成長
技術により実現が可能である。
有することにより遮断周波数９０ＧＨｚの高速応答を実
現した。量子効率は７０％である。本実施例の素子は、
具体的には、ＭＯＭＢＥ、ＭＢＥ、ＭＯＶＰＥ等の成長
技術により実現が可能である。
【００２８】
【発明の効果】本発明によれば、従来のＰＩＮ−ＰＤに
比べ、感度を下げることなく２〜３倍速い高速応答特性
（≧２０ＧＨｚ）をもつ半導体受光素子が得られる。ま
た、導波路型ＰＩＮ−ＰＤにおいても歪の効果及びバリ
スティック走行の効果により成功走行時間が大幅に低減
され超高速応答特性（＞６０ＧＨｚ）を有する半導体受
光素子を得ることができる。
比べ、感度を下げることなく２〜３倍速い高速応答特性
（≧２０ＧＨｚ）をもつ半導体受光素子が得られる。ま
た、導波路型ＰＩＮ−ＰＤにおいても歪の効果及びバリ
スティック走行の効果により成功走行時間が大幅に低減
され超高速応答特性（＞６０ＧＨｚ）を有する半導体受
光素子を得ることができる。
【図１】本発明の一実施例により形成されたＰＩＮ−Ｐ
Ｄの断面図。
Ｄの断面図。
【図２】図１に示した素子のバンド構造図。
【図３】本発明の一実施例により形成された導波路型Ｐ
ＩＮ−ＰＤの断面図。
ＩＮ−ＰＤの断面図。
【図４】図３に示した素子のバンド構造図。
【図５】本発明の一実施例により形成されたＰＩＮ−Ｐ
Ｄの断面図。
Ｄの断面図。
【図６】図５に示した素子のバンド構造図。
【図７】本発明の一実施例により形成された導波路型Ｐ
ＩＮ−ＰＤの断面図。
ＩＮ−ＰＤの断面図。
【図８】図７に示した素子のバンド構造図。
【図９】ヘテロ界面が基板に垂直なヘテロ周期構造の結
晶成長の過程を示した図。
晶成長の過程を示した図。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰバッファ層 ３ ０．２５％引っ張り歪負荷ｎ- 型ＩｎＧａＡｓ光
吸収層 ４ ｎ型ＩｎＰウィンドウ層 ５ ｐ+ 型拡散層（受光領域） ６ パッシベーション膜（Ｓｉ3 Ｎ4 ） ７ ｎ側オーミック用電極 ８ ｐ側オーミック用電極 ９ 半絶縁性ＩｎＰ基板 １０ ｎ+ ＩｎＰ層 １１ ０．５％引っ張り歪み負荷ｎ- ＩｎＧａＡｓ光
吸収層 １２ ｐ+ ＩｎＧａＡｓ層 １３ ｐ+ ＩｎＰ層 １４ ポリイミド １５ ｎ- 型ＩｎＧａＡｓ５ｎｍ（０．５％圧縮歪負
荷）／ＩｎＡｌＡｓ１０ｎｍヘテロ周期構造光吸収層
吸収層 ４ ｎ型ＩｎＰウィンドウ層 ５ ｐ+ 型拡散層（受光領域） ６ パッシベーション膜（Ｓｉ3 Ｎ4 ） ７ ｎ側オーミック用電極 ８ ｐ側オーミック用電極 ９ 半絶縁性ＩｎＰ基板 １０ ｎ+ ＩｎＰ層 １１ ０．５％引っ張り歪み負荷ｎ- ＩｎＧａＡｓ光
吸収層 １２ ｐ+ ＩｎＧａＡｓ層 １３ ｐ+ ＩｎＰ層 １４ ポリイミド １５ ｎ- 型ＩｎＧａＡｓ５ｎｍ（０．５％圧縮歪負
荷）／ＩｎＡｌＡｓ１０ｎｍヘテロ周期構造光吸収層
Claims (4)
- 【請求項１】 光吸収によりキャリアを生成する光吸収
層を少なくとも備え、前記光吸収層の面に平行な方向の
引っ張り歪が前記光吸収層に負荷されたことを特徴とす
る半導体受光素子。 - 【請求項２】 光吸収によりキャリアを生成する光吸収
層を少なくとも備えた半導体受光素子において、前記光
吸収層が、ヘテロ界面が基板面に対してほぼ垂直でか
つ、印加電界方向にほぼ平行であるヘテロ周期構造を有
するタイプ１の超格子構造から成り、基板面に平行な方
向の圧縮歪が前記超格子構造を構成する井戸層に負荷さ
れていることを特徴とする半導体受光素子。 - 【請求項３】 請求項１または２記載の半導体受光素子
において、光が光吸収層の面に垂直な方向から入射する
構造を備えたことを特徴とする半導体受光素子。 - 【請求項４】 請求項１または２記載の半導体受光素子
において、光が光吸収層の面に平行に入射する導波路型
の構造を備えたことを特徴とする半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4302070A JPH06151940A (ja) | 1992-11-12 | 1992-11-12 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4302070A JPH06151940A (ja) | 1992-11-12 | 1992-11-12 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151940A true JPH06151940A (ja) | 1994-05-31 |
Family
ID=17904558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4302070A Withdrawn JPH06151940A (ja) | 1992-11-12 | 1992-11-12 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151940A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181581A (ja) * | 2010-02-26 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | フォトダイオード |
| JP2014029940A (ja) * | 2012-07-31 | 2014-02-13 | Fujitsu Ltd | 光検出器、これを用いた撮像装置、及び光検出器の製造方法 |
| JP2017228569A (ja) * | 2016-06-20 | 2017-12-28 | 日本電信電話株式会社 | アバランシェフォトダイオードおよびその製造方法 |
| JP2020170753A (ja) * | 2019-04-01 | 2020-10-15 | 富士通株式会社 | 光検出器、これを用いた撮像装置、及び光検出器の製造方法 |
| FR3119710A1 (fr) * | 2021-02-05 | 2022-08-12 | Lynred | Détecteur infrarouge amélioré via l'ingénierie de la masse effective des porteurs de charges. |
-
1992
- 1992-11-12 JP JP4302070A patent/JPH06151940A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181581A (ja) * | 2010-02-26 | 2011-09-15 | Nippon Telegr & Teleph Corp <Ntt> | フォトダイオード |
| JP2014029940A (ja) * | 2012-07-31 | 2014-02-13 | Fujitsu Ltd | 光検出器、これを用いた撮像装置、及び光検出器の製造方法 |
| JP2017228569A (ja) * | 2016-06-20 | 2017-12-28 | 日本電信電話株式会社 | アバランシェフォトダイオードおよびその製造方法 |
| JP2020170753A (ja) * | 2019-04-01 | 2020-10-15 | 富士通株式会社 | 光検出器、これを用いた撮像装置、及び光検出器の製造方法 |
| FR3119710A1 (fr) * | 2021-02-05 | 2022-08-12 | Lynred | Détecteur infrarouge amélioré via l'ingénierie de la masse effective des porteurs de charges. |
| WO2022167419A3 (fr) * | 2021-02-05 | 2022-11-10 | Lynred | Detecteur infrarouge ameliore via l'ingenierie de la masse effective des porteurs de charges |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937404B2 (ja) | 半導体受光素子 | |
| US5121181A (en) | Resonant tunneling photodetector for long wavelength applications | |
| EP0506127B1 (en) | Semiconductor photodetector using avalanche multiplication | |
| JP4702977B2 (ja) | 受光装置 | |
| US5432361A (en) | Low noise avalanche photodiode having an avalanche multiplication layer of InAlAs/InGaAlAs | |
| JP3254532B2 (ja) | アバランシェホトダイオード | |
| EP1134812A2 (en) | Avalanche photodiode | |
| JPH06151940A (ja) | 半導体受光素子 | |
| JP2590817B2 (ja) | ホトデイテクタ | |
| JP2844822B2 (ja) | アバランシェフォトダイオード | |
| JP2730472B2 (ja) | 半導体受光素子 | |
| JPH051629B2 (ja) | ||
| JP2671569B2 (ja) | アバランシェフォトダイオード | |
| JPH04241473A (ja) | アバランシェフォトダイオード | |
| JPH03291978A (ja) | アバランシェフォトダイオード | |
| JPH05291609A (ja) | 光半導体装置 | |
| JPH0774381A (ja) | 半導体受光素子 | |
| JP2661548B2 (ja) | 半導体受光素子 | |
| JPH0265279A (ja) | 半導体受光素子 | |
| JP3018589B2 (ja) | 半導体受光素子 | |
| JPH06237009A (ja) | アバランシェフォトダイオード | |
| JP2669040B2 (ja) | アバランシェ・フオトダイオード | |
| JP2723069B2 (ja) | 半導体受光素子 | |
| JPH08162664A (ja) | 半導体受光素子 | |
| JPH0437594B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |