JPH0832105A

JPH0832105A - 光半導体装置

Info

Publication number: JPH0832105A
Application number: JP6169215A
Authority: JP
Inventors: Shoichi Hanatani; 昌一花谷; Hitoshi Nakamura; 均中村; Shigehisa Tanaka; 滋久田中; Masato Shishikura; 正人宍倉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-07-21
Filing date: 1994-07-21
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】Ｇｂｉｔ／ｓ帯光ファイバ伝送システム、光
信号処理システム等に用いるＩＣ駆動電圧のみ動作可能
なＡＰＤ、超高速応答可能なＡＰＤ及び他の電子回路と
集積可能なＡＰＤを提供する。【構成】光吸収層と超格子増倍層５を導波路コア４，
６の一部に形成する。【効果】電界を印加する方向の厚みが薄くなるので、
必要なバイアス電圧の低下、キャリア走行時間の短縮、
電子デバイスの微細加工が可能になる。その結果、ＩＣ
駆動電源でＡＰＤ駆動や超高速応答可能なＡＰＤ及びそ
のシステムが歩留まり良く作製できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ファイバ伝送システ
ム、光信号処理システム等において、光信号を電気信号
に変換する光半導体装置に関する。

【０００２】

【従来の技術】近年急速に発展している幹線系大容量光
ファイバ伝送システムは、将来の高度情報化社会の構築
には不可欠となった。一方、将来の情報処理システム、
例えば超並列計算機や大容量交換機等では、電気信号配
線がボトルネックになっている。このような情報処理装
置内の信号配線を光で並列接続する所謂光インタコネク
トは、このボトルネックを解消し、システムの高性能化
を可能にするものとして注目されている。並列同期伝送
方式を用いる光インタコネクトでは、モジュールの高速
化・高スループット化・小型化・高信頼化のために、適
用する光デバイスは、並列アレイ状にモノリシック集積
されている。

【０００３】この光インタコネクトにおいて、光受信部
で光電変換する受光素子には低バイアス電圧（例えば５
Ｖ程度）で動作可能なpin 構造を持つＰＩＮフォトダイ
オード（以下、ＰＩＮ−ＰＤと略す）を用いる。システ
ムの高速化・高スループット化・小型化・高信頼化のた
めに、並列同期伝送方式を用いるので、ＰＩＮ−ＰＤは
並列アレイ状にモノリシック集積化する必要がある。松
田等は（松田その他：’装置間光インタコネクト用高速
・低容量８チャネルＰＤアレイ’電子情報通信学会技術
研究報告 OQE92-169, p.19-24(1993))、光吸収層をInGa
As層とするInP系８チャネルモノリシック集積化ＰＩＮ
−ＰＤアレイを試作し、２００Ｍｂｉｔ／ｓ／ｃｈ−８
チャネル装置間光インタコネクトに適用している。

【０００４】図３にこの従来例のＰＩＮ−ＰＤの構造
図、図４にアレイ状にモノリシック集積化した構造図を
示す。フリップチップ実装可能な裏面光入射構造であ
る。これは、アレイ化した場合カソード側共通インピー
ダンスを低減し、信号漏れ込みによりクロストークを抑
圧するためである。従来例は以下の手法により作製され
る。即ち、ＰＩＮ−ＰＤ１４は、有機金属気相成長法
（以下ＭＯＶＰＥ法と略す）により、n+-InP基板２上に
ノンドープInPバッファ層１５（厚み2μm）、ノンドー
プInGaAs光吸収層１６（厚み2.2μm）、SiドープInPバ
ッファ層１７（厚み1μm）、ノンドープInGaAsPコンタ
クト層１８（厚み0.7μm）を順次連続成長させた後、Br
系エッチング液でメサエッチした。ｐｎ接合２０は、Zn
の選択拡散１９により光吸収層１６とInPバッファ層１
７の界面に設けた。次に素子の絶縁保護化のためにＳｉ
Ｎｘ膜３９を図のように設け、ｐ電極１０とｎ電極１１
をAu/Pt/Ti金属多層膜で形成した。基板裏面にＳｉＮｘ
反射防止膜２１を設けた。ここでは、素子単体の作製に
ついて述べたが、図４に示す８チャネルにアレイ化した
場合もまったく同様に作製可能である。このようにして
作製された従来例は、動作電圧５Ｖで、素子容量０．２
５ｐＦ、暗電流３５ｐＡ、3dB-帯域幅９．５ＧＨｚ、ク
ロストーク３０ｄＢ以下（＠３ＧＨｚ）の特性を持つ。
また、８チャネルアレイでの量子効率のバラツキは平均
量子効率９０％に対し、±２％程度と均一性も良い。

【０００５】

【発明が解決しようとする課題】上記従来技術におい
て、受光素子で光電変換された受信信号は、信号処理す
る前に所定の振幅まで増幅されなければならない。従っ
て、受光素子に対応する数だけの増幅回路が受光素子同
様、ＩＣ上にアレイ化される。一般的にこの増幅回路に
必要な利得即ちトランスインピーダンスは６０ｄＢ以上
である。このような高利得な増幅回路を内蔵するため、
ＩＣ内で生じるクロストークが大きくなり、チャネル数
及び伝送速度を制限する。又、発振などを起こしやすく
なり、歩留まり低下等の問題が生じる。このような問題
点を解決するためには、受光素子をＰＩＮ−ＰＤから、
利得を持つ即ち雪崩増倍型受光素子（以下ＡＰＤと略
す）に換え、光電変換の際に信号振幅を増幅し、受信増
幅回路の負荷を軽くすることにより可能である。しか
し、一般にＡＰＤは３０Ｖ以上のバイアス電圧を必要と
し、このような光インタコネクトのように５Ｖ程度の単
一電源システムには、適用できない。

【０００６】本発明の目的は上記従来技術の問題点であ
るＡＰＤの高動作電圧により、ＰＩＮ−ＰＤしか適用で
きずシステム性能が低下したり、歩留まりが低下する等
を解決する光半導体装置を提供することである。

【０００７】

【課題を解決するための手段】上記目的は以下の手段に
より達成される。即ち、素子構造に導波路を採用し、光
信号は導波路端面より入射し、導波路内を伝搬する。導
波路のコア部の少なくとも一部が光吸収層及び増倍層と
し、電界は導波路垂直方向に印加する。従って吸収生成
したキャリアは、導波路に対し垂直方向に走行し、検出
される。増倍層には超格子構造を用いる。この解決手段
は、動作電圧を高くする要因である光吸収の厚みと増倍
層をそれぞれ、充分量子効率を取れるよう導波路構造に
することにより、薄くしたこと、増倍層をバルク結晶材
料より低電界で増倍を得られる超格子構造にしたことで
ある。さらに導波路への光閉じ込めを良くするためにこ
れら光吸収層と増倍層をコアの一部に設けることで量子
効率はさらに改善される。薄い吸収層にすると、動作電
圧が下げられることは容易にわかるのことなので、超格
子構造の低電圧動作の効果を以下に説明する。

【０００８】図５にＩｎＡｌＡｓ／ＩｎＧａＡｓ超格子
と現在光通信システムで最も多く使用されているＩｎＰ
−ＡＰＤの衝突イオン化率の電界依存性の一例を示す。
図からわかるようにＩｎＰバルク結晶ではホールのイオ
ン化率は電界が４００ｋＶ／ｃｍ以上になると１０⁴／
ｃｍ以上になるのに対し、超格子では、電子のイオン化
率は３００ｋＶ／ｃｍ以下の電界でも１０⁴／ｃｍ以上
になる。これは超格子が持つ障壁層と井戸層ヘテロ界面
でのエネルギー差を走行するキャリアが利用して高効率
な増倍作用が得られていることを示す。例えば、３００
ｋＶ／ｃｍの電界を素子厚０．１μｍの素子に与えるに
はバイアス電圧は３Ｖで良い。増倍率は増倍層厚にも依
存するので、超格子層厚をパラメータにして増倍率のイ
オン化率依存性を計算した結果を図６に示す。厚み０．
１５μｍの超格子で増倍率を５以上得るには、７×１０
⁴／ｃｍ以上の電子のイオン化率が必要なことがわか
る。これは超格子に歪等を導入して上記ヘテロ界面での
エネルギー差を格子整合したＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ超格子のものより大きするなどの工夫により可能であ
る。

【０００９】したがって、以上述べた手段により従来の
ＡＰＤの動作電圧を格段に下げ、前述のようなシステム
への導入が可能になり、システム性能低下や歩留まり低
下等の問題がなくなる。

【００１０】

【作用】本発明の方法では、導波路構造を採用し、電界
を導波路に対し垂直方向に印加し、生成キャリアを入射
光の伝搬方向に垂直に走行させ、コアの一部を光吸収に
し、増倍層には超格子を用いて、光吸収層を薄くしても
充分高い量子効率を、低電界でも増倍が得られるので、
動作電圧をＩＣを駆動する電圧程度まで下げることがで
きる。これにより、ＡＰＤ駆動用専用電源が不必要とな
り、例えば高速・マルチチャネル光並列伝送用モジュー
ルの性能が向上し、且つその歩留まりも向上する。上記
の手段は固体ソース又はガスソースＭＢＥ法により容易
に実現可能である。

【００１１】尚、上記の手段は素子の低電圧動作化に有
効のみならず、高速化、高機能化に有効である。これの
効果については、実施例を用いて説明する。

【００１２】

【実施例】以下、図１に示す本発明の一実施例を説明を
する。図１は本発明による超格子ＡＰＤの構造断面図で
ある。本発明は超格子層内で光吸収と増倍を行う低電圧
動作を狙ったものである。図２には本発明の導波路型超
格子ＡＰＤの素子概観図を示す。本発明の実施例１の製
法には固体ソースのＭＢＥ法を用いた。成長温度、砒素
圧、燐圧はそれぞれ５００℃、１×１０−⁵Torr、８×
１０−⁵Torrとした。n+-InP基板２（不純物濃度２×１
０¹⁸/cm³，厚み４００μm）上に成長する半導体層は基
板に対し０．０２％以内の精度で格子整合させた。成長
手順は以下のとおりである。まず、n+-InP基板２上にSi
ドープn+-InAlAs層３（不純物濃度２×１０¹⁸/cm³，厚
み０．７μm）、Siドープn+-InGaAlAsクラッド層４（不
純物濃度２×１０¹⁸/cm³，厚み０．１３μm、バンドギ
ャップ波長１．２５μm）、ノンドープInAlAs/InGaAs超
格子光吸収／増倍層５（障壁層厚＝１５nm、井戸層厚＝
１２nm、４周期）、Beドープp+-InGaAlAs層６（不純物
濃度２×１０¹⁸/cm³，厚み０．１３μm、バンドギャッ
プ波長１．２５μm）、Beドープp+-InAlAs層７（不純物
濃度２×１０¹⁸/cm³，厚み０．７μm）、p+-InGaAsコン
タクト層８（不純物濃度６×１０¹⁹/cm³，厚み０．１μ
m）を順次連続成長し、導波路型超格子ＡＰＤ用半導体
積層構造を形成した。メサエッチングにはＢｒ系のウェ
ットエッチングを用い、導波路幅５μｍ、導波路長３０
μｍの導波路を形成した。ポリイミド膜１０を図１のよ
うに設け、素子の絶縁保護化、平面化、寄生容量の低減
化を行った。ｐ電極１０には電子ビームを用いた真空蒸
着法により形成したTi/Pt/Au膜を、ｎ電極１１には抵抗
線加熱方式の真空蒸着法によりAuGe/Ni/Au膜を用いた。
更に光入力部となる導波路端面には、半導体レーザなど
で用いる手法によりSiNx反射防止膜を設け、導波路端面
での反射による量子効率の低下を防止した。光ファイバ
１３から入射される受信光信号１２は図２に示すように
導波路端面より光吸収層を含むコアを光吸収されながら
伝搬する。

【００１３】次に本素子の特性について述べる。図７は
本素子の電圧−電流特性を示す。図からわかるように本
素子の降伏電圧は約６Ｖ、動作電圧５Ｖで増倍率６を得
た。このような低動作電圧の例は今までに報告されたこ
とがない。この時の暗電流は約０．１μAである。この
暗電流は適用するシステムでの受信光電力が比較的高い
ために問題とならない。量子効率は導波路端面での光結
合損により、約７０％であった。本素子の周波数特性は
３ＧＨｚ以上の帯域幅を持ち、帯域内フラットネスは
０．３ｄＢ以内であった。

【００１４】本発明を用いて、光インタコネクトのよう
な並列同期伝送システム用に図８に示すようにアレイ化
した。実施例では１０チャネルである。チャネル内での
増倍特性のバラツキはほとんどなく、ＩＣと連携動作さ
せたところ、−５．２Ｖ単一電源動作で増倍率約４を得
た。これによりＩＣのトランスインピーダンスは従来と
比較して１／４まで下げることができた。これによりク
ロストークが１０ｄＢ以上下げること、ＩＣの高速化が
可能になり、システムは６００Ｍｂｉｔ／ｓまで高速デ
ータ転送可能になった。

【００１５】本発明の実施例の超格子層５を歪ＩｎＡｌ
Ａｓ／ＩｎＧａＡｓ超格子に換えて、ヘテロ界面のエネ
ルギー差を約０．１ｅＶ拡げた所、バイアス電圧５Ｖで
増倍率１０以上を得た。暗電流には大きな増減はなかっ
た。この素子を適用することにより、アレイモジュール
のより高性能化が可能になる。

【００１６】図９は本発明によるもう一つの実施例を示
す導波路型超格子ＡＰＤ２３の素子断面構造図である。
本素子は前述の高速化を図ったものである。超格子層５
の代わりに、ノンドープInAlAs/InGaAs超格子増倍層２
４（障壁層厚＝１５nm、井戸層厚＝4nm、９周期）、p-I
nAlAs／InGaAs電界緩和層２５（不純物濃度〜３．８×
１０¹⁷/cm³，InAlAs層厚０．０９μm、InGaAs層厚０．
０１μm）、p--InGaAs光吸収層２６（不純物濃度〜２×
１０¹⁵/cm³，厚み０．３μm)にして、本素子を図１の実
施例と同様にして形成した。

【００１７】得られた特性は降伏電圧１５Ｖ、増倍率１
０での暗電流約０．２μAである。量子効率は７０％、
図１０に示すように利得帯域幅積は１５０ＧＨｚを得
た。吸収層を０．３μmと薄くすることができたため
に、キャリアの走行時間制限が５０ＧＨｚ以上まで延
び、増倍率５でも３ｄＢ帯域４０ＧＨｚを得た。これに
より、従来のＰＩＮ−ＰＤを用いたフロントエンドと比
較して、Ｓ／Ｎ比を１０ｄＢ以上改善でき、４０Ｇｂｉ
ｔ／ｓ用高感度フロントエンドが可能となった。

【００１８】図１１は本発明によるさらにもう一つの実
施例を示す導波路型超格子ＡＰＤとＨＥＭＴを用いたプ
リアンプの光電子集積回路２７の素子断面構造図であ
る。本素子は前述の高機能化を図ったものである。超格
子層５の代わりに、ノンドープInAlAs/InGaAs超格子増
倍層２４（障壁層厚＝１５nm、井戸層厚＝４nm、１１周
期）、p-InAlAs／InGaAs電界緩和層２５（不純物濃度〜
３．８×１０¹⁷/cm³，InAlAs層厚０．０９μm、InGaAs
層厚０．０１μm）、p--InGaAs光吸収層２６（不純物濃
度〜２×１０¹⁵/cm³，厚み０．４μm)にして、本受光素
子部を図１の実施例と同様にして形成した。電子回路部
の特にＨＥＭＴは一般的によく用いられるようにキャリ
ア供給層所謂２次元電子ガス層３１にはプレーナドープ
層を用いた。半絶縁性ＩｎＰ基板２８上にＩｎＰ層２
９、ＩｎＧａＡｓ層３０、２次元電子ガス層３１、Ｉｎ
ＡｌＡｓ層３２、ＩｎＧａＡｓ層３３をガスソースＭＢ
Ｅ法で順次形成し、さらに超格子ＡＰＤ部半導体層を前
述の実施例で述べたのと同様にして形成する。その後、
選択エッチングで電子回路部上にある超格子ＡＰＤ部半
導体層を除去し、通常のＨＥＭＴ形成プロセスを行う。
この際、超格子ＡＰＤ部半導体層は導波路構造を採用し
ているために、全体の半導体層の厚み４μm程度ある従
来の面入射型に比べ、厚み３μm以下にまで薄くでき
る。このことはＨＥＭＴの特性を支配するゲート長微細
加工がより可能になる。従って、従来ではゲート長が１
μm程度であったものが０．５μm以下まで微細化でき
た。尚、受光部の基板２８を予めエッチング等で溝を設
け、段差軽減の工夫を施すとさらにゲート長が０．３μ
m程度が可能になった。本実施例ではゲート長０．５μm
である。図１２は本実施例の光電子集積回路の回路図で
ある。帰還抵抗８００Ωを用いるトランスインピーダン
ス型プリアンプである。抵抗はＨＥＭＴのチャネル層
を、レベルシフトダイオードはＨＥＭＴのゲートと同等
の構造を用いた。

【００１９】得られたＨＥＭＴの遮断周波数は５０ＧＨ
ｚ以上あった。超格子ＡＰＤの特性は上述の高速用のも
のとほぼ同等で利得帯域幅積１４０ＧＨｚである。ＡＰ
Ｄの増倍率１２までの動作で、３ｄＢ帯域幅１０ＧＨｚ
を得た。本素子を用いて１０Ｇｂｉｔ／ｓ光伝送を行っ
た所、受信感度−２７ｄＢｍ（＠エラーレート＝１０-
¹¹）を得、１０Ｇｂｉｔ／ｓ光伝送に近年頻繁に用いら
れる光ファイバアンプを用いることなく、伝送距離８０
ｋｍ程度のシステム構築が可能になった。

【００２０】今までに述べてきた本発明の実施例は、容
易にわかるように材料、結晶成長方法、プロセス依存し
ない。

【００２１】

【発明の効果】本発明によれば、ＡＰＤの光吸収層十分
薄くし、ＡＰＤの増倍電界を従来より下げることができ
る。その結果、ＡＰＤの動作電圧をＩＣ駆動用単一電源
から与えることができ、ＡＰＤを用いたモジュールの高
速化、高密度化が達成でき、且つ歩留まりが向上してコ
スト低減が実現できる。本発明はその他に、素子の高速
化、高機能化に有効であり、小型高性能の光受信器が実
現できる。

【図面の簡単な説明】

【図１】本発明の一実施例素子断面構造図。

【図２】本発明の一実施例素子概観図。

【図３】従来例の素子概観図。

【図４】モノリシック集積化した従来例。

【図５】ＩｎＰバルクと超格子のイオン化率。

【図６】超格子ＡＰＤ増倍率のイオン化率依存性。

【図７】本発明の一実施例の電圧電流特性。

【図８】モノリシック集積化した本発明の実施例。

【図９】本発明のもう一つの実施例の素子断面構造図。

【図１０】本発明のもう一つの実施例の帯域幅増倍率依
存性。

【図１１】本発明のもう一つの実施例となる電子回路と
集積化した素子断面構造図。

【図１２】電子回路と集積化した素子の回路図。

【符号の説明】

１…本発明の実施例、２…ｎ−ＩｎＰ基板、３…ｎ−Ｉ
ｎＡｌＡｓ層、４…ＩｎＧａＡｌＡｓコア層、５…Ｉｎ
ＡｌＡｓ／ＩｎＧａＡｓ超格子光吸収増倍層、６…Ｉｎ
ＧａＡｌＡｓコア層、７…ｐ−ＩｎＡｌＡｓ層、８…ｐ
−ＩｎＧａＡｓコンタクト層、９…ポリイミド埋め込み
層、１０…ｐ−電極、１１…ｎ−電極、１２…受信光信
号、１３…ファイバ、１４…従来例、１５…ＩｎＰ層、
１６…ＩｎＧａＡｓ層、１７…ＩｎＰ層、１８…ＩｎＧ
ａＡｓＰ層、１９…Ｚｎ拡散領域、２０…ｐｎ接合、２
１…反射防止膜、２２…アレイ化した従来例、２３…本
発明のもう一つの実施例、２４…ＩｎＧａＡｓ光吸収
層、２５…ＩｎＡｌＡｓ／ＩｎＧａＡｓ電界緩和層、２
６…ＩｎＡｌＡｓ／ＩｎＧａＡｓ超格子増倍層、２７…
アレイ化した本発明、２８…ＩｎＰ半絶縁性基板、２９
…ＩｎＰ層。

フロントページの続き (72)発明者宍倉正人東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された光導波路と光吸
収部とアバランシェ増倍部とを有し、受信信号光は該導
波路方向に入射し、該光吸収部で光吸収後生成したキャ
リアが走行する方向は該信号光の進行方向と異なり、該
キャリアの少なくとも一部は半導体内走行中に該アバラ
ンシェ増倍部で増倍作用を受けて光検出される光半導体
受光装置において、少なくとも導波路内の伝搬部、即ち
コアの一部で光吸収が生じることを特徴とする光半導体
装置。
【請求項２】請求項１に記載の光半導体装置において、
該アバランシェ増倍部が多重量子井戸構造、即ち超格子
であることを特徴とする光半導体装置。
【請求項３】請求項２に記載の光半導体装置において、
該超格子層の厚みが０．３μｍ以下であることを特徴と
する光半導体装置。
【請求項４】請求項２又は３に記載の光半導体装置にお
いて、該超格子層内で光吸収及び増倍が生じることを特
徴とする光半導体装置。
【請求項５】請求項４に記載の光半導体装置において、
降伏電圧が１０Ｖ以下であることを特徴とする光半導体
装置。
【請求項６】請求項５に記載の光半導体装置において、
動作電圧が５Ｖ以下で増倍作用を有し、光電変換効率が
１Ａ／Ｗ以上になることを特徴とする光半導体装置。
【請求項７】請求項４乃至６のいずれかに記載の光半導
体装置において、該超格子層が歪超格子であることを特
徴とする光半導体装置。
【請求項８】請求項１乃至３のいずれかに記載の光半導
体装置において、該光吸収部と該アバランシェ増倍部と
が構造的に分離され、該増倍層にはイオン化率が他方よ
り高いキャリアが該光吸収層より注入される構造を有す
ることを特徴とする光半導体装置。
【請求項９】請求項８に記載の光半導体装置において、
少なくとも２０ＧＨｚ以上の高速応答可能なことを特徴
とする光半導体装置。
【請求項１０】請求項１乃至９のいずれかに記載の光半
導体装置において、該半導体基板に該検出光信号を増幅
する等の信号処理を行う電子回路がモノリシック集積さ
れていることを特徴とする光半導体装置。
【請求項１１】請求項１０に記載の光半導体装置におい
て、該電子回路に用いる電子デバイス（トランジスタ）
が二次元電子ガス輸送を用いる構造を有することを特徴
とする光半導体装置。
【請求項１２】請求項１０に記載の光半導体装置におい
て、該電子回路に用いる電子デバイス（トランジスタ）
がヘテロ接合を有するバイポーラトランジスタであるこ
とを特徴とする光半導体装置。
【請求項１３】請求項１０に記載の光半導体装置におい
て、該半導体基板がＳｉであり、電子回路に用いる電子
デバイス（トランジスタ）がＳｉで形成されることを特
徴とする光半導体装置。
【請求項１４】請求項１乃至１３のいずれかに記載の光
半導体装置において、増倍率を高々５程度で動作するこ
とを特徴とする光半導体装置。
【請求項１５】請求項１乃至１４のいずれかに記載の光
半導体装置において、該半導体基板上に形成される光電
変換素子がIII−V族の化合物半導体、特にIII族はＩ
ｎ、Ｇａ、Ａｌ、Ｖ族はＡｓ、Ｐ、Ｓｂで形成されるこ
とを特徴とする光半導体装置。
【請求項１６】請求項１５に記載の光半導体装置におい
て、該光電変換素子がＩｎ z1 Ａｌ z2 Ｇａ 1-z1-z2
Ａｓ（z1、z2＝０〜１、z1＋z2＜１）とＩｎ 1-x Ｇａ
x Ａｓy Ｐ 1-y （x、y＝０〜１）の組合せによる化合
物半導体で形成されることを特徴とする光半導体装置。
【請求項１７】請求項１５に記載の光半導体装置におい
て、該光電変換素子がＩｎ x1 Ａｌ x2 Ｇａ 1-x1-x2
Ａｓ（x1、x2＝０〜１、x1＋x2＜１）とＩｎ y1 Ａｌ y
2 Ｇａ1-y1-y2 Ａｓ（y1、y2＝０〜１、y1＋y2＜１）の
組合せによる化合物半導体で形成されることを特徴とす
る光半導体装置。
【請求項１８】請求項１乃至１７のいずれかに記載の光
半導体装置の何れか一種類が複数個アレイ上にモノリシ
ック集積化されていることを特徴とする光半導体装置。
【請求項１９】請求項１乃至１８のいずれかに記載の光
半導体装置を構成要素の少なくとも一部にした光伝送も
しくは光情報処理用受信モジュール。
【請求項２０】請求項１乃至１８のいずれかに記載の光
半導体装置を使用することを特徴とする光伝送用もしく
は光情報処理用受信システム。
【請求項２１】請求項１乃至１８のいずれかに記載の光
半導体装置を使用することを特徴とする光伝送用もしく
は光情報処理システム。