JP4084958B2 - 半導体受光装置の製造方法 - Google Patents
半導体受光装置の製造方法 Download PDFInfo
- Publication number
- JP4084958B2 JP4084958B2 JP2002151241A JP2002151241A JP4084958B2 JP 4084958 B2 JP4084958 B2 JP 4084958B2 JP 2002151241 A JP2002151241 A JP 2002151241A JP 2002151241 A JP2002151241 A JP 2002151241A JP 4084958 B2 JP4084958 B2 JP 4084958B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- crystal
- buried layer
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000013078 crystal Substances 0.000 claims description 111
- 239000000758 substrate Substances 0.000 claims description 57
- 150000001875 compounds Chemical class 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 22
- 239000012535 impurity Substances 0.000 description 18
- 230000005684 electric field Effects 0.000 description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 14
- 230000007547 defect Effects 0.000 description 12
- 230000031700 light absorption Effects 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 9
- 230000003247 decreasing effect Effects 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体受光装置およびその製造技術に関し、特に、化合物半導体を用いたメサ型受光装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
特開２００１−１７７１４３号公報は、化合物半導体を用いた受光装置として、下地となる結晶にメサを形成し、このメサの周囲を適当な材料とキャリア濃度の結晶で埋め込んだ構造を開示している(以下、この構造を埋込みメサ型と称する)。
【０００３】
図２１は、上記公報に記載された埋込みメサ型の半導体受光装置を示す断面図である。この半導体受光装置の製造方法を簡単に説明すると、まずｎ型ＩｎＰ結晶からなる基板４０１の主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層４０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層４０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層４０４、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層４０５、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層４０６およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層４０７をＭＢＥ（分子線エピタキシー）法で順次成長させた後、コンタクト層４０７、キャップ層４０６、光吸収層４０５および電界調整層４０４をエッチングすることにより、基板４０１上に第１メサ４０８を形成する。
【０００４】
次に、上記基板４０１上に、第１メサ４０８とほぼ同じ高さを有する低不純物濃度の化合物半導体結晶からなる埋込み層４０９を成長させた後、埋込み層４０９およびその下層の結晶層をエッチングすることにより、第１メサ４０８の周囲に第２メサ４１０を形成する。その後、基板４０１上に保護膜４１２および電極４１３、４１４を形成し、さらに基板４０１の裏面に反射防止膜４１５を形成することにより、埋込みメサ型の半導体受光装置が完成する。
【０００５】
上記のような構造を有する埋込みメサ型の半導体受光装置は、ｐｎ接合（増倍層４０３と電界調整層４０４との界面が接合面となる）の電界強度が埋込み層４０９によって緩和されるので、埋込み層４０９を設けない単純なメサ型半導体受光装置にくらべて暗電流を減少できる利点がある。また、第１メサ４０８の周囲に第１メサ４０８とほぼ同じ高さを有する埋込み層４０９を設けることによって、チップの機械的強度が増すため、配線基板へのボンディングが容易になるなどの利点もある。
【０００６】
【発明が解決しようとする課題】
上記埋込みメサ型の半導体受光装置を製造する工程では、基板上に複数種類の化合物半導体からなる結晶層を積層し、これらの結晶層をパターニングして第１メサを形成する。ところが、これらの結晶層の中には、ＩｎＡｌＡｓ結晶のようなＡｌを含んだ化合物半導体結晶（例えばｐ型ＩｎＡｌＡｓ結晶からなるキャップ層）も含まれているので、第１メサを形成すると、その側壁に露出したＡｌの表面に安定な自然酸化膜が形成される。
【０００７】
そのため、第１メサの周囲に埋込み層を成長させると、Ａｌを含んだ結晶と埋込み層との界面に結晶欠陥や、界面準位が形成される。特に、不純物濃度が高いキャップ層と不純物濃度が低い埋込み層との間に結晶欠陥が存在した場合は、両者の間に電流パスが形成されるため、受光装置の暗電流が大きくなってしまう。暗電流の増加は、重要な受信感度特性を低下させるため、受光装置の信頼性を低下させ、著しい場合には、受光装置として機能しなくなる場合もある。
【０００８】
本発明の目的は、化合物半導体を用いたメサ型受光装置の暗電流を低減する技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の半導体受光装置は、半導体基板上に形成された第１導電型化合物半導体結晶層と、前記第１導電型化合物半導体結晶層の上部に形成された第２導電型化合物半導体結晶層とによってｐｎ接合が形成され、前記第２導電型化合物半導体結晶層には、その底部が前記ｐｎ接合に達しない第１メサが形成され、前記第１メサの周囲には、前記第１メサを取り囲む化合物半導体結晶からなる埋込み層を含み、その底部が少なくとも前記ｐｎ接合に達する第２メサが形成され、前記埋込み層と前記第１メサとの境界部近傍には、その底部が前記ｐｎ接合に達しない凹溝が設けられているものである。
【００１２】
本発明の半導体受光装置の製造方法は、以下の工程（ａ）〜（ｅ）を有している。
（ａ）半導体基板上に第１導電型化合物半導体結晶層を成長させ、前記第１導電型化合物半導体結晶層の上部に、前記第１導電型と反対導電型の第２導電型化合物半導体結晶層を成長させる工程、
（ｂ）前記第２導電型化合物半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型化合物半導体結晶層を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程、
（ｃ）前記第１メサの周囲に化合物半導体結晶からなる埋込み層を成長させる工程、
（ｄ）前記埋込み層と前記第１メサとの境界部近傍を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって凹溝を形成する工程、
（ｅ）前記第１メサとその周囲の前記埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記埋込み層およびその下部の前記第２導電型化合物半導体結晶層を、少なくとも前記第１導電型化合物半導体結晶層との界面に達する程度の深さにエッチングすることによって、前記凹溝が形成された領域の前記埋込み層をその一部に含む第２メサを前記第１メサの周囲に形成する工程。
【００１３】
上記した手段によれば、埋込み層と第１メサとの境界部近傍に凹溝を設けることによって、第１メサを構成する前記第２導電型化合物半導体結晶層のうち、アルミニウムを含有する化合物半導体結晶と埋込み層とが凹溝によって隔てられ、両者の間に電流パスが形成されないので、暗電流を低減することができる。
【００１４】
図２２は、第１メサの周囲に埋込み層を設けた半導体受光装置の暗電流−電圧特性の一例であり、［Ａ］はキャップ層をＩｎＡｌＡｓ結晶で構成した場合、［Ｂ］は比較のため、Ａｌを含まないＩｎＧａＡｓ結晶でキャップ層を構成した場合である。図から、例えば印加電圧が２５Ｖの場合、［Ｂ］はｎＡレベルであるが、［Ａ］はμＡレベルの高さである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
本実施の形態は、アバランシェホトダイオードからなる受光装置に適用したものであり、以下、その製造方法を図１〜図８を参照しながら説明する。
【００１７】
まず、図１に示すように、例えば不純物濃度が１×１０18／ｃｍ3のｎ型ＩｎＰ結晶からなる基板１０１を用意し、その主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層１０２（膜厚０．５μｍ、不純物濃度：１×１０18／ｃｍ3）、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層１０３（膜厚０．３μｍ、不純物濃度：１×１０14／ｃｍ3）、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる超格子構造の電界調整層１０４（膜厚０．０４μｍ、不純物濃度：８×１０17／ｃｍ3）、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層１０５（膜厚１．３μｍ、不純物濃度：１×１０15／ｃｍ3）、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層１０６（膜厚０．７μｍ、不純物濃度：１×１０18／ｃｍ3）およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層１０７（膜厚０．１μｍ、不純物濃度：５×１０18／ｃｍ3）を順次成長させる。これらの化合物半導体結晶層（１０２〜１０７）は、周知のＭＢＥ（分子線エピタキシー）法によって形成する。
【００１８】
次に、図２に示すように、コンタクト層１０７の上部にＣＶＤ法で堆積した酸化シリコン膜を周知のフォトリソグラフィ技術でパターニングすることによって、ハードマスク１２０を形成する。図示はしないが、ハードマスク１２０の平面形状は円形であり、その直径は２６μｍである。
【００１９】
次に、図３に示すように、上記ハードマスク１２０をマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５および電界調整層１０４をリン酸系のエッチング液で等方的にエッチングする。このとき、電界調整層１０４の途中でエッチングを停止し、ｐｎ接合面（電界調整層１０４とその下層の増倍層１０３との界面）が露出しないようにする。
【００２０】
ここまでの工程により、基板１０１上に第１メサ１０８が形成される。この第１メサ１０８の側壁は、基板１０１の主面に対して約８０度の傾斜をなしており、側壁の一部にはＡｌを含むキャップ層１０６が露出している。また、上記の等方性エッチングを行うと、ハードマスク１２０の下方の化合物半導体結晶層（１０２〜１０７）がサイドエッチングされるため、ハードマスク１２０の周辺部が第１メサ１０８の側壁に対して３μｍ程度オーバーハングする。
【００２１】
次に、図４に示すように、ＭＯＶＰＥ（有機金属気相成長）法を用いて第１メサ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層１０９（膜厚１．９μｍ、不純物濃度：５×１０15／ｃｍ3）を選択成長させる。このとき、第１メサ１０８の側壁からオーバーハングしたハードマスク１２０の下部領域で結晶の成長が抑制されるように埋込み層１０９の成長条件を制御することにより、ハードマスク１２０の下部の埋込み層１０９に深さ０．７μｍ程度の凹溝１１１が形成される。
【００２２】
次に、ハードマスク１２０を除去した後、図５に示すように、コンタクト層１０７および埋込み層１０９の上部に第１メサ１０８よりも径の大きい、直径４０μｍ程度の円形の平面形状を有するフォトレジスト膜１２１を形成し、このフォトレジスト膜１２１をマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５、電界調整層１０４、増倍層１０３、バッファ層１０２および基板１０１の表面をＢｒ（臭素）系のエッチング液で等方的にエッチングする。
【００２３】
ここまでの工程により、第１メサ１０８の周囲の基板１０１上に第２メサ１１０が形成される。この第２メサ１１０は、第１メサ１０８に対して同心円状の平面形状を有し、その側壁の一部には、ｐｎ接合面（電界調整層１０４とその下層の増倍層１０３との界面）が露出する。
【００２４】
次に、フォトレジスト膜１２１を除去した後、図６に示すように、基板１０１の表面全体を保護膜１１２で覆う。保護膜１１２は、例えば基板１０１上にＣＶＤ法で膜厚０．３μｍの酸化シリコン膜と膜厚０．２μｍの窒化シリコン膜とを堆積することによって形成する。
【００２５】
次に、図７に示すように、フォトレジスト膜（図示せず）をマスクにして保護膜１１２をドライエッチングすることにより、コンタクト層１０７および基板１０１のそれぞれの一部を露出させ、そこに電極１１３、１１４を形成する。電極１１３、１１４は、基板１０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐｔ膜／Ａｕ膜をパターニングすることによって形成する。
【００２６】
その後、図８に示すように、基板１０１の裏面側に膜厚０．２μｍの窒化シリコン膜からなる反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。このチップを配線基板に実装するには、例えば配線基板の対応する電極上にＡｕ／Ｓｎ半田を介して上記電極１１３、１１４をボンディングする。
【００２７】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最大９０であった。さらに、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００２８】
比較のため、第１メサ１０８の周囲の埋込み層１０９に凹溝１１１を形成しない従来構造のアバランシェホトダイオードに逆バイアスを印加したところ、降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２μＡ、５００ｎＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０に低下する劣化を示した。
【００２９】
本実施形態のアバランシェホトダイオードと従来構造のアバランシェホトダイオードで暗電流に差が生じる原因は、埋込み層１０９を構成するｐ型ＩｎＰ結晶中の欠陥の数および大きさにある。すなわち、従来構造では、埋込み層１０９が第１メサ１０８のキャップ層１０６から直接成長したために、埋込み層１０９の内部に約２μｍの長さを持つ３０〜５０個の結晶欠陥が発生した。一方、本実施の形態の構造では、埋込み層１０９の内部に結晶欠陥が形成されなかった。
【００３０】
これは、埋込み層１０９を選択成長させる際に、第１メサ１０８の側壁に対してオーバーハングしたハードマスク１２０の下部領域では、キャップ層１０６からの直接成長が抑制され、結晶中にＡｌを含まない光吸収層（ｐ型ＩｎＧａＡｓ結晶）１０５からの拡散的成長が支配的となるためである。
【００３１】
以上のように、本実施の形態によれば、埋込み層１０９の内部の結晶欠陥を大幅に減少することができるので、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００３２】
（実施の形態２）
本実施の形態によるアバランシェホトダイオードの製造方法を図９〜図１３を参照しながら説明する。
【００３３】
まず、図９に示すように、ｎ型ＩｎＰ結晶からなる基板１０１の主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層１０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層１０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層１０４、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層１０５、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層１０６およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層１０７をＭＢＥ法で順次成長させた後、コンタクト層１０７の上部に形成した酸化シリコンからなるハードマスク１２０をマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５および電界調整層１０４を等方的にエッチングすることにより、基板１０１上に第１メサ１０８を形成する。ここまでの工程は、前記実施の形態１の図１〜図３に示す工程と同じである。
【００３４】
次に、図１０に示すように、ＭＯＶＰＥ（有機金属気相成長）法を用いて第１メサ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層２０９（膜厚２．２μｍ、不純物濃度：１×１０15／ｃｍ3）を選択成長させる。このとき、第１メサ１０８の側壁からオーバーハングしたハードマスク１２０の下部領域にも埋込み層２０９が形成されるように成長条件を制御することにより、第１メサ１０８の側壁近傍を含む表面全体が平坦な埋込み層２０９が形成される。このような条件で埋込み層２０９を成長させた場合は、埋込み層２０９の一部が第１メサ１０８のキャップ層１０６から直接成長するため、キャップ層１０６の近傍の埋込み層２０９に結晶欠陥が発生する。
【００３５】
次に、ハードマスク１２０を除去した後、図１１に示すように、コンタクト層１０７および埋込み層２０９のそれぞれの上部に、第１メサ１０８の周囲の埋込み層２０９が露出するフォトレジスト膜１２２を形成する。
【００３６】
次に、図１２に示すように、上記フォトレジスト膜１２２をマスクにして第１メサ１０８の周囲の埋込み層２０９を等方的にエッチングすることにより、キャップ層１０６の底部に達する深さ１μｍ程度の凹溝２１１を形成する。このエッチングは、塩酸系のエッチング液を用い、埋込み層２０９を構成する結晶の不純物濃度と第１メサ１０８の側壁に露出した結晶層（コンタクト層１０７およびキャップ層１０６）の不純物濃度の差を利用することによって、埋込み層２０９を選択的にエッチングし、第１メサ１０８の側壁がエッチングされないようにする。
【００３７】
次に、フォトレジスト膜１２２を除去した後、図１３に示すように、前記実施の形態１の図５〜図８に示す工程に従って、基板１０１上に第２メサ１１０、保護膜１１２および電極１１３、１１４を形成し、基板１０１の裏面に反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。
【００３８】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００３９】
本実施形態のアバランシェホトダイオードは、埋込み層２０９が成長する過程で、その一部がキャップ層１０６の表面から直接成長するため、その内部に結晶欠陥が発生する。しかし、その後の工程でキャップ層１０６の周囲の埋込み層２０９に凹溝２１１を形成し、キャップ層１０６と埋込み層２０９とを不連続にするので、キャップ層１０６と埋込み層２０９との間に電流パスが形成されなくなり、その結果、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００４０】
（実施の形態３）
前記実施の形態２の製造方法においては、第１メサ１０８の周囲の埋込み層２０９をエッチングして凹溝２１１を形成する際、第１メサ１０８の側壁を削らないエッチング条件を選んだ（図１２参照）が、例えば図１４に示すように、Ｂｒ（臭素）系のエッチング液を用いることにより、第１メサ１０８の側壁に露出したコンタクト層１０７およびキャップ層１０６のそれぞれの一部を埋込み層２０９と共にエッチングして凹溝２１１を形成してもよい。その後、図１５に示すように、基板１０１上に第２メサ、保護膜１１２および電極１１３、１１４を形成し、基板１０１の裏面に反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。
【００４１】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、前記実施の形態２のアバランシェホトダイオードと同様、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００４２】
本実施形態のアバランシェホトダイオードは、前記実施の形態２のアバランシェホトダイオードと同様、埋込み層２０９を形成する工程で、埋込み層２０９の一部がキャップ層１０６から直接成長するため、その内部に結晶欠陥が発生する。しかし、その後の工程でキャップ層１０６の周囲の埋込み層２０９に凹溝２１１を形成し、キャップ層１０６と埋込み層２０９とを不連続にすることによって、両者の間に電流パスが形成されないようにするので、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００４３】
（実施の形態４）
本実施の形態によるアバランシェホトダイオードの製造方法を図１６〜図１９を参照しながら説明する。
【００４４】
まず、図１６に示すように、前記実施の形態１の図１〜図３に示す工程に従って基板１０１上に第１メサ１０８を形成し、続いてＭＢＥ法を用いて第１メサ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層３０９を選択成長させる。このとき、第１メサ１０８の側壁からオーバーハングしたハードマスク１２０の下部領域にも埋込み層３０９が形成されるように成長条件を制御することにより、第１メサ１０８の側壁近傍を含む表面全体が平坦となった埋込み層３０９が形成される。このような条件で埋込み層３０９を成長させた場合は、埋込み層３０９の一部がキャップ層１０６の表面から直接成長するため、その内部に結晶欠陥が発生する。
【００４５】
次に、ハードマスク１２０を除去した後、図１７に示すように、コンタクト層１０７および埋込み層３０９のそれぞれの上部に、コンタクト層１０７の周辺部が露出するフォトレジスト膜１２３を形成する。
【００４６】
次に、図１８に示すように、上記フォトレジスト膜１２３をマスクにしてコンタクト層１０７およびキャップ層１０６のそれぞれの周辺部をエッチングすることにより、キャップ層１０６の底部に達する深さ１μｍ程度、幅２μｍ程度の凹溝３１１を形成する。このエッチングは、リン酸系のエッチング液を用い、埋込み層３０９を構成する結晶の不純物濃度と第１メサ１０８の側壁に露出した結晶層（コンタクト層１０７およびキャップ層１０６）の不純物濃度の差を利用することによって、コンタクト層１０７およびキャップ層１０６を選択的にエッチングし、埋込み層３０９がエッチングされないようにする。
【００４７】
次に、フォトレジスト膜１２３を除去した後、図１９に示すように、前記実施の形態１の図５〜図８に示す工程に従って、基板１０１上に第２メサ１１０、保護膜１１２および電極１１３、１１４を形成し、基板１０１の裏面に反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。
【００４８】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００４９】
本実施形態のアバランシェホトダイオードは、前記実施の形態２、３のアバランシェホトダイオードと同様、埋込み層３０９を形成する工程で、埋込み層３０９の一部がキャップ層１０６から直接成長するため、その内部に結晶欠陥が発生する。しかし、その後の工程でキャップ層１０６の周囲の埋込み層３０９に凹溝３１１を形成し、キャップ層１０６と埋込み層３０９とを不連続にすることにより、キャップ層１０６と埋込み層３０９との間に電流パスが形成されなくなるので、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００５０】
（実施の形態５）
前記実施の形態１では、第１メサ１０８の周囲の埋込み層１０９をｐ型ＩｎＰ結晶で構成したが、半絶縁性ＩｎＰ結晶あるいはｐ型ＩｎＡｌＡｓ結晶で構成することもできる。この場合、アバランシェホトダイオードの製造方法は、前記実施の形態１と同じであるため、その説明は省略する。
【００５１】
本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、埋込み層１０９を半絶縁性ＩｎＰ結晶で構成した場合も、ｐ型ＩｎＰ結晶で構成した場合も、いずれも降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最大９０であった。さらに、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００５２】
比較のため、埋込み層１０９を上記の材料（半絶縁性ＩｎＰ結晶またはｐ型ＩｎＡｌＡｓ結晶）で構成し、かつ第１メサ１０８の周囲に凹溝１１１を形成しないアバランシェホトダイオードに逆バイアスを印加したところ、埋込み層１０９が半絶縁性ＩｎＰ結晶でる場合も、ｐ型ＩｎＰ結晶である場合も、いずれも降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２μＡ、５００ｎＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０に低下する劣化を示した。
【００５３】
上記の結果から、第１メサ１０８の周囲に凹溝１１１を形成することにより、埋込み層１０９の材料や導電型にかかわらず、暗電流の少ない高信頼度のアバランシェホトダイオードを実現できることが判明した。
【００５４】
（実施の形態６）
基板１０１および結晶層（１０２〜１０７）の導電型を逆にして前記実施の形態１と同一形状のアバランシェホトダイオードを製造した。すなわち、基板１０１はｐ型ＩｎＰ結晶で構成し、バッファ層１０２はｐ型ＩｎＡｌＡｓ結晶、増倍層１０３はｐ型ＩｎＡｌＡｓ結晶、電界調整層１０４はｎ型ＩｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層構造、光吸収層１０５はｎ型ＩｎＧａＡｓ結晶、キャップ層１０６はｎ型ＩｎＡｌＡｓ結晶、コンタクト層１０７はｎ型ＩｎＧａＡｓ結晶でそれぞれ構成した。結晶層（１０２〜１０７）の成膜方法、不純物濃度および膜厚は前記実施の形態１と同一とした。また、埋込み層１０９は、ｎ型ＩｎＰ結晶で構成し、成膜方法、不純物濃度および膜厚は前記実施の形態１と同一とした。製造方法は、前記実施の形態１と同一であるので、その説明は省略する。
【００５５】
本実施形態のアバランシェホトダイオードに、配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最大９０であった。さらに、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００５６】
比較のため、基板１０１、結晶層（１０２〜１０７）および埋込み層１０９を上記の材料で構成し、かつ第１メサ１０８の周囲に凹溝１１１を形成しないアバランシェホトダイオードに逆バイアスを印加したところ、降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２μＡ、５００ｎＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０に低下する劣化を示した。
【００５７】
上記の結果から、第１メサ１０８の周囲に凹溝１１１を形成することにより、基板１０１、結晶層（１０２〜１０７）および埋込み層１０９の導電型にかかわらず、暗電流の少ない高信頼度のアバランシェホトダイオードを実現できることが判明した。
【００５８】
（実施の形態７）
第１メサ１０８および第２メサ１１０のそれぞれの平面形状を長方形にした以外は、前記実施の形態２と同じ方法でアバランシェホトダイオードを製造した。
【００５９】
本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は２０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００６０】
比較のため、第１メサ１０８の周囲に凹溝２１１を形成しない他は、本実施形態のアバランシェホトダイオードと同じ方法で製造したアバランシェホトダイオードに逆バイアスを印加したところ、降伏電圧は２８Ｖであり、２５Ｖにおける暗電流は２０μＡであった。また、増倍率は１０に低下する劣化を示した。
【００６１】
上記の結果から、第１メサ１０８の周囲に凹溝２１１を形成することにより、メサ（１０８、１１０）の平面形状にかかわらず、暗電流の少ない高信頼度のアバランシェホトダイオードを実現できることが判明した。
【００６２】
（実施の形態８）
図２０は、前記実施の形態２のアバランシェホトダイオードを使用した受信器のブロック図である。
【００６３】
受信器７９は、アバランシェホトダイオード７１とプリアンプ７２とで構成されたフロントエンドモジュール７３と、その後段に設けられたＡＣＧアンプ７４、位相制御ル−プ７５、分離回路７６、クロック発生器７７および調整回路７８からなる。
【００６４】
上記受信器７９のアバランシェホトダイオード７１に光ファイバを通じて光信号７０を入力し、電流信号８０を取り出した結果、最小受信感度は−２７ｄＢｍ（ビットエラーレート＝１×１０-12）であった。また、通電試験の結果、受信器７９の信頼性は２０年以上を確保していることが判明した。
【００６５】
比較のため、第１メサ１０８の周囲に凹溝２１１を形成しない従来構造のアバランシェホトダイオードを使用した他は、上記受信器７９と同一構成の受信器に光信号を入力して電流信号を取り出した結果、最小受信感度は−２６ｄＢｍであった。これは、上記受信器７９に使用されているアバランシェホトダイオード７１の暗電流、特に増倍暗電流が従来のアバランシェホトダイオードの１／１００と小さく、信頼性がよいことによる。
【００６６】
（実施の形態９）
本実施の形態は、ｐｉｎホトダイオードからなる受光装置に適用したものであり、その構造および製造方法は、増倍層１０３および電界調整層１０４がないことを除き、前記実施の形態２のアバランシェホトダイオードと同じであるため、図示は省略する。
【００６７】
本実施形態のｐｉｎホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、１０Ｖにおける暗電流は１ｎＡであった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１０Ｖ一定）を実施した結果、暗電流の変化が無く、良好であった。
【００６８】
比較のため、第１メサ１０８の周囲に凹溝２１１を形成しない他は、本実施形態のｐｉｎホトダイオードと同一の方法で製造したｐｉｎホトダイオードの１０Ｖにおける暗電流は５μＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下する劣化を示した。
【００６９】
上記の結果から、第１メサ１０８の周囲に凹溝２１１を形成することにより、キャップ層１０６と埋込み層２０９との間に電流パスが形成されなくなるので、ｐｉｎホトダイオードに適用した場合でも、暗電流の少ない高信頼度のｐｉｎホトダイオードを実現できることが判明した。
【００７０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
例えば第１メサの周囲に凹溝を形成する方法は任意であり、ドライエッチング法や物理的に膜を除去する方法を用いてもよい。また、凹溝の底部は、Ａｌを含む結晶層（キャップ層）の底部に達していることが望ましいが、それより多少浅くてもよい。また、第一メサおよびその周囲に形成する凹溝の平面形状も任意である。
【００７２】
前記実施の形態では、特に光通信分野で重要なアバランシェホトダイオードやｐｉｎホトダイオードに適用した場合について説明したが、化合物半導体を用いた埋込み構造のメサ型半導体受光装置に広く適用することができる。
【００７３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７４】
化合物半導体を用いた埋込み構造のメサ型半導体受光装置において、メサ側面のＡｌ含有化合物半導体層に起因する埋込み層の結晶欠陥を減少、あるいはメサの高キャリア濃度化合物半導体層との接続をなくすことにより、暗電流を低減し、信頼性を向上できる。この結果、従来技術では不可能であった低暗電流で高信頼性のメサ型半導体受光装置を簡単、かつ安価に提供できるので、工業上重要である。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図９】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１４】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の他の実施の形態である半導体受光装置を使用した受信器のブロック図である。
【図２１】従来の半導体受光装置を示す半導体基板の要部断面図である。
【図２２】第１メサの周囲に埋込み層を設けた半導体受光装置の暗電流−電圧特性を示すグラフである。
【符号の説明】
７０ 光信号
７１ アバランシェホトダイオード
７２ プリアンプ
７３ フロントエンドモジュール
７４ ＡＣＧアンプ
７５ 位相制御ル−プ
７６ 分離回路
７７ クロック発生器
７８ 調整回路
７９ 受信器
８０ 電流信号
１０１ 基板
１０２ バッファ層
１０３ 増倍層
１０４ 電界調整層
１０５ 光吸収層
１０６ キャップ層
１０７ コンタクト層
１０８ 第１メサ
１０９、２０９、３０９ 埋込み層
１１０ 第２メサ
１１１、２１１、３１１ 凹溝
１１２ 保護膜
１１３、１１４ 電極
１１５ 反射防止膜
１２０ ハードマスク
１２１、１２２、１２３ フォトレジスト膜
４０１ 基板
４０２ バッファ層
４０３ 増倍層
４０４ 電界調整層
４０５ 光吸収層
４０６ キャップ層
４０７ コンタクト層
４０８ 第１メサ
４０９ 埋込み層
４１０ 第２メサ
４１２ 保護膜
４１３、４１４ 電極
４１５ 反射防止膜
【発明の属する技術分野】
本発明は、半導体受光装置およびその製造技術に関し、特に、化合物半導体を用いたメサ型受光装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
特開２００１−１７７１４３号公報は、化合物半導体を用いた受光装置として、下地となる結晶にメサを形成し、このメサの周囲を適当な材料とキャリア濃度の結晶で埋め込んだ構造を開示している(以下、この構造を埋込みメサ型と称する)。
【０００３】
図２１は、上記公報に記載された埋込みメサ型の半導体受光装置を示す断面図である。この半導体受光装置の製造方法を簡単に説明すると、まずｎ型ＩｎＰ結晶からなる基板４０１の主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層４０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層４０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層４０４、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層４０５、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層４０６およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層４０７をＭＢＥ（分子線エピタキシー）法で順次成長させた後、コンタクト層４０７、キャップ層４０６、光吸収層４０５および電界調整層４０４をエッチングすることにより、基板４０１上に第１メサ４０８を形成する。
【０００４】
次に、上記基板４０１上に、第１メサ４０８とほぼ同じ高さを有する低不純物濃度の化合物半導体結晶からなる埋込み層４０９を成長させた後、埋込み層４０９およびその下層の結晶層をエッチングすることにより、第１メサ４０８の周囲に第２メサ４１０を形成する。その後、基板４０１上に保護膜４１２および電極４１３、４１４を形成し、さらに基板４０１の裏面に反射防止膜４１５を形成することにより、埋込みメサ型の半導体受光装置が完成する。
【０００５】
上記のような構造を有する埋込みメサ型の半導体受光装置は、ｐｎ接合（増倍層４０３と電界調整層４０４との界面が接合面となる）の電界強度が埋込み層４０９によって緩和されるので、埋込み層４０９を設けない単純なメサ型半導体受光装置にくらべて暗電流を減少できる利点がある。また、第１メサ４０８の周囲に第１メサ４０８とほぼ同じ高さを有する埋込み層４０９を設けることによって、チップの機械的強度が増すため、配線基板へのボンディングが容易になるなどの利点もある。
【０００６】
【発明が解決しようとする課題】
上記埋込みメサ型の半導体受光装置を製造する工程では、基板上に複数種類の化合物半導体からなる結晶層を積層し、これらの結晶層をパターニングして第１メサを形成する。ところが、これらの結晶層の中には、ＩｎＡｌＡｓ結晶のようなＡｌを含んだ化合物半導体結晶（例えばｐ型ＩｎＡｌＡｓ結晶からなるキャップ層）も含まれているので、第１メサを形成すると、その側壁に露出したＡｌの表面に安定な自然酸化膜が形成される。
【０００７】
そのため、第１メサの周囲に埋込み層を成長させると、Ａｌを含んだ結晶と埋込み層との界面に結晶欠陥や、界面準位が形成される。特に、不純物濃度が高いキャップ層と不純物濃度が低い埋込み層との間に結晶欠陥が存在した場合は、両者の間に電流パスが形成されるため、受光装置の暗電流が大きくなってしまう。暗電流の増加は、重要な受信感度特性を低下させるため、受光装置の信頼性を低下させ、著しい場合には、受光装置として機能しなくなる場合もある。
【０００８】
本発明の目的は、化合物半導体を用いたメサ型受光装置の暗電流を低減する技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の半導体受光装置は、半導体基板上に形成された第１導電型化合物半導体結晶層と、前記第１導電型化合物半導体結晶層の上部に形成された第２導電型化合物半導体結晶層とによってｐｎ接合が形成され、前記第２導電型化合物半導体結晶層には、その底部が前記ｐｎ接合に達しない第１メサが形成され、前記第１メサの周囲には、前記第１メサを取り囲む化合物半導体結晶からなる埋込み層を含み、その底部が少なくとも前記ｐｎ接合に達する第２メサが形成され、前記埋込み層と前記第１メサとの境界部近傍には、その底部が前記ｐｎ接合に達しない凹溝が設けられているものである。
【００１２】
本発明の半導体受光装置の製造方法は、以下の工程（ａ）〜（ｅ）を有している。
（ａ）半導体基板上に第１導電型化合物半導体結晶層を成長させ、前記第１導電型化合物半導体結晶層の上部に、前記第１導電型と反対導電型の第２導電型化合物半導体結晶層を成長させる工程、
（ｂ）前記第２導電型化合物半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型化合物半導体結晶層を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程、
（ｃ）前記第１メサの周囲に化合物半導体結晶からなる埋込み層を成長させる工程、
（ｄ）前記埋込み層と前記第１メサとの境界部近傍を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって凹溝を形成する工程、
（ｅ）前記第１メサとその周囲の前記埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記埋込み層およびその下部の前記第２導電型化合物半導体結晶層を、少なくとも前記第１導電型化合物半導体結晶層との界面に達する程度の深さにエッチングすることによって、前記凹溝が形成された領域の前記埋込み層をその一部に含む第２メサを前記第１メサの周囲に形成する工程。
【００１３】
上記した手段によれば、埋込み層と第１メサとの境界部近傍に凹溝を設けることによって、第１メサを構成する前記第２導電型化合物半導体結晶層のうち、アルミニウムを含有する化合物半導体結晶と埋込み層とが凹溝によって隔てられ、両者の間に電流パスが形成されないので、暗電流を低減することができる。
【００１４】
図２２は、第１メサの周囲に埋込み層を設けた半導体受光装置の暗電流−電圧特性の一例であり、［Ａ］はキャップ層をＩｎＡｌＡｓ結晶で構成した場合、［Ｂ］は比較のため、Ａｌを含まないＩｎＧａＡｓ結晶でキャップ層を構成した場合である。図から、例えば印加電圧が２５Ｖの場合、［Ｂ］はｎＡレベルであるが、［Ａ］はμＡレベルの高さである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
本実施の形態は、アバランシェホトダイオードからなる受光装置に適用したものであり、以下、その製造方法を図１〜図８を参照しながら説明する。
【００１７】
まず、図１に示すように、例えば不純物濃度が１×１０18／ｃｍ3のｎ型ＩｎＰ結晶からなる基板１０１を用意し、その主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層１０２（膜厚０．５μｍ、不純物濃度：１×１０18／ｃｍ3）、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層１０３（膜厚０．３μｍ、不純物濃度：１×１０14／ｃｍ3）、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる超格子構造の電界調整層１０４（膜厚０．０４μｍ、不純物濃度：８×１０17／ｃｍ3）、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層１０５（膜厚１．３μｍ、不純物濃度：１×１０15／ｃｍ3）、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層１０６（膜厚０．７μｍ、不純物濃度：１×１０18／ｃｍ3）およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層１０７（膜厚０．１μｍ、不純物濃度：５×１０18／ｃｍ3）を順次成長させる。これらの化合物半導体結晶層（１０２〜１０７）は、周知のＭＢＥ（分子線エピタキシー）法によって形成する。
【００１８】
次に、図２に示すように、コンタクト層１０７の上部にＣＶＤ法で堆積した酸化シリコン膜を周知のフォトリソグラフィ技術でパターニングすることによって、ハードマスク１２０を形成する。図示はしないが、ハードマスク１２０の平面形状は円形であり、その直径は２６μｍである。
【００１９】
次に、図３に示すように、上記ハードマスク１２０をマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５および電界調整層１０４をリン酸系のエッチング液で等方的にエッチングする。このとき、電界調整層１０４の途中でエッチングを停止し、ｐｎ接合面（電界調整層１０４とその下層の増倍層１０３との界面）が露出しないようにする。
【００２０】
ここまでの工程により、基板１０１上に第１メサ１０８が形成される。この第１メサ１０８の側壁は、基板１０１の主面に対して約８０度の傾斜をなしており、側壁の一部にはＡｌを含むキャップ層１０６が露出している。また、上記の等方性エッチングを行うと、ハードマスク１２０の下方の化合物半導体結晶層（１０２〜１０７）がサイドエッチングされるため、ハードマスク１２０の周辺部が第１メサ１０８の側壁に対して３μｍ程度オーバーハングする。
【００２１】
次に、図４に示すように、ＭＯＶＰＥ（有機金属気相成長）法を用いて第１メサ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層１０９（膜厚１．９μｍ、不純物濃度：５×１０15／ｃｍ3）を選択成長させる。このとき、第１メサ１０８の側壁からオーバーハングしたハードマスク１２０の下部領域で結晶の成長が抑制されるように埋込み層１０９の成長条件を制御することにより、ハードマスク１２０の下部の埋込み層１０９に深さ０．７μｍ程度の凹溝１１１が形成される。
【００２２】
次に、ハードマスク１２０を除去した後、図５に示すように、コンタクト層１０７および埋込み層１０９の上部に第１メサ１０８よりも径の大きい、直径４０μｍ程度の円形の平面形状を有するフォトレジスト膜１２１を形成し、このフォトレジスト膜１２１をマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５、電界調整層１０４、増倍層１０３、バッファ層１０２および基板１０１の表面をＢｒ（臭素）系のエッチング液で等方的にエッチングする。
【００２３】
ここまでの工程により、第１メサ１０８の周囲の基板１０１上に第２メサ１１０が形成される。この第２メサ１１０は、第１メサ１０８に対して同心円状の平面形状を有し、その側壁の一部には、ｐｎ接合面（電界調整層１０４とその下層の増倍層１０３との界面）が露出する。
【００２４】
次に、フォトレジスト膜１２１を除去した後、図６に示すように、基板１０１の表面全体を保護膜１１２で覆う。保護膜１１２は、例えば基板１０１上にＣＶＤ法で膜厚０．３μｍの酸化シリコン膜と膜厚０．２μｍの窒化シリコン膜とを堆積することによって形成する。
【００２５】
次に、図７に示すように、フォトレジスト膜（図示せず）をマスクにして保護膜１１２をドライエッチングすることにより、コンタクト層１０７および基板１０１のそれぞれの一部を露出させ、そこに電極１１３、１１４を形成する。電極１１３、１１４は、基板１０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐｔ膜／Ａｕ膜をパターニングすることによって形成する。
【００２６】
その後、図８に示すように、基板１０１の裏面側に膜厚０．２μｍの窒化シリコン膜からなる反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。このチップを配線基板に実装するには、例えば配線基板の対応する電極上にＡｕ／Ｓｎ半田を介して上記電極１１３、１１４をボンディングする。
【００２７】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最大９０であった。さらに、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００２８】
比較のため、第１メサ１０８の周囲の埋込み層１０９に凹溝１１１を形成しない従来構造のアバランシェホトダイオードに逆バイアスを印加したところ、降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２μＡ、５００ｎＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０に低下する劣化を示した。
【００２９】
本実施形態のアバランシェホトダイオードと従来構造のアバランシェホトダイオードで暗電流に差が生じる原因は、埋込み層１０９を構成するｐ型ＩｎＰ結晶中の欠陥の数および大きさにある。すなわち、従来構造では、埋込み層１０９が第１メサ１０８のキャップ層１０６から直接成長したために、埋込み層１０９の内部に約２μｍの長さを持つ３０〜５０個の結晶欠陥が発生した。一方、本実施の形態の構造では、埋込み層１０９の内部に結晶欠陥が形成されなかった。
【００３０】
これは、埋込み層１０９を選択成長させる際に、第１メサ１０８の側壁に対してオーバーハングしたハードマスク１２０の下部領域では、キャップ層１０６からの直接成長が抑制され、結晶中にＡｌを含まない光吸収層（ｐ型ＩｎＧａＡｓ結晶）１０５からの拡散的成長が支配的となるためである。
【００３１】
以上のように、本実施の形態によれば、埋込み層１０９の内部の結晶欠陥を大幅に減少することができるので、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００３２】
（実施の形態２）
本実施の形態によるアバランシェホトダイオードの製造方法を図９〜図１３を参照しながら説明する。
【００３３】
まず、図９に示すように、ｎ型ＩｎＰ結晶からなる基板１０１の主面上にｎ型ＩｎＡｌＡｓ結晶からなるバッファ層１０２、ｎ型ＩｎＡｌＡｓ結晶からなる増倍層１０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａＡｓ結晶の積層体からなる電界調整層１０４、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層１０５、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層１０６およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト層１０７をＭＢＥ法で順次成長させた後、コンタクト層１０７の上部に形成した酸化シリコンからなるハードマスク１２０をマスクにしてコンタクト層１０７、キャップ層１０６、光吸収層１０５および電界調整層１０４を等方的にエッチングすることにより、基板１０１上に第１メサ１０８を形成する。ここまでの工程は、前記実施の形態１の図１〜図３に示す工程と同じである。
【００３４】
次に、図１０に示すように、ＭＯＶＰＥ（有機金属気相成長）法を用いて第１メサ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層２０９（膜厚２．２μｍ、不純物濃度：１×１０15／ｃｍ3）を選択成長させる。このとき、第１メサ１０８の側壁からオーバーハングしたハードマスク１２０の下部領域にも埋込み層２０９が形成されるように成長条件を制御することにより、第１メサ１０８の側壁近傍を含む表面全体が平坦な埋込み層２０９が形成される。このような条件で埋込み層２０９を成長させた場合は、埋込み層２０９の一部が第１メサ１０８のキャップ層１０６から直接成長するため、キャップ層１０６の近傍の埋込み層２０９に結晶欠陥が発生する。
【００３５】
次に、ハードマスク１２０を除去した後、図１１に示すように、コンタクト層１０７および埋込み層２０９のそれぞれの上部に、第１メサ１０８の周囲の埋込み層２０９が露出するフォトレジスト膜１２２を形成する。
【００３６】
次に、図１２に示すように、上記フォトレジスト膜１２２をマスクにして第１メサ１０８の周囲の埋込み層２０９を等方的にエッチングすることにより、キャップ層１０６の底部に達する深さ１μｍ程度の凹溝２１１を形成する。このエッチングは、塩酸系のエッチング液を用い、埋込み層２０９を構成する結晶の不純物濃度と第１メサ１０８の側壁に露出した結晶層（コンタクト層１０７およびキャップ層１０６）の不純物濃度の差を利用することによって、埋込み層２０９を選択的にエッチングし、第１メサ１０８の側壁がエッチングされないようにする。
【００３７】
次に、フォトレジスト膜１２２を除去した後、図１３に示すように、前記実施の形態１の図５〜図８に示す工程に従って、基板１０１上に第２メサ１１０、保護膜１１２および電極１１３、１１４を形成し、基板１０１の裏面に反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。
【００３８】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００３９】
本実施形態のアバランシェホトダイオードは、埋込み層２０９が成長する過程で、その一部がキャップ層１０６の表面から直接成長するため、その内部に結晶欠陥が発生する。しかし、その後の工程でキャップ層１０６の周囲の埋込み層２０９に凹溝２１１を形成し、キャップ層１０６と埋込み層２０９とを不連続にするので、キャップ層１０６と埋込み層２０９との間に電流パスが形成されなくなり、その結果、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００４０】
（実施の形態３）
前記実施の形態２の製造方法においては、第１メサ１０８の周囲の埋込み層２０９をエッチングして凹溝２１１を形成する際、第１メサ１０８の側壁を削らないエッチング条件を選んだ（図１２参照）が、例えば図１４に示すように、Ｂｒ（臭素）系のエッチング液を用いることにより、第１メサ１０８の側壁に露出したコンタクト層１０７およびキャップ層１０６のそれぞれの一部を埋込み層２０９と共にエッチングして凹溝２１１を形成してもよい。その後、図１５に示すように、基板１０１上に第２メサ、保護膜１１２および電極１１３、１１４を形成し、基板１０１の裏面に反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。
【００４１】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、前記実施の形態２のアバランシェホトダイオードと同様、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００４２】
本実施形態のアバランシェホトダイオードは、前記実施の形態２のアバランシェホトダイオードと同様、埋込み層２０９を形成する工程で、埋込み層２０９の一部がキャップ層１０６から直接成長するため、その内部に結晶欠陥が発生する。しかし、その後の工程でキャップ層１０６の周囲の埋込み層２０９に凹溝２１１を形成し、キャップ層１０６と埋込み層２０９とを不連続にすることによって、両者の間に電流パスが形成されないようにするので、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００４３】
（実施の形態４）
本実施の形態によるアバランシェホトダイオードの製造方法を図１６〜図１９を参照しながら説明する。
【００４４】
まず、図１６に示すように、前記実施の形態１の図１〜図３に示す工程に従って基板１０１上に第１メサ１０８を形成し、続いてＭＢＥ法を用いて第１メサ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層３０９を選択成長させる。このとき、第１メサ１０８の側壁からオーバーハングしたハードマスク１２０の下部領域にも埋込み層３０９が形成されるように成長条件を制御することにより、第１メサ１０８の側壁近傍を含む表面全体が平坦となった埋込み層３０９が形成される。このような条件で埋込み層３０９を成長させた場合は、埋込み層３０９の一部がキャップ層１０６の表面から直接成長するため、その内部に結晶欠陥が発生する。
【００４５】
次に、ハードマスク１２０を除去した後、図１７に示すように、コンタクト層１０７および埋込み層３０９のそれぞれの上部に、コンタクト層１０７の周辺部が露出するフォトレジスト膜１２３を形成する。
【００４６】
次に、図１８に示すように、上記フォトレジスト膜１２３をマスクにしてコンタクト層１０７およびキャップ層１０６のそれぞれの周辺部をエッチングすることにより、キャップ層１０６の底部に達する深さ１μｍ程度、幅２μｍ程度の凹溝３１１を形成する。このエッチングは、リン酸系のエッチング液を用い、埋込み層３０９を構成する結晶の不純物濃度と第１メサ１０８の側壁に露出した結晶層（コンタクト層１０７およびキャップ層１０６）の不純物濃度の差を利用することによって、コンタクト層１０７およびキャップ層１０６を選択的にエッチングし、埋込み層３０９がエッチングされないようにする。
【００４７】
次に、フォトレジスト膜１２３を除去した後、図１９に示すように、前記実施の形態１の図５〜図８に示す工程に従って、基板１０１上に第２メサ１１０、保護膜１１２および電極１１３、１１４を形成し、基板１０１の裏面に反射防止膜１１５を形成することにより、アバランシェホトダイオードのチップが完成する。
【００４８】
上記の方法で製造された本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００４９】
本実施形態のアバランシェホトダイオードは、前記実施の形態２、３のアバランシェホトダイオードと同様、埋込み層３０９を形成する工程で、埋込み層３０９の一部がキャップ層１０６から直接成長するため、その内部に結晶欠陥が発生する。しかし、その後の工程でキャップ層１０６の周囲の埋込み層３０９に凹溝３１１を形成し、キャップ層１０６と埋込み層３０９とを不連続にすることにより、キャップ層１０６と埋込み層３０９との間に電流パスが形成されなくなるので、暗電流の少ない高信頼度のアバランシェホトダイオードを実現することができる。
【００５０】
（実施の形態５）
前記実施の形態１では、第１メサ１０８の周囲の埋込み層１０９をｐ型ＩｎＰ結晶で構成したが、半絶縁性ＩｎＰ結晶あるいはｐ型ＩｎＡｌＡｓ結晶で構成することもできる。この場合、アバランシェホトダイオードの製造方法は、前記実施の形態１と同じであるため、その説明は省略する。
【００５１】
本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、埋込み層１０９を半絶縁性ＩｎＰ結晶で構成した場合も、ｐ型ＩｎＰ結晶で構成した場合も、いずれも降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最大９０であった。さらに、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００５２】
比較のため、埋込み層１０９を上記の材料（半絶縁性ＩｎＰ結晶またはｐ型ＩｎＡｌＡｓ結晶）で構成し、かつ第１メサ１０８の周囲に凹溝１１１を形成しないアバランシェホトダイオードに逆バイアスを印加したところ、埋込み層１０９が半絶縁性ＩｎＰ結晶でる場合も、ｐ型ＩｎＰ結晶である場合も、いずれも降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２μＡ、５００ｎＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０に低下する劣化を示した。
【００５３】
上記の結果から、第１メサ１０８の周囲に凹溝１１１を形成することにより、埋込み層１０９の材料や導電型にかかわらず、暗電流の少ない高信頼度のアバランシェホトダイオードを実現できることが判明した。
【００５４】
（実施の形態６）
基板１０１および結晶層（１０２〜１０７）の導電型を逆にして前記実施の形態１と同一形状のアバランシェホトダイオードを製造した。すなわち、基板１０１はｐ型ＩｎＰ結晶で構成し、バッファ層１０２はｐ型ＩｎＡｌＡｓ結晶、増倍層１０３はｐ型ＩｎＡｌＡｓ結晶、電界調整層１０４はｎ型ＩｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層構造、光吸収層１０５はｎ型ＩｎＧａＡｓ結晶、キャップ層１０６はｎ型ＩｎＡｌＡｓ結晶、コンタクト層１０７はｎ型ＩｎＧａＡｓ結晶でそれぞれ構成した。結晶層（１０２〜１０７）の成膜方法、不純物濃度および膜厚は前記実施の形態１と同一とした。また、埋込み層１０９は、ｎ型ＩｎＰ結晶で構成し、成膜方法、不純物濃度および膜厚は前記実施の形態１と同一とした。製造方法は、前記実施の形態１と同一であるので、その説明は省略する。
【００５５】
本実施形態のアバランシェホトダイオードに、配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最大９０であった。さらに、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００５６】
比較のため、基板１０１、結晶層（１０２〜１０７）および埋込み層１０９を上記の材料で構成し、かつ第１メサ１０８の周囲に凹溝１１１を形成しないアバランシェホトダイオードに逆バイアスを印加したところ、降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ２μＡ、５００ｎＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は１０に低下する劣化を示した。
【００５７】
上記の結果から、第１メサ１０８の周囲に凹溝１１１を形成することにより、基板１０１、結晶層（１０２〜１０７）および埋込み層１０９の導電型にかかわらず、暗電流の少ない高信頼度のアバランシェホトダイオードを実現できることが判明した。
【００５８】
（実施の形態７）
第１メサ１０８および第２メサ１１０のそれぞれの平面形状を長方形にした以外は、前記実施の形態２と同じ方法でアバランシェホトダイオードを製造した。
【００５９】
本実施形態のアバランシェホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける暗電流は２０ｎＡ、光信号の増倍率は最大９０であった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１００μＡ一定）を実施した結果、降伏電圧、暗電流、増倍率ともに変化が無く、良好であった。
【００６０】
比較のため、第１メサ１０８の周囲に凹溝２１１を形成しない他は、本実施形態のアバランシェホトダイオードと同じ方法で製造したアバランシェホトダイオードに逆バイアスを印加したところ、降伏電圧は２８Ｖであり、２５Ｖにおける暗電流は２０μＡであった。また、増倍率は１０に低下する劣化を示した。
【００６１】
上記の結果から、第１メサ１０８の周囲に凹溝２１１を形成することにより、メサ（１０８、１１０）の平面形状にかかわらず、暗電流の少ない高信頼度のアバランシェホトダイオードを実現できることが判明した。
【００６２】
（実施の形態８）
図２０は、前記実施の形態２のアバランシェホトダイオードを使用した受信器のブロック図である。
【００６３】
受信器７９は、アバランシェホトダイオード７１とプリアンプ７２とで構成されたフロントエンドモジュール７３と、その後段に設けられたＡＣＧアンプ７４、位相制御ル−プ７５、分離回路７６、クロック発生器７７および調整回路７８からなる。
【００６４】
上記受信器７９のアバランシェホトダイオード７１に光ファイバを通じて光信号７０を入力し、電流信号８０を取り出した結果、最小受信感度は−２７ｄＢｍ（ビットエラーレート＝１×１０-12）であった。また、通電試験の結果、受信器７９の信頼性は２０年以上を確保していることが判明した。
【００６５】
比較のため、第１メサ１０８の周囲に凹溝２１１を形成しない従来構造のアバランシェホトダイオードを使用した他は、上記受信器７９と同一構成の受信器に光信号を入力して電流信号を取り出した結果、最小受信感度は−２６ｄＢｍであった。これは、上記受信器７９に使用されているアバランシェホトダイオード７１の暗電流、特に増倍暗電流が従来のアバランシェホトダイオードの１／１００と小さく、信頼性がよいことによる。
【００６６】
（実施の形態９）
本実施の形態は、ｐｉｎホトダイオードからなる受光装置に適用したものであり、その構造および製造方法は、増倍層１０３および電界調整層１０４がないことを除き、前記実施の形態２のアバランシェホトダイオードと同じであるため、図示は省略する。
【００６７】
本実施形態のｐｉｎホトダイオードに配線基板の電極を介して逆バイアスを印加したところ、１０Ｖにおける暗電流は１ｎＡであった。また、１０００時間前後の高温逆バイアス通電試験（２００℃、１０Ｖ一定）を実施した結果、暗電流の変化が無く、良好であった。
【００６８】
比較のため、第１メサ１０８の周囲に凹溝２１１を形成しない他は、本実施形態のｐｉｎホトダイオードと同一の方法で製造したｐｉｎホトダイオードの１０Ｖにおける暗電流は５μＡであった。また、高温逆バイアス通電試験では、５０時間経過後に降伏電圧が２Ｖ低下する劣化を示した。
【００６９】
上記の結果から、第１メサ１０８の周囲に凹溝２１１を形成することにより、キャップ層１０６と埋込み層２０９との間に電流パスが形成されなくなるので、ｐｉｎホトダイオードに適用した場合でも、暗電流の少ない高信頼度のｐｉｎホトダイオードを実現できることが判明した。
【００７０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
例えば第１メサの周囲に凹溝を形成する方法は任意であり、ドライエッチング法や物理的に膜を除去する方法を用いてもよい。また、凹溝の底部は、Ａｌを含む結晶層（キャップ層）の底部に達していることが望ましいが、それより多少浅くてもよい。また、第一メサおよびその周囲に形成する凹溝の平面形状も任意である。
【００７２】
前記実施の形態では、特に光通信分野で重要なアバランシェホトダイオードやｐｉｎホトダイオードに適用した場合について説明したが、化合物半導体を用いた埋込み構造のメサ型半導体受光装置に広く適用することができる。
【００７３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７４】
化合物半導体を用いた埋込み構造のメサ型半導体受光装置において、メサ側面のＡｌ含有化合物半導体層に起因する埋込み層の結晶欠陥を減少、あるいはメサの高キャリア濃度化合物半導体層との接続をなくすことにより、暗電流を低減し、信頼性を向上できる。この結果、従来技術では不可能であった低暗電流で高信頼性のメサ型半導体受光装置を簡単、かつ安価に提供できるので、工業上重要である。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図９】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１４】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の他の実施の形態である半導体受光装置の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の他の実施の形態である半導体受光装置を使用した受信器のブロック図である。
【図２１】従来の半導体受光装置を示す半導体基板の要部断面図である。
【図２２】第１メサの周囲に埋込み層を設けた半導体受光装置の暗電流−電圧特性を示すグラフである。
【符号の説明】
７０ 光信号
７１ アバランシェホトダイオード
７２ プリアンプ
７３ フロントエンドモジュール
７４ ＡＣＧアンプ
７５ 位相制御ル−プ
７６ 分離回路
７７ クロック発生器
７８ 調整回路
７９ 受信器
８０ 電流信号
１０１ 基板
１０２ バッファ層
１０３ 増倍層
１０４ 電界調整層
１０５ 光吸収層
１０６ キャップ層
１０７ コンタクト層
１０８ 第１メサ
１０９、２０９、３０９ 埋込み層
１１０ 第２メサ
１１１、２１１、３１１ 凹溝
１１２ 保護膜
１１３、１１４ 電極
１１５ 反射防止膜
１２０ ハードマスク
１２１、１２２、１２３ フォトレジスト膜
４０１ 基板
４０２ バッファ層
４０３ 増倍層
４０４ 電界調整層
４０５ 光吸収層
４０６ キャップ層
４０７ コンタクト層
４０８ 第１メサ
４０９ 埋込み層
４１０ 第２メサ
４１２ 保護膜
４１３、４１４ 電極
４１５ 反射防止膜
Claims (5)
- 以下の工程を有する半導体受光装置の製造方法：
（ａ）半導体基板上に第１導電型化合物半導体結晶層を成長させ、前記第１導電型化合物半導体結晶層の上部に、前記第１導電型と反対導電型で、アルミニウムを含有する化合物半導体結晶を含む第２導電型化合物半導体結晶層を成長させる工程、
（ｂ）前記第２導電型化合物半導体結晶層の上部に所定形状の第１マスクを形成し、前記第１マスクで覆われていない領域の前記第２導電型化合物半導体結晶層を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって第１メサを形成する工程、
（ｃ）前記第１メサの周囲に化合物半導体結晶からなる第２導電型埋込み層を成長させる工程、
（ｄ）前記第２導電型埋込み層と前記第１メサとの境界部近傍を、前記第１導電型化合物半導体結晶層との界面に達しない程度の深さにエッチングすることによって凹溝を形成する工程、
（ｅ）前記第１メサとその周囲の前記第２導電型埋込み層のそれぞれの上部に第２マスクを形成し、前記第２マスクで覆われていない領域の前記第２導電型埋込み層およびその下部の前記第２導電型化合物半導体結晶層を、少なくとも前記第１導電型化合物半導体結晶層との界面に達する程度の深さにエッチングすることによって、前記凹溝が形成された領域の前記第２導電型埋込み層をその一部に含む第２メサを前記第１メサの周囲に形成する工程。 - 前記凹溝は、前記第１メサの一部を選択的にエッチングすることによって形成することを特徴とする請求項１記載の半導体受光装置の製造方法。
- 前記凹溝は、前記第２導電型埋込み層の一部を選択的にエッチングすることによって形成することを特徴とする請求項１記載の半導体受光装置の製造方法。
- 前記凹溝は、前記第２導電型埋込み層と前記第１メサのそれぞれの一部をエッチングすることによって形成することを特徴とする請求項１記載の半導体受光装置の製造方法。
- 前記（ｅ）工程の後、前記半導体基板および前記第１メサのそれぞれに電極を接続する工程をさらに含むことを特徴とする請求項１記載の半導体受光装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151241A JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
| US10/224,115 US6800914B2 (en) | 2002-05-24 | 2002-08-19 | Semiconductor photodetector device and manufacturing method thereof |
| US10/371,903 US20040000675A1 (en) | 2002-05-24 | 2003-02-20 | Method for manufacturing avalanche photodiodes, avalanche photodiode, optical receiver module and optical receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151241A JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347577A JP2003347577A (ja) | 2003-12-05 |
| JP4084958B2 true JP4084958B2 (ja) | 2008-04-30 |
Family
ID=29545352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002151241A Expired - Fee Related JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6800914B2 (ja) |
| JP (1) | JP4084958B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4009106B2 (ja) * | 2001-12-27 | 2007-11-14 | 浜松ホトニクス株式会社 | 半導体受光素子、及びその製造方法 |
| JP4109159B2 (ja) * | 2003-06-13 | 2008-07-02 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| CN100573925C (zh) * | 2005-05-18 | 2009-12-23 | 三菱电机株式会社 | 雪崩光电二极管 |
| JP5197930B2 (ja) * | 2006-06-30 | 2013-05-15 | 住友電工デバイス・イノベーション株式会社 | 半導体受光素子の製造方法 |
| JP5025330B2 (ja) * | 2007-05-22 | 2012-09-12 | 三菱電機株式会社 | 半導体受光素子およびその製造方法 |
| US8030684B2 (en) * | 2007-07-18 | 2011-10-04 | Jds Uniphase Corporation | Mesa-type photodetectors with lateral diffusion junctions |
| US7893464B2 (en) * | 2008-03-28 | 2011-02-22 | Jds Uniphase Corporation | Semiconductor photodiode and method of manufacture thereof |
| US8008688B2 (en) * | 2008-04-01 | 2011-08-30 | Jds Uniphase Corporation | Photodiode and method of fabrication |
| US9368935B2 (en) * | 2008-04-28 | 2016-06-14 | Northrop Grumman Systems Corporation | Method for mode control in multimode semiconductor waveguide lasers |
| US8072041B2 (en) * | 2009-04-08 | 2011-12-06 | Finisar Corporation | Passivated optical detectors with full protection layer |
| JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
| JP5335562B2 (ja) * | 2009-06-02 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | メサ型フォトダイオード及びその製造方法 |
| JP2011035114A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
| JP5341056B2 (ja) * | 2010-12-16 | 2013-11-13 | 三菱電機株式会社 | 半導体受光素子の製造方法 |
| KR101700779B1 (ko) | 2012-09-21 | 2017-01-31 | 한국전자통신연구원 | 포토믹서 및 그의 제조방법 |
| JP6502697B2 (ja) * | 2015-02-18 | 2019-04-17 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
| JP2023045522A (ja) * | 2021-09-22 | 2023-04-03 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
| CN114966360B (zh) * | 2022-07-27 | 2022-10-25 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2581482B1 (fr) * | 1985-05-03 | 1987-07-10 | Labo Electronique Physique | Photodiode pin a faible courant de fuite |
| US5296698A (en) * | 1991-02-28 | 1994-03-22 | Sumitomo Electric Industries, Ltd. | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
| EP0503729A3 (en) * | 1991-03-15 | 1992-12-02 | N.V. Philips' Gloeilampenfabrieken | Optoelectronic semiconductor device and method of manufacturing such a device |
| JP2894910B2 (ja) | 1993-02-04 | 1999-05-24 | 日本電気株式会社 | 超格子アバランシェフォトダイオードおよびその製造方法 |
| US5610416A (en) | 1995-02-16 | 1997-03-11 | Hewlett-Packard Company | Avalanche photodiode with epitaxially regrown guard rings |
| US5866936A (en) | 1997-04-01 | 1999-02-02 | Hewlett-Packard Company | Mesa-structure avalanche photodiode having a buried epitaxial junction |
| JP3141847B2 (ja) | 1998-07-03 | 2001-03-07 | 日本電気株式会社 | アバランシェフォトダイオード |
| JP4095746B2 (ja) | 1999-12-17 | 2008-06-04 | 日本オプネクスト株式会社 | 半導体受光装置および製造方法 |
-
2002
- 2002-05-24 JP JP2002151241A patent/JP4084958B2/ja not_active Expired - Fee Related
- 2002-08-19 US US10/224,115 patent/US6800914B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6800914B2 (en) | 2004-10-05 |
| JP2003347577A (ja) | 2003-12-05 |
| US20030218226A1 (en) | 2003-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US5621227A (en) | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy | |
| US5458694A (en) | Multispectral photovoltaic component comprising a stack of cells, and method of manufacture | |
| US7259439B2 (en) | Semiconductor photodetector and its production method | |
| US7696593B2 (en) | PIN-type photo detecting element with three semiconductor layers, and window semiconductor layer having controlled thickness | |
| US6759694B1 (en) | Semiconductor phototransistor | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| CN111312835A (zh) | 单电子传输雪崩光电二极管结构及制作方法 | |
| CN114497244B (zh) | 一种红外探测器芯片及其制作方法与应用 | |
| US7214971B2 (en) | Semiconductor light-receiving device | |
| CN216054741U (zh) | 下入光式红外传感器 | |
| JP2002083993A (ja) | 光半導体受光素子およびその製造方法 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JP4137568B2 (ja) | 受信器 | |
| JP4719763B2 (ja) | 受信器の製造方法 | |
| CN113629164A (zh) | 下入光式红外传感器元件及其制造方法 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| JPS59149070A (ja) | 光検出器 | |
| JPH06291352A (ja) | 受光素子および回路内蔵受光素子 | |
| KR101001832B1 (ko) | 전류차단층을 구비하는 수광소자 어레이 및 그의 제조방법 | |
| JPS6222471B2 (ja) | ||
| JPH0758309A (ja) | 光電子集積回路 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4084958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |