JP2003347577A - 半導体受光装置およびその製造方法 - Google Patents
半導体受光装置およびその製造方法Info
- Publication number
- JP2003347577A JP2003347577A JP2002151241A JP2002151241A JP2003347577A JP 2003347577 A JP2003347577 A JP 2003347577A JP 2002151241 A JP2002151241 A JP 2002151241A JP 2002151241 A JP2002151241 A JP 2002151241A JP 2003347577 A JP2003347577 A JP 2003347577A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- compound semiconductor
- semiconductor crystal
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000013078 crystal Substances 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 150000001875 compounds Chemical class 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 23
- 230000005684 electric field Effects 0.000 description 16
- 238000012360 testing method Methods 0.000 description 13
- 230000007547 defect Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 230000031700 light absorption Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 241001538234 Nala Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
設けた半導体受光装置の暗電流を低減する。 【解決手段】 n型基板101の主面上にn型バッファ
層102、n型増倍層103、p型電界調整層104、
p型光吸収層105、p型InAlAs結晶からなるキ
ャップ層106およびp型コンタクト層107を成長さ
せた後、p型コンタクト層107、p型キャップ層10
6、p型光吸収層105およびp型電界調整層104を
パターニングして第1メサ108を形成する。次に、第
1メサ108の周囲にp型埋込み層109を選択成長さ
せた後、または選択成長の過程でp型キャップ層106
の近傍の埋込み層109に凹溝111を形成することに
より、Alを含有するp型キャップ層106と埋込み層
109とを凹溝111によって分離し、両者の間に電流
パスが形成されないようにする。
Description
よびその製造技術に関し、特に、化合物半導体を用いた
メサ型受光装置の信頼性向上に適用して有効な技術に関
する。
化合物半導体を用いた受光装置として、下地となる結晶
にメサを形成し、このメサの周囲を適当な材料とキャリ
ア濃度の結晶で埋め込んだ構造を開示している(以下、
この構造を埋込みメサ型と称する)。
サ型の半導体受光装置を示す断面図である。この半導体
受光装置の製造方法を簡単に説明すると、まずn型In
P結晶からなる基板401の主面上にn型InAlAs
結晶からなるバッファ層402、n型InAlAs結晶
からなる増倍層403、p型InAlAs結晶とp型I
nGaAs結晶の積層体からなる電界調整層404、p
型InGaAs結晶からなる光吸収層405、p型In
AlAs結晶からなるキャップ層406およびp型In
GaAs結晶からなるコンタクト層407をMBE(分
子線エピタキシー)法で順次成長させた後、コンタクト
層407、キャップ層406、光吸収層405および電
界調整層404をエッチングすることにより、基板40
1上に第1メサ408を形成する。
8とほぼ同じ高さを有する低不純物濃度の化合物半導体
結晶からなる埋込み層409を成長させた後、埋込み層
409およびその下層の結晶層をエッチングすることに
より、第1メサ408の周囲に第2メサ410を形成す
る。その後、基板401上に保護膜412および電極4
13、414を形成し、さらに基板401の裏面に反射
防止膜415を形成することにより、埋込みメサ型の半
導体受光装置が完成する。
半導体受光装置は、pn接合(増倍層403と電界調整
層404との界面が接合面となる)の電界強度が埋込み
層409によって緩和されるので、埋込み層409を設
けない単純なメサ型半導体受光装置にくらべて暗電流を
減少できる利点がある。また、第1メサ408の周囲に
第1メサ408とほぼ同じ高さを有する埋込み層409
を設けることによって、チップの機械的強度が増すた
め、配線基板へのボンディングが容易になるなどの利点
もある。
導体受光装置を製造する工程では、基板上に複数種類の
化合物半導体からなる結晶層を積層し、これらの結晶層
をパターニングして第1メサを形成する。ところが、こ
れらの結晶層の中には、InAlAs結晶のようなAl
を含んだ化合物半導体結晶(例えばp型InAlAs結
晶からなるキャップ層)も含まれているので、第1メサ
を形成すると、その側壁に露出したAlの表面に安定な
自然酸化膜が形成される。
長させると、Alを含んだ結晶と埋込み層との界面に結
晶欠陥や、界面準位が形成される。特に、不純物濃度が
高いキャップ層と不純物濃度が低い埋込み層との間に結
晶欠陥が存在した場合は、両者の間に電流パスが形成さ
れるため、受光装置の暗電流が大きくなってしまう。暗
電流の増加は、重要な受信感度特性を低下させるため、
受光装置の信頼性を低下させ、著しい場合には、受光装
置として機能しなくなる場合もある。
サ型受光装置の暗電流を低減する技術を提供することに
ある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
に形成された第1導電型化合物半導体結晶層と、前記第
1導電型化合物半導体結晶層の上部に形成された第2導
電型化合物半導体結晶層とによってpn接合が形成さ
れ、前記第2導電型化合物半導体結晶層には、その底部
が前記pn接合に達しない第1メサが形成され、前記第
1メサの周囲には、前記第1メサを取り囲む化合物半導
体結晶からなる埋込み層を含み、その底部が少なくとも
前記pn接合に達する第2メサが形成され、前記埋込み
層と前記第1メサとの境界部近傍には、その底部が前記
pn接合に達しない凹溝が設けられているものである。
下の工程(a)〜(e)を有している。 (a)半導体基板上に第1導電型化合物半導体結晶層を
成長させ、前記第1導電型化合物半導体結晶層の上部
に、前記第1導電型と反対導電型の第2導電型化合物半
導体結晶層を成長させる工程、(b)前記第2導電型化
合物半導体結晶層の上部に所定形状の第1マスクを形成
し、前記第1マスクで覆われていない領域の前記第2導
電型化合物半導体結晶層を、前記第1導電型化合物半導
体結晶層との界面に達しない程度の深さにエッチングす
ることによって第1メサを形成する工程、(c)前記第
1メサの周囲に化合物半導体結晶からなる埋込み層を成
長させる工程、(d)前記埋込み層と前記第1メサとの
境界部近傍を、前記第1導電型化合物半導体結晶層との
界面に達しない程度の深さにエッチングすることによっ
て凹溝を形成する工程、(e)前記第1メサとその周囲
の前記埋込み層のそれぞれの上部に第2マスクを形成
し、前記第2マスクで覆われていない領域の前記埋込み
層およびその下部の前記第2導電型化合物半導体結晶層
を、少なくとも前記第1導電型化合物半導体結晶層との
界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第2メサを前記第1メサの周囲に形成する工
程。
サとの境界部近傍に凹溝を設けることによって、第1メ
サを構成する前記第2導電型化合物半導体結晶層のう
ち、アルミニウムを含有する化合物半導体結晶と埋込み
層とが凹溝によって隔てられ、両者の間に電流パスが形
成されないので、暗電流を低減することができる。
けた半導体受光装置の暗電流−電圧特性の一例であり、
[A]はキャップ層をInAlAs結晶で構成した場
合、[B]は比較のため、Alを含まないInGaAs
結晶でキャップ層を構成した場合である。図から、例え
ば印加電圧が25Vの場合、[B]はnAレベルである
が、[A]はμAレベルの高さである。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
ンシェホトダイオードからなる受光装置に適用したもの
であり、以下、その製造方法を図1〜図8を参照しなが
ら説明する。
度が1×1018/cm3のn型InP結晶からなる基板
101を用意し、その主面上にn型InAlAs結晶か
らなるバッファ層102(膜厚0.5μm、不純物濃
度:1×1018/cm3)、n型InAlAs結晶から
なる増倍層103(膜厚0.3μm、不純物濃度:1×
1014/cm3)、p型InAlAs結晶とp型InG
aAs結晶の積層体からなる超格子構造の電界調整層1
04(膜厚0.04μm、不純物濃度:8×10 17/c
m3)、p型InGaAs結晶からなる光吸収層105
(膜厚1.3μm、不純物濃度:1×1015/c
m3)、p型InAlAs結晶からなるキャップ層10
6(膜厚0.7μm、不純物濃度:1×1018/c
m3)およびp型InGaAs結晶からなるコンタクト
層107(膜厚0.1μm、不純物濃度:5×1018/
cm3)を順次成長させる。これらの化合物半導体結晶
層(102〜107)は、周知のMBE(分子線エピタ
キシー)法によって形成する。
07の上部にCVD法で堆積した酸化シリコン膜を周知
のフォトリソグラフィ技術でパターニングすることによ
って、ハードマスク120を形成する。図示はしない
が、ハードマスク120の平面形状は円形であり、その
直径は26μmである。
ク120をマスクにしてコンタクト層107、キャップ
層106、光吸収層105および電界調整層104をリ
ン酸系のエッチング液で等方的にエッチングする。この
とき、電界調整層104の途中でエッチングを停止し、
pn接合面(電界調整層104とその下層の増倍層10
3との界面)が露出しないようにする。
1メサ108が形成される。この第1メサ108の側壁
は、基板101の主面に対して約80度の傾斜をなして
おり、側壁の一部にはAlを含むキャップ層106が露
出している。また、上記の等方性エッチングを行うと、
ハードマスク120の下方の化合物半導体結晶層(10
2〜107)がサイドエッチングされるため、ハードマ
スク120の周辺部が第1メサ108の側壁に対して3
μm程度オーバーハングする。
機金属気相成長)法を用いて第1メサ108の周囲の基
板101上にp型InP結晶からなる埋込み層109
(膜厚1.9μm、不純物濃度:5×1015/cm3)
を選択成長させる。このとき、第1メサ108の側壁か
らオーバーハングしたハードマスク120の下部領域で
結晶の成長が抑制されるように埋込み層109の成長条
件を制御することにより、ハードマスク120の下部の
埋込み層109に深さ0.7μm程度の凹溝111が形
成される。
図5に示すように、コンタクト層107および埋込み層
109の上部に第1メサ108よりも径の大きい、直径
40μm程度の円形の平面形状を有するフォトレジスト
膜121を形成し、このフォトレジスト膜121をマス
クにしてコンタクト層107、キャップ層106、光吸
収層105、電界調整層104、増倍層103、バッフ
ァ層102および基板101の表面をBr(臭素)系の
エッチング液で等方的にエッチングする。
周囲の基板101上に第2メサ110が形成される。こ
の第2メサ110は、第1メサ108に対して同心円状
の平面形状を有し、その側壁の一部には、pn接合面
(電界調整層104とその下層の増倍層103との界
面)が露出する。
後、図6に示すように、基板101の表面全体を保護膜
112で覆う。保護膜112は、例えば基板101上に
CVD法で膜厚0.3μmの酸化シリコン膜と膜厚0.
2μmの窒化シリコン膜とを堆積することによって形成
する。
膜(図示せず)をマスクにして保護膜112をドライエ
ッチングすることにより、コンタクト層107および基
板101のそれぞれの一部を露出させ、そこに電極11
3、114を形成する。電極113、114は、基板1
01上に蒸着法で堆積した膜厚0.5μmのTi膜/P
t膜/Au膜をパターニングすることによって形成す
る。
裏面側に膜厚0.2μmの窒化シリコン膜からなる反射
防止膜115を形成することにより、アバランシェホト
ダイオードのチップが完成する。このチップを配線基板
に実装するには、例えば配線基板の対応する電極上にA
u/Sn半田を介して上記電極113、114をボンデ
ィングする。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧(Vb)は30Vで
あり、27Vおよび20Vにおける暗電流は、それぞれ
20nA、1nAであった。また、光信号の増倍率は最
大90であった。さらに、1000時間前後の高温逆バ
イアス通電試験(200℃、100μA一定)を実施し
た結果、降伏電圧、暗電流、増倍率ともに変化が無く、
良好であった。
み層109に凹溝111を形成しない従来構造のアバラ
ンシェホトダイオードに逆バイアスを印加したところ、
降伏電圧は28Vであり、27Vおよび20Vにおける
暗電流は、それぞれ2μA、500nAであった。ま
た、高温逆バイアス通電試験では、50時間経過後に降
伏電圧が2V低下し、20Vの暗電流は3μAに増加、
増倍率は10に低下する劣化を示した。
と従来構造のアバランシェホトダイオードで暗電流に差
が生じる原因は、埋込み層109を構成するp型InP
結晶中の欠陥の数および大きさにある。すなわち、従来
構造では、埋込み層109が第1メサ108のキャップ
層106から直接成長したために、埋込み層109の内
部に約2μmの長さを持つ30〜50個の結晶欠陥が発
生した。一方、本実施の形態の構造では、埋込み層10
9の内部に結晶欠陥が形成されなかった。
際に、第1メサ108の側壁に対してオーバーハングし
たハードマスク120の下部領域では、キャップ層10
6からの直接成長が抑制され、結晶中にAlを含まない
光吸収層(p型InGaAs結晶)105からの拡散的
成長が支配的となるためである。
込み層109の内部の結晶欠陥を大幅に減少することが
できるので、暗電流の少ない高信頼度のアバランシェホ
トダイオードを実現することができる。
ランシェホトダイオードの製造方法を図9〜図13を参
照しながら説明する。
からなる基板101の主面上にn型InAlAs結晶か
らなるバッファ層102、n型InAlAs結晶からな
る増倍層103、p型InAlAs結晶とp型InGa
As結晶の積層体からなる電界調整層104、p型In
GaAs結晶からなる光吸収層105、p型InAlA
s結晶からなるキャップ層106およびp型InGaA
s結晶からなるコンタクト層107をMBE法で順次成
長させた後、コンタクト層107の上部に形成した酸化
シリコンからなるハードマスク120をマスクにしてコ
ンタクト層107、キャップ層106、光吸収層105
および電界調整層104を等方的にエッチングすること
により、基板101上に第1メサ108を形成する。こ
こまでの工程は、前記実施の形態1の図1〜図3に示す
工程と同じである。
(有機金属気相成長)法を用いて第1メサ108の周囲
の基板101上にp型InP結晶からなる埋込み層20
9(膜厚2.2μm、不純物濃度:1×1015/c
m3)を選択成長させる。このとき、第1メサ108の
側壁からオーバーハングしたハードマスク120の下部
領域にも埋込み層209が形成されるように成長条件を
制御することにより、第1メサ108の側壁近傍を含む
表面全体が平坦な埋込み層209が形成される。このよ
うな条件で埋込み層209を成長させた場合は、埋込み
層209の一部が第1メサ108のキャップ層106か
ら直接成長するため、キャップ層106の近傍の埋込み
層209に結晶欠陥が発生する。
図11に示すように、コンタクト層107および埋込み
層209のそれぞれの上部に、第1メサ108の周囲の
埋込み層209が露出するフォトレジスト膜122を形
成する。
ジスト膜122をマスクにして第1メサ108の周囲の
埋込み層209を等方的にエッチングすることにより、
キャップ層106の底部に達する深さ1μm程度の凹溝
211を形成する。このエッチングは、塩酸系のエッチ
ング液を用い、埋込み層209を構成する結晶の不純物
濃度と第1メサ108の側壁に露出した結晶層(コンタ
クト層107およびキャップ層106)の不純物濃度の
差を利用することによって、埋込み層209を選択的に
エッチングし、第1メサ108の側壁がエッチングされ
ないようにする。
後、図13に示すように、前記実施の形態1の図5〜図
8に示す工程に従って、基板101上に第2メサ11
0、保護膜112および電極113、114を形成し、
基板101の裏面に反射防止膜115を形成することに
より、アバランシェホトダイオードのチップが完成す
る。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧(Vb)は30Vで
あり、27Vにおける暗電流は10nA、光信号の増倍
率は最大90であった。また、1000時間前後の高温
逆バイアス通電試験(200℃、100μA一定)を実
施した結果、降伏電圧、暗電流、増倍率ともに変化が無
く、良好であった。
は、埋込み層209が成長する過程で、その一部がキャ
ップ層106の表面から直接成長するため、その内部に
結晶欠陥が発生する。しかし、その後の工程でキャップ
層106の周囲の埋込み層209に凹溝211を形成
し、キャップ層106と埋込み層209とを不連続にす
るので、キャップ層106と埋込み層209との間に電
流パスが形成されなくなり、その結果、暗電流の少ない
高信頼度のアバランシェホトダイオードを実現すること
ができる。
方法においては、第1メサ108の周囲の埋込み層20
9をエッチングして凹溝211を形成する際、第1メサ
108の側壁を削らないエッチング条件を選んだ(図1
2参照)が、例えば図14に示すように、Br(臭素)
系のエッチング液を用いることにより、第1メサ108
の側壁に露出したコンタクト層107およびキャップ層
106のそれぞれの一部を埋込み層209と共にエッチ
ングして凹溝211を形成してもよい。その後、図15
に示すように、基板101上に第2メサ、保護膜112
および電極113、114を形成し、基板101の裏面
に反射防止膜115を形成することにより、アバランシ
ェホトダイオードのチップが完成する。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、前記実施の形態2のアバラン
シェホトダイオードと同様、降伏電圧(Vb)は30V
であり、27Vにおける暗電流は10nA、光信号の増
倍率は最大90であった。また、1000時間前後の高
温逆バイアス通電試験(200℃、100μA一定)を
実施した結果、降伏電圧、暗電流、増倍率ともに変化が
無く、良好であった。
は、前記実施の形態2のアバランシェホトダイオードと
同様、埋込み層209を形成する工程で、埋込み層20
9の一部がキャップ層106から直接成長するため、そ
の内部に結晶欠陥が発生する。しかし、その後の工程で
キャップ層106の周囲の埋込み層209に凹溝211
を形成し、キャップ層106と埋込み層209とを不連
続にすることによって、両者の間に電流パスが形成され
ないようにするので、暗電流の少ない高信頼度のアバラ
ンシェホトダイオードを実現することができる。
ランシェホトダイオードの製造方法を図16〜図19を
参照しながら説明する。
態1の図1〜図3に示す工程に従って基板101上に第
1メサ108を形成し、続いてMBE法を用いて第1メ
サ108の周囲の基板101上にp型InP結晶からな
る埋込み層309を選択成長させる。このとき、第1メ
サ108の側壁からオーバーハングしたハードマスク1
20の下部領域にも埋込み層309が形成されるように
成長条件を制御することにより、第1メサ108の側壁
近傍を含む表面全体が平坦となった埋込み層309が形
成される。このような条件で埋込み層309を成長させ
た場合は、埋込み層309の一部がキャップ層106の
表面から直接成長するため、その内部に結晶欠陥が発生
する。
図17に示すように、コンタクト層107および埋込み
層309のそれぞれの上部に、コンタクト層107の周
辺部が露出するフォトレジスト膜123を形成する。
ジスト膜123をマスクにしてコンタクト層107およ
びキャップ層106のそれぞれの周辺部をエッチングす
ることにより、キャップ層106の底部に達する深さ1
μm程度、幅2μm程度の凹溝311を形成する。この
エッチングは、リン酸系のエッチング液を用い、埋込み
層309を構成する結晶の不純物濃度と第1メサ108
の側壁に露出した結晶層(コンタクト層107およびキ
ャップ層106)の不純物濃度の差を利用することによ
って、コンタクト層107およびキャップ層106を選
択的にエッチングし、埋込み層309がエッチングされ
ないようにする。
後、図19に示すように、前記実施の形態1の図5〜図
8に示す工程に従って、基板101上に第2メサ11
0、保護膜112および電極113、114を形成し、
基板101の裏面に反射防止膜115を形成することに
より、アバランシェホトダイオードのチップが完成す
る。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧(Vb)は30Vで
あり、27Vにおける暗電流は10nA、光信号の増倍
率は最大90であった。また、1000時間前後の高温
逆バイアス通電試験(200℃、100μA一定)を実
施した結果、降伏電圧、暗電流、増倍率ともに変化が無
く、良好であった。
は、前記実施の形態2、3のアバランシェホトダイオー
ドと同様、埋込み層309を形成する工程で、埋込み層
309の一部がキャップ層106から直接成長するた
め、その内部に結晶欠陥が発生する。しかし、その後の
工程でキャップ層106の周囲の埋込み層309に凹溝
311を形成し、キャップ層106と埋込み層309と
を不連続にすることにより、キャップ層106と埋込み
層309との間に電流パスが形成されなくなるので、暗
電流の少ない高信頼度のアバランシェホトダイオードを
実現することができる。
第1メサ108の周囲の埋込み層109をp型InP結
晶で構成したが、半絶縁性InP結晶あるいはp型In
AlAs結晶で構成することもできる。この場合、アバ
ランシェホトダイオードの製造方法は、前記実施の形態
1と同じであるため、その説明は省略する。
に配線基板の電極を介して逆バイアスを印加したとこ
ろ、埋込み層109を半絶縁性InP結晶で構成した場
合も、p型InP結晶で構成した場合も、いずれも降伏
電圧(Vb)は30Vであり、27Vおよび20Vにお
ける暗電流は、それぞれ20nA、1nAであった。ま
た、光信号の増倍率は最大90であった。さらに、10
00時間前後の高温逆バイアス通電試験(200℃、1
00μA一定)を実施した結果、降伏電圧、暗電流、増
倍率ともに変化が無く、良好であった。
(半絶縁性InP結晶またはp型InAlAs結晶)で
構成し、かつ第1メサ108の周囲に凹溝111を形成
しないアバランシェホトダイオードに逆バイアスを印加
したところ、埋込み層109が半絶縁性InP結晶でる
場合も、p型InP結晶である場合も、いずれも降伏電
圧は28Vであり、27Vおよび20Vにおける暗電流
は、それぞれ2μA、500nAであった。また、高温
逆バイアス通電試験では、50時間経過後に降伏電圧が
2V低下し、20Vの暗電流は3μAに増加、増倍率は
10に低下する劣化を示した。
凹溝111を形成することにより、埋込み層109の材
料や導電型にかかわらず、暗電流の少ない高信頼度のア
バランシェホトダイオードを実現できることが判明し
た。
(102〜107)の導電型を逆にして前記実施の形態
1と同一形状のアバランシェホトダイオードを製造し
た。すなわち、基板101はp型InP結晶で構成し、
バッファ層102はp型InAlAs結晶、増倍層10
3はp型InAlAs結晶、電界調整層104はn型I
nAlAs結晶とn型InGaAs結晶の積層構造、光
吸収層105はn型InGaAs結晶、キャップ層10
6はn型InAlAs結晶、コンタクト層107はn型
InGaAs結晶でそれぞれ構成した。結晶層(102
〜107)の成膜方法、不純物濃度および膜厚は前記実
施の形態1と同一とした。また、埋込み層109は、n
型InP結晶で構成し、成膜方法、不純物濃度および膜
厚は前記実施の形態1と同一とした。製造方法は、前記
実施の形態1と同一であるので、その説明は省略する。
に、配線基板の電極を介して逆バイアスを印加したとこ
ろ、降伏電圧(Vb)は30Vであり、27Vおよび2
0Vにおける暗電流は、それぞれ20nA、1nAであ
った。また、光信号の増倍率は最大90であった。さら
に、1000時間前後の高温逆バイアス通電試験(20
0℃、100μA一定)を実施した結果、降伏電圧、暗
電流、増倍率ともに変化が無く、良好であった。
〜107)および埋込み層109を上記の材料で構成
し、かつ第1メサ108の周囲に凹溝111を形成しな
いアバランシェホトダイオードに逆バイアスを印加した
ところ、降伏電圧は28Vであり、27Vおよび20V
における暗電流は、それぞれ2μA、500nAであっ
た。また、高温逆バイアス通電試験では、50時間経過
後に降伏電圧が2V低下し、20Vの暗電流は3μAに
増加、増倍率は10に低下する劣化を示した。
凹溝111を形成することにより、基板101、結晶層
(102〜107)および埋込み層109の導電型にか
かわらず、暗電流の少ない高信頼度のアバランシェホト
ダイオードを実現できることが判明した。
2メサ110のそれぞれの平面形状を長方形にした以外
は、前記実施の形態2と同じ方法でアバランシェホトダ
イオードを製造した。
に配線基板の電極を介して逆バイアスを印加したとこ
ろ、降伏電圧(Vb)は30Vであり、27Vにおける
暗電流は20nA、光信号の増倍率は最大90であっ
た。また、1000時間前後の高温逆バイアス通電試験
(200℃、100μA一定)を実施した結果、降伏電
圧、暗電流、増倍率ともに変化が無く、良好であった。
211を形成しない他は、本実施形態のアバランシェホ
トダイオードと同じ方法で製造したアバランシェホトダ
イオードに逆バイアスを印加したところ、降伏電圧は2
8Vであり、25Vにおける暗電流は20μAであっ
た。また、増倍率は10に低下する劣化を示した。
凹溝211を形成することにより、メサ(108、11
0)の平面形状にかかわらず、暗電流の少ない高信頼度
のアバランシェホトダイオードを実現できることが判明
した。
態2のアバランシェホトダイオードを使用した受信器の
ブロック図である。
ド71とプリアンプ72とで構成されたフロントエンド
モジュール73と、その後段に設けられたACGアンプ
74、位相制御ル−プ75、分離回路76、クロック発
生器77および調整回路78からなる。
ード71に光ファイバを通じて光信号70を入力し、電
流信号80を取り出した結果、最小受信感度は−27d
Bm(ビットエラーレート=1×10-12)であった。
また、通電試験の結果、受信器79の信頼性は20年以
上を確保していることが判明した。
211を形成しない従来構造のアバランシェホトダイオ
ードを使用した他は、上記受信器79と同一構成の受信
器に光信号を入力して電流信号を取り出した結果、最小
受信感度は−26dBmであった。これは、上記受信器
79に使用されているアバランシェホトダイオード71
の暗電流、特に増倍暗電流が従来のアバランシェホトダ
イオードの1/100と小さく、信頼性がよいことによ
る。
ホトダイオードからなる受光装置に適用したものであ
り、その構造および製造方法は、増倍層103および電
界調整層104がないことを除き、前記実施の形態2の
アバランシェホトダイオードと同じであるため、図示は
省略する。
基板の電極を介して逆バイアスを印加したところ、10
Vにおける暗電流は1nAであった。また、1000時
間前後の高温逆バイアス通電試験(200℃、10V一
定)を実施した結果、暗電流の変化が無く、良好であっ
た。
211を形成しない他は、本実施形態のpinホトダイ
オードと同一の方法で製造したpinホトダイオードの
10Vにおける暗電流は5μAであった。また、高温逆
バイアス通電試験では、50時間経過後に降伏電圧が2
V低下する劣化を示した。
凹溝211を形成することにより、キャップ層106と
埋込み層209との間に電流パスが形成されなくなるの
で、pinホトダイオードに適用した場合でも、暗電流
の少ない高信頼度のpinホトダイオードを実現できる
ことが判明した。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
法は任意であり、ドライエッチング法や物理的に膜を除
去する方法を用いてもよい。また、凹溝の底部は、Al
を含む結晶層(キャップ層)の底部に達していることが
望ましいが、それより多少浅くてもよい。また、第一メ
サおよびその周囲に形成する凹溝の平面形状も任意であ
る。
要なアバランシェホトダイオードやpinホトダイオー
ドに適用した場合について説明したが、化合物半導体を
用いた埋込み構造のメサ型半導体受光装置に広く適用す
ることができる。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
半導体受光装置において、メサ側面のAl含有化合物半
導体層に起因する埋込み層の結晶欠陥を減少、あるいは
メサの高キャリア濃度化合物半導体層との接続をなくす
ことにより、暗電流を低減し、信頼性を向上できる。こ
の結果、従来技術では不可能であった低暗電流で高信頼
性のメサ型半導体受光装置を簡単、かつ安価に提供でき
るので、工業上重要である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
置を使用した受信器のブロック図である。
部断面図である。
光装置の暗電流−電圧特性を示すグラフである。
Claims (19)
- 【請求項1】 半導体基板上に形成された第1導電型化
合物半導体結晶層と、前記第1導電型化合物半導体結晶
層の上部に形成された第2導電型化合物半導体結晶層と
によってpn接合が形成され、 前記第2導電型化合物半導体結晶層には、その底部が前
記pn接合に達しない第1メサが形成され、 前記第1メサの周囲には、前記第1メサを取り囲む化合
物半導体結晶からなる埋込み層を含み、その底部が少な
くとも前記pn接合に達する第2メサが形成された半導
体受光装置であって、 前記埋込み層と前記第1メサとの境界部近傍には、その
底部が前記pn接合に達しない凹溝が設けられているこ
とを特徴とする半導体受光装置。 - 【請求項2】 前記第1メサを構成する前記第2導電型
化合物半導体結晶層は、アルミニウムを含有する化合物
半導体結晶を含んでいることを特徴とする請求項1記載
の半導体受光装置。 - 【請求項3】 前記アルミニウムを含有する化合物半導
体結晶中の不純物濃度は、前記埋込み層を構成する化合
物半導体結晶中の不純物濃度より高いことを特徴とする
請求項2記載の半導体受光装置。 - 【請求項4】 前記第1メサの上面の高さと、前記埋込
み層の上面の高さは、ほぼ等しいことを特徴とする請求
項1記載の半導体受光装置。 - 【請求項5】 前記凹溝は、前記第1メサの一部を除去
することによって形成されていることを特徴とする請求
項1記載の半導体受光装置。 - 【請求項6】 前記凹溝は、前記埋込み層の一部を除去
することによって形成されていることを特徴とする請求
項1記載の半導体受光装置。 - 【請求項7】 前記凹溝は、前記埋込み層と前記第1メ
サのそれぞれの一部を除去することによって形成されて
いることを特徴とする請求項1記載の半導体受光装置。 - 【請求項8】 前記凹溝は、前記第1メサとの境界部近
傍における前記埋込み層の成長を抑制することによって
形成されていることを特徴とする請求項1記載の半導体
受光装置。 - 【請求項9】 アバランシェホトダイオードであること
を特徴とする請求項1記載の半導体受光装置。 - 【請求項10】 pinホトダイオードであることを特
徴とする請求項1記載の半導体受光装置。 - 【請求項11】 以下の工程を有する半導体受光装置の
製造方法: (a)半導体基板上に第1導電型化合物半導体結晶層を
成長させ、前記第1導電型化合物半導体結晶層の上部
に、前記第1導電型と反対導電型の第2導電型化合物半
導体結晶層を成長させる工程、(b)前記第2導電型化
合物半導体結晶層の上部に所定形状の第1マスクを形成
し、前記第1マスクで覆われていない領域の前記第2導
電型化合物半導体結晶層を、前記第1導電型化合物半導
体結晶層との界面に達しない程度の深さにエッチングす
ることによって第1メサを形成する工程、(c)前記第
1メサの周囲に化合物半導体結晶からなる埋込み層を成
長させる工程、(d)前記埋込み層と前記第1メサとの
境界部近傍を、前記第1導電型化合物半導体結晶層との
界面に達しない程度の深さにエッチングすることによっ
て凹溝を形成する工程、(e)前記第1メサとその周囲
の前記埋込み層のそれぞれの上部に第2マスクを形成
し、前記第2マスクで覆われていない領域の前記埋込み
層およびその下部の前記第2導電型化合物半導体結晶層
を、少なくとも前記第1導電型化合物半導体結晶層との
界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第2メサを前記第1メサの周囲に形成する工
程。 - 【請求項12】 前記第1メサを構成する前記第2導電
型化合物半導体結晶層は、アルミニウムを含有する化合
物半導体結晶を含んでいることを特徴とする請求項11
記載の半導体受光装置の製造方法。 - 【請求項13】 前記凹溝は、前記第1メサの一部を選
択的にエッチングすることによって形成することを特徴
とする請求項11記載の半導体受光装置の製造方法。 - 【請求項14】 前記凹溝は、前記埋込み層の一部を選
択的にエッチングすることによって形成することを特徴
とする請求項11記載の半導体受光装置の製造方法。 - 【請求項15】 前記凹溝は、前記埋込み層と前記第1
メサのそれぞれの一部をエッチングすることによって形
成することを特徴とする請求項11記載の半導体受光装
置の製造方法。 - 【請求項16】 前記(e)工程の後、前記半導体基板
および前記第1メサのそれぞれに電極を接続する工程を
さらに含むことを特徴とする請求項11記載の半導体受
光装置の製造方法。 - 【請求項17】 以下の工程を有する半導体受光装置の
製造方法: (a)半導体基板上に第1導電型化合物半導体結晶層を
成長させ、前記第1導電型化合物半導体結晶層の上部
に、前記第1導電型と反対導電型の第2導電型化合物半
導体結晶層を成長させる工程、(b)前記第2導電型化
合物半導体結晶層の上部に所定形状の第1マスクを形成
し、前記第1マスクで覆われていない領域の前記第2導
電型化合物半導体結晶層と、前記第1マスクの周辺部の
下方に位置する領域の前記第2導電型化合物半導体結晶
層とを、前記第1導電型化合物半導体結晶層との界面に
達しない程度の深さにエッチングすることによって、第
1メサを形成すると共に、前記第1マスクの周辺部を前
記第1メサの側壁に対してオーバーハングさせる工程、
(c)前記第1メサの周囲に化合物半導体結晶からなる
埋込み層を成長させると共に、前記第1マスクの周辺部
の下方に位置する領域の前記埋込み層の成長を抑制する
ことによって、前記第1メサとの境界部近傍の前記埋込
み層に凹溝を形成する工程、(d)前記第1メサとその
周囲の前記埋込み層のそれぞれの上部に第2マスクを形
成し、前記第2マスクで覆われていない領域の前記埋込
み層およびその下部の前記第2導電型化合物半導体結晶
層を、少なくとも前記第1導電型化合物半導体結晶層と
の界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第2メサを前記第1メサの周囲に形成する工
程。 - 【請求項18】 前記第1メサを構成する前記第2導電
型化合物半導体結晶層は、アルミニウムを含有する化合
物半導体結晶を含んでいることを特徴とする請求項17
記載の半導体受光装置の製造方法。 - 【請求項19】 前記(d)工程の後、前記半導体基板
および前記第1メサのそれぞれに電極を接続する工程を
さらに含むことを特徴とする請求項17記載の半導体受
光装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151241A JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
US10/224,115 US6800914B2 (en) | 2002-05-24 | 2002-08-19 | Semiconductor photodetector device and manufacturing method thereof |
US10/371,903 US20040000675A1 (en) | 2002-05-24 | 2003-02-20 | Method for manufacturing avalanche photodiodes, avalanche photodiode, optical receiver module and optical receiving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151241A JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347577A true JP2003347577A (ja) | 2003-12-05 |
JP4084958B2 JP4084958B2 (ja) | 2008-04-30 |
Family
ID=29545352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151241A Expired - Fee Related JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6800914B2 (ja) |
JP (1) | JP4084958B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294027A (ja) * | 2007-05-22 | 2008-12-04 | Mitsubishi Electric Corp | 半導体受光素子およびその製造方法 |
JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
JP2010283013A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
JP2011055014A (ja) * | 2010-12-16 | 2011-03-17 | Mitsubishi Electric Corp | 半導体受光素子の製造方法 |
WO2014046465A1 (ko) * | 2012-09-21 | 2014-03-27 | 한국전자통신연구원 | 포토믹서 및 그의 제조방법 |
CN114966360A (zh) * | 2022-07-27 | 2022-08-30 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
WO2023047644A1 (ja) * | 2021-09-22 | 2023-03-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4009106B2 (ja) * | 2001-12-27 | 2007-11-14 | 浜松ホトニクス株式会社 | 半導体受光素子、及びその製造方法 |
JP4109159B2 (ja) * | 2003-06-13 | 2008-07-02 | 浜松ホトニクス株式会社 | 半導体受光素子 |
CN100573925C (zh) * | 2005-05-18 | 2009-12-23 | 三菱电机株式会社 | 雪崩光电二极管 |
JP5197930B2 (ja) * | 2006-06-30 | 2013-05-15 | 住友電工デバイス・イノベーション株式会社 | 半導体受光素子の製造方法 |
US8030684B2 (en) * | 2007-07-18 | 2011-10-04 | Jds Uniphase Corporation | Mesa-type photodetectors with lateral diffusion junctions |
US7893464B2 (en) * | 2008-03-28 | 2011-02-22 | Jds Uniphase Corporation | Semiconductor photodiode and method of manufacture thereof |
US8008688B2 (en) * | 2008-04-01 | 2011-08-30 | Jds Uniphase Corporation | Photodiode and method of fabrication |
US9368935B2 (en) * | 2008-04-28 | 2016-06-14 | Northrop Grumman Systems Corporation | Method for mode control in multimode semiconductor waveguide lasers |
US8072041B2 (en) * | 2009-04-08 | 2011-12-06 | Finisar Corporation | Passivated optical detectors with full protection layer |
JP2011035114A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
JP6502697B2 (ja) * | 2015-02-18 | 2019-04-17 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2581482B1 (fr) * | 1985-05-03 | 1987-07-10 | Labo Electronique Physique | Photodiode pin a faible courant de fuite |
US5296698A (en) * | 1991-02-28 | 1994-03-22 | Sumitomo Electric Industries, Ltd. | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
EP0503729A3 (en) * | 1991-03-15 | 1992-12-02 | N.V. Philips' Gloeilampenfabrieken | Optoelectronic semiconductor device and method of manufacturing such a device |
JP2894910B2 (ja) | 1993-02-04 | 1999-05-24 | 日本電気株式会社 | 超格子アバランシェフォトダイオードおよびその製造方法 |
US5610416A (en) | 1995-02-16 | 1997-03-11 | Hewlett-Packard Company | Avalanche photodiode with epitaxially regrown guard rings |
US5866936A (en) | 1997-04-01 | 1999-02-02 | Hewlett-Packard Company | Mesa-structure avalanche photodiode having a buried epitaxial junction |
JP3141847B2 (ja) | 1998-07-03 | 2001-03-07 | 日本電気株式会社 | アバランシェフォトダイオード |
JP4095746B2 (ja) | 1999-12-17 | 2008-06-04 | 日本オプネクスト株式会社 | 半導体受光装置および製造方法 |
-
2002
- 2002-05-24 JP JP2002151241A patent/JP4084958B2/ja not_active Expired - Fee Related
- 2002-08-19 US US10/224,115 patent/US6800914B2/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294027A (ja) * | 2007-05-22 | 2008-12-04 | Mitsubishi Electric Corp | 半導体受光素子およびその製造方法 |
JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
JP2010283013A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
JP2011055014A (ja) * | 2010-12-16 | 2011-03-17 | Mitsubishi Electric Corp | 半導体受光素子の製造方法 |
WO2014046465A1 (ko) * | 2012-09-21 | 2014-03-27 | 한국전자통신연구원 | 포토믹서 및 그의 제조방법 |
US9618823B2 (en) | 2012-09-21 | 2017-04-11 | Electronics And Telecommunications Research Institute | Photo mixer and method for manufacturing same |
WO2023047644A1 (ja) * | 2021-09-22 | 2023-03-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
CN114966360A (zh) * | 2022-07-27 | 2022-08-30 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
CN114966360B (zh) * | 2022-07-27 | 2022-10-25 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
US6800914B2 (en) | 2004-10-05 |
JP4084958B2 (ja) | 2008-04-30 |
US20030218226A1 (en) | 2003-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
US5621227A (en) | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy | |
JP4220688B2 (ja) | アバランシェホトダイオード | |
KR100295165B1 (ko) | 질화물계iii-v족화합물반도체소자및그의제조방법 | |
US9455369B2 (en) | Infra red detectors and methods of manufacturing infra red detectors using MOVPE | |
US7259439B2 (en) | Semiconductor photodetector and its production method | |
US4794439A (en) | Rear entry photodiode with three contacts | |
JPS6327851B2 (ja) | ||
US4745446A (en) | Photodetector and amplifier integration | |
KR910013515A (ko) | 수신용 광전 집적회로 및 그 제조방법 | |
JP4861388B2 (ja) | アバランシェホトダイオード | |
JPS6058686A (ja) | 光検出器及びその製造方法 | |
JPH0582829A (ja) | 半導体受光素子 | |
US7009224B2 (en) | Metamorphic long wavelength high-speed photodiode | |
JP4137568B2 (ja) | 受信器 | |
JP4719763B2 (ja) | 受信器の製造方法 | |
JPH05291605A (ja) | 半導体受光素子 | |
JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
CN114497244B (zh) | 一种红外探测器芯片及其制作方法与应用 | |
KR19990021365A (ko) | 광전자 집적 회로의 제조방법 | |
JPS59149070A (ja) | 光検出器 | |
JP3534293B2 (ja) | 赤外発光ダイオードおよびその製造方法 | |
JPH04312986A (ja) | 半導体装置 | |
JP3426834B2 (ja) | 発光ダイオードアレイの製造方法 | |
JPH0758309A (ja) | 光電子集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4084958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |