JP2003347577A - 半導体受光装置およびその製造方法 - Google Patents
半導体受光装置およびその製造方法Info
- Publication number
- JP2003347577A JP2003347577A JP2002151241A JP2002151241A JP2003347577A JP 2003347577 A JP2003347577 A JP 2003347577A JP 2002151241 A JP2002151241 A JP 2002151241A JP 2002151241 A JP2002151241 A JP 2002151241A JP 2003347577 A JP2003347577 A JP 2003347577A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- compound semiconductor
- semiconductor crystal
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000013078 crystal Substances 0.000 claims abstract description 135
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 150000001875 compounds Chemical class 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 23
- 230000005684 electric field Effects 0.000 description 16
- 238000012360 testing method Methods 0.000 description 13
- 230000007547 defect Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 230000031700 light absorption Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 241001538234 Nala Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 第１メサの周囲に埋込み層を含む第２メサを
設けた半導体受光装置の暗電流を低減する。 【解決手段】 ｎ型基板１０１の主面上にｎ型バッファ
層１０２、ｎ型増倍層１０３、ｐ型電界調整層１０４、
ｐ型光吸収層１０５、ｐ型ＩｎＡｌＡｓ結晶からなるキ
ャップ層１０６およびｐ型コンタクト層１０７を成長さ
せた後、ｐ型コンタクト層１０７、ｐ型キャップ層１０
６、ｐ型光吸収層１０５およびｐ型電界調整層１０４を
パターニングして第１メサ１０８を形成する。次に、第
１メサ１０８の周囲にｐ型埋込み層１０９を選択成長さ
せた後、または選択成長の過程でｐ型キャップ層１０６
の近傍の埋込み層１０９に凹溝１１１を形成することに
より、Ａｌを含有するｐ型キャップ層１０６と埋込み層
１０９とを凹溝１１１によって分離し、両者の間に電流
パスが形成されないようにする。
設けた半導体受光装置の暗電流を低減する。 【解決手段】 ｎ型基板１０１の主面上にｎ型バッファ
層１０２、ｎ型増倍層１０３、ｐ型電界調整層１０４、
ｐ型光吸収層１０５、ｐ型ＩｎＡｌＡｓ結晶からなるキ
ャップ層１０６およびｐ型コンタクト層１０７を成長さ
せた後、ｐ型コンタクト層１０７、ｐ型キャップ層１０
６、ｐ型光吸収層１０５およびｐ型電界調整層１０４を
パターニングして第１メサ１０８を形成する。次に、第
１メサ１０８の周囲にｐ型埋込み層１０９を選択成長さ
せた後、または選択成長の過程でｐ型キャップ層１０６
の近傍の埋込み層１０９に凹溝１１１を形成することに
より、Ａｌを含有するｐ型キャップ層１０６と埋込み層
１０９とを凹溝１１１によって分離し、両者の間に電流
パスが形成されないようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体受光装置お
よびその製造技術に関し、特に、化合物半導体を用いた
メサ型受光装置の信頼性向上に適用して有効な技術に関
する。
よびその製造技術に関し、特に、化合物半導体を用いた
メサ型受光装置の信頼性向上に適用して有効な技術に関
する。
【０００２】
【従来の技術】特開２００１−１７７１４３号公報は、
化合物半導体を用いた受光装置として、下地となる結晶
にメサを形成し、このメサの周囲を適当な材料とキャリ
ア濃度の結晶で埋め込んだ構造を開示している(以下、
この構造を埋込みメサ型と称する)。
化合物半導体を用いた受光装置として、下地となる結晶
にメサを形成し、このメサの周囲を適当な材料とキャリ
ア濃度の結晶で埋め込んだ構造を開示している(以下、
この構造を埋込みメサ型と称する)。
【０００３】図２１は、上記公報に記載された埋込みメ
サ型の半導体受光装置を示す断面図である。この半導体
受光装置の製造方法を簡単に説明すると、まずｎ型Ｉｎ
Ｐ結晶からなる基板４０１の主面上にｎ型ＩｎＡｌＡｓ
結晶からなるバッファ層４０２、ｎ型ＩｎＡｌＡｓ結晶
からなる増倍層４０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型Ｉ
ｎＧａＡｓ結晶の積層体からなる電界調整層４０４、ｐ
型ＩｎＧａＡｓ結晶からなる光吸収層４０５、ｐ型Ｉｎ
ＡｌＡｓ結晶からなるキャップ層４０６およびｐ型Ｉｎ
ＧａＡｓ結晶からなるコンタクト層４０７をＭＢＥ（分
子線エピタキシー）法で順次成長させた後、コンタクト
層４０７、キャップ層４０６、光吸収層４０５および電
界調整層４０４をエッチングすることにより、基板４０
１上に第１メサ４０８を形成する。
サ型の半導体受光装置を示す断面図である。この半導体
受光装置の製造方法を簡単に説明すると、まずｎ型Ｉｎ
Ｐ結晶からなる基板４０１の主面上にｎ型ＩｎＡｌＡｓ
結晶からなるバッファ層４０２、ｎ型ＩｎＡｌＡｓ結晶
からなる増倍層４０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型Ｉ
ｎＧａＡｓ結晶の積層体からなる電界調整層４０４、ｐ
型ＩｎＧａＡｓ結晶からなる光吸収層４０５、ｐ型Ｉｎ
ＡｌＡｓ結晶からなるキャップ層４０６およびｐ型Ｉｎ
ＧａＡｓ結晶からなるコンタクト層４０７をＭＢＥ（分
子線エピタキシー）法で順次成長させた後、コンタクト
層４０７、キャップ層４０６、光吸収層４０５および電
界調整層４０４をエッチングすることにより、基板４０
１上に第１メサ４０８を形成する。
【０００４】次に、上記基板４０１上に、第１メサ４０
８とほぼ同じ高さを有する低不純物濃度の化合物半導体
結晶からなる埋込み層４０９を成長させた後、埋込み層
４０９およびその下層の結晶層をエッチングすることに
より、第１メサ４０８の周囲に第２メサ４１０を形成す
る。その後、基板４０１上に保護膜４１２および電極４
１３、４１４を形成し、さらに基板４０１の裏面に反射
防止膜４１５を形成することにより、埋込みメサ型の半
導体受光装置が完成する。
８とほぼ同じ高さを有する低不純物濃度の化合物半導体
結晶からなる埋込み層４０９を成長させた後、埋込み層
４０９およびその下層の結晶層をエッチングすることに
より、第１メサ４０８の周囲に第２メサ４１０を形成す
る。その後、基板４０１上に保護膜４１２および電極４
１３、４１４を形成し、さらに基板４０１の裏面に反射
防止膜４１５を形成することにより、埋込みメサ型の半
導体受光装置が完成する。
【０００５】上記のような構造を有する埋込みメサ型の
半導体受光装置は、ｐｎ接合（増倍層４０３と電界調整
層４０４との界面が接合面となる）の電界強度が埋込み
層４０９によって緩和されるので、埋込み層４０９を設
けない単純なメサ型半導体受光装置にくらべて暗電流を
減少できる利点がある。また、第１メサ４０８の周囲に
第１メサ４０８とほぼ同じ高さを有する埋込み層４０９
を設けることによって、チップの機械的強度が増すた
め、配線基板へのボンディングが容易になるなどの利点
もある。
半導体受光装置は、ｐｎ接合（増倍層４０３と電界調整
層４０４との界面が接合面となる）の電界強度が埋込み
層４０９によって緩和されるので、埋込み層４０９を設
けない単純なメサ型半導体受光装置にくらべて暗電流を
減少できる利点がある。また、第１メサ４０８の周囲に
第１メサ４０８とほぼ同じ高さを有する埋込み層４０９
を設けることによって、チップの機械的強度が増すた
め、配線基板へのボンディングが容易になるなどの利点
もある。
【０００６】
【発明が解決しようとする課題】上記埋込みメサ型の半
導体受光装置を製造する工程では、基板上に複数種類の
化合物半導体からなる結晶層を積層し、これらの結晶層
をパターニングして第１メサを形成する。ところが、こ
れらの結晶層の中には、ＩｎＡｌＡｓ結晶のようなＡｌ
を含んだ化合物半導体結晶（例えばｐ型ＩｎＡｌＡｓ結
晶からなるキャップ層）も含まれているので、第１メサ
を形成すると、その側壁に露出したＡｌの表面に安定な
自然酸化膜が形成される。
導体受光装置を製造する工程では、基板上に複数種類の
化合物半導体からなる結晶層を積層し、これらの結晶層
をパターニングして第１メサを形成する。ところが、こ
れらの結晶層の中には、ＩｎＡｌＡｓ結晶のようなＡｌ
を含んだ化合物半導体結晶（例えばｐ型ＩｎＡｌＡｓ結
晶からなるキャップ層）も含まれているので、第１メサ
を形成すると、その側壁に露出したＡｌの表面に安定な
自然酸化膜が形成される。
【０００７】そのため、第１メサの周囲に埋込み層を成
長させると、Ａｌを含んだ結晶と埋込み層との界面に結
晶欠陥や、界面準位が形成される。特に、不純物濃度が
高いキャップ層と不純物濃度が低い埋込み層との間に結
晶欠陥が存在した場合は、両者の間に電流パスが形成さ
れるため、受光装置の暗電流が大きくなってしまう。暗
電流の増加は、重要な受信感度特性を低下させるため、
受光装置の信頼性を低下させ、著しい場合には、受光装
置として機能しなくなる場合もある。
長させると、Ａｌを含んだ結晶と埋込み層との界面に結
晶欠陥や、界面準位が形成される。特に、不純物濃度が
高いキャップ層と不純物濃度が低い埋込み層との間に結
晶欠陥が存在した場合は、両者の間に電流パスが形成さ
れるため、受光装置の暗電流が大きくなってしまう。暗
電流の増加は、重要な受信感度特性を低下させるため、
受光装置の信頼性を低下させ、著しい場合には、受光装
置として機能しなくなる場合もある。
【０００８】本発明の目的は、化合物半導体を用いたメ
サ型受光装置の暗電流を低減する技術を提供することに
ある。
サ型受光装置の暗電流を低減する技術を提供することに
ある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】本発明の半導体受光装置は、半導体基板上
に形成された第１導電型化合物半導体結晶層と、前記第
１導電型化合物半導体結晶層の上部に形成された第２導
電型化合物半導体結晶層とによってｐｎ接合が形成さ
れ、前記第２導電型化合物半導体結晶層には、その底部
が前記ｐｎ接合に達しない第１メサが形成され、前記第
１メサの周囲には、前記第１メサを取り囲む化合物半導
体結晶からなる埋込み層を含み、その底部が少なくとも
前記ｐｎ接合に達する第２メサが形成され、前記埋込み
層と前記第１メサとの境界部近傍には、その底部が前記
ｐｎ接合に達しない凹溝が設けられているものである。
に形成された第１導電型化合物半導体結晶層と、前記第
１導電型化合物半導体結晶層の上部に形成された第２導
電型化合物半導体結晶層とによってｐｎ接合が形成さ
れ、前記第２導電型化合物半導体結晶層には、その底部
が前記ｐｎ接合に達しない第１メサが形成され、前記第
１メサの周囲には、前記第１メサを取り囲む化合物半導
体結晶からなる埋込み層を含み、その底部が少なくとも
前記ｐｎ接合に達する第２メサが形成され、前記埋込み
層と前記第１メサとの境界部近傍には、その底部が前記
ｐｎ接合に達しない凹溝が設けられているものである。
【００１２】本発明の半導体受光装置の製造方法は、以
下の工程（ａ）〜（ｅ）を有している。 （ａ）半導体基板上に第１導電型化合物半導体結晶層を
成長させ、前記第１導電型化合物半導体結晶層の上部
に、前記第１導電型と反対導電型の第２導電型化合物半
導体結晶層を成長させる工程、（ｂ）前記第２導電型化
合物半導体結晶層の上部に所定形状の第１マスクを形成
し、前記第１マスクで覆われていない領域の前記第２導
電型化合物半導体結晶層を、前記第１導電型化合物半導
体結晶層との界面に達しない程度の深さにエッチングす
ることによって第１メサを形成する工程、（ｃ）前記第
１メサの周囲に化合物半導体結晶からなる埋込み層を成
長させる工程、（ｄ）前記埋込み層と前記第１メサとの
境界部近傍を、前記第１導電型化合物半導体結晶層との
界面に達しない程度の深さにエッチングすることによっ
て凹溝を形成する工程、（ｅ）前記第１メサとその周囲
の前記埋込み層のそれぞれの上部に第２マスクを形成
し、前記第２マスクで覆われていない領域の前記埋込み
層およびその下部の前記第２導電型化合物半導体結晶層
を、少なくとも前記第１導電型化合物半導体結晶層との
界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第２メサを前記第１メサの周囲に形成する工
程。
下の工程（ａ）〜（ｅ）を有している。 （ａ）半導体基板上に第１導電型化合物半導体結晶層を
成長させ、前記第１導電型化合物半導体結晶層の上部
に、前記第１導電型と反対導電型の第２導電型化合物半
導体結晶層を成長させる工程、（ｂ）前記第２導電型化
合物半導体結晶層の上部に所定形状の第１マスクを形成
し、前記第１マスクで覆われていない領域の前記第２導
電型化合物半導体結晶層を、前記第１導電型化合物半導
体結晶層との界面に達しない程度の深さにエッチングす
ることによって第１メサを形成する工程、（ｃ）前記第
１メサの周囲に化合物半導体結晶からなる埋込み層を成
長させる工程、（ｄ）前記埋込み層と前記第１メサとの
境界部近傍を、前記第１導電型化合物半導体結晶層との
界面に達しない程度の深さにエッチングすることによっ
て凹溝を形成する工程、（ｅ）前記第１メサとその周囲
の前記埋込み層のそれぞれの上部に第２マスクを形成
し、前記第２マスクで覆われていない領域の前記埋込み
層およびその下部の前記第２導電型化合物半導体結晶層
を、少なくとも前記第１導電型化合物半導体結晶層との
界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第２メサを前記第１メサの周囲に形成する工
程。
【００１３】上記した手段によれば、埋込み層と第１メ
サとの境界部近傍に凹溝を設けることによって、第１メ
サを構成する前記第２導電型化合物半導体結晶層のう
ち、アルミニウムを含有する化合物半導体結晶と埋込み
層とが凹溝によって隔てられ、両者の間に電流パスが形
成されないので、暗電流を低減することができる。
サとの境界部近傍に凹溝を設けることによって、第１メ
サを構成する前記第２導電型化合物半導体結晶層のう
ち、アルミニウムを含有する化合物半導体結晶と埋込み
層とが凹溝によって隔てられ、両者の間に電流パスが形
成されないので、暗電流を低減することができる。
【００１４】図２２は、第１メサの周囲に埋込み層を設
けた半導体受光装置の暗電流−電圧特性の一例であり、
［Ａ］はキャップ層をＩｎＡｌＡｓ結晶で構成した場
合、［Ｂ］は比較のため、Ａｌを含まないＩｎＧａＡｓ
結晶でキャップ層を構成した場合である。図から、例え
ば印加電圧が２５Ｖの場合、［Ｂ］はｎＡレベルである
が、［Ａ］はμＡレベルの高さである。
けた半導体受光装置の暗電流−電圧特性の一例であり、
［Ａ］はキャップ層をＩｎＡｌＡｓ結晶で構成した場
合、［Ｂ］は比較のため、Ａｌを含まないＩｎＧａＡｓ
結晶でキャップ層を構成した場合である。図から、例え
ば印加電圧が２５Ｖの場合、［Ｂ］はｎＡレベルである
が、［Ａ］はμＡレベルの高さである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００１６】（実施の形態１）本実施の形態は、アバラ
ンシェホトダイオードからなる受光装置に適用したもの
であり、以下、その製造方法を図１〜図８を参照しなが
ら説明する。
ンシェホトダイオードからなる受光装置に適用したもの
であり、以下、その製造方法を図１〜図８を参照しなが
ら説明する。
【００１７】まず、図１に示すように、例えば不純物濃
度が１×１０18／ｃｍ3のｎ型ＩｎＰ結晶からなる基板
１０１を用意し、その主面上にｎ型ＩｎＡｌＡｓ結晶か
らなるバッファ層１０２（膜厚０．５μｍ、不純物濃
度：１×１０18／ｃｍ3）、ｎ型ＩｎＡｌＡｓ結晶から
なる増倍層１０３（膜厚０．３μｍ、不純物濃度：１×
１０14／ｃｍ3）、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧ
ａＡｓ結晶の積層体からなる超格子構造の電界調整層１
０４（膜厚０．０４μｍ、不純物濃度：８×１０ 17／ｃ
ｍ3）、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層１０５
（膜厚１．３μｍ、不純物濃度：１×１０15／ｃ
ｍ3）、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層１０
６（膜厚０．７μｍ、不純物濃度：１×１０18／ｃ
ｍ3）およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト
層１０７（膜厚０．１μｍ、不純物濃度：５×１０18／
ｃｍ3）を順次成長させる。これらの化合物半導体結晶
層（１０２〜１０７）は、周知のＭＢＥ（分子線エピタ
キシー）法によって形成する。
度が１×１０18／ｃｍ3のｎ型ＩｎＰ結晶からなる基板
１０１を用意し、その主面上にｎ型ＩｎＡｌＡｓ結晶か
らなるバッファ層１０２（膜厚０．５μｍ、不純物濃
度：１×１０18／ｃｍ3）、ｎ型ＩｎＡｌＡｓ結晶から
なる増倍層１０３（膜厚０．３μｍ、不純物濃度：１×
１０14／ｃｍ3）、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧ
ａＡｓ結晶の積層体からなる超格子構造の電界調整層１
０４（膜厚０．０４μｍ、不純物濃度：８×１０ 17／ｃ
ｍ3）、ｐ型ＩｎＧａＡｓ結晶からなる光吸収層１０５
（膜厚１．３μｍ、不純物濃度：１×１０15／ｃ
ｍ3）、ｐ型ＩｎＡｌＡｓ結晶からなるキャップ層１０
６（膜厚０．７μｍ、不純物濃度：１×１０18／ｃ
ｍ3）およびｐ型ＩｎＧａＡｓ結晶からなるコンタクト
層１０７（膜厚０．１μｍ、不純物濃度：５×１０18／
ｃｍ3）を順次成長させる。これらの化合物半導体結晶
層（１０２〜１０７）は、周知のＭＢＥ（分子線エピタ
キシー）法によって形成する。
【００１８】次に、図２に示すように、コンタクト層１
０７の上部にＣＶＤ法で堆積した酸化シリコン膜を周知
のフォトリソグラフィ技術でパターニングすることによ
って、ハードマスク１２０を形成する。図示はしない
が、ハードマスク１２０の平面形状は円形であり、その
直径は２６μｍである。
０７の上部にＣＶＤ法で堆積した酸化シリコン膜を周知
のフォトリソグラフィ技術でパターニングすることによ
って、ハードマスク１２０を形成する。図示はしない
が、ハードマスク１２０の平面形状は円形であり、その
直径は２６μｍである。
【００１９】次に、図３に示すように、上記ハードマス
ク１２０をマスクにしてコンタクト層１０７、キャップ
層１０６、光吸収層１０５および電界調整層１０４をリ
ン酸系のエッチング液で等方的にエッチングする。この
とき、電界調整層１０４の途中でエッチングを停止し、
ｐｎ接合面（電界調整層１０４とその下層の増倍層１０
３との界面）が露出しないようにする。
ク１２０をマスクにしてコンタクト層１０７、キャップ
層１０６、光吸収層１０５および電界調整層１０４をリ
ン酸系のエッチング液で等方的にエッチングする。この
とき、電界調整層１０４の途中でエッチングを停止し、
ｐｎ接合面（電界調整層１０４とその下層の増倍層１０
３との界面）が露出しないようにする。
【００２０】ここまでの工程により、基板１０１上に第
１メサ１０８が形成される。この第１メサ１０８の側壁
は、基板１０１の主面に対して約８０度の傾斜をなして
おり、側壁の一部にはＡｌを含むキャップ層１０６が露
出している。また、上記の等方性エッチングを行うと、
ハードマスク１２０の下方の化合物半導体結晶層（１０
２〜１０７）がサイドエッチングされるため、ハードマ
スク１２０の周辺部が第１メサ１０８の側壁に対して３
μｍ程度オーバーハングする。
１メサ１０８が形成される。この第１メサ１０８の側壁
は、基板１０１の主面に対して約８０度の傾斜をなして
おり、側壁の一部にはＡｌを含むキャップ層１０６が露
出している。また、上記の等方性エッチングを行うと、
ハードマスク１２０の下方の化合物半導体結晶層（１０
２〜１０７）がサイドエッチングされるため、ハードマ
スク１２０の周辺部が第１メサ１０８の側壁に対して３
μｍ程度オーバーハングする。
【００２１】次に、図４に示すように、ＭＯＶＰＥ（有
機金属気相成長）法を用いて第１メサ１０８の周囲の基
板１０１上にｐ型ＩｎＰ結晶からなる埋込み層１０９
（膜厚１．９μｍ、不純物濃度：５×１０15／ｃｍ3）
を選択成長させる。このとき、第１メサ１０８の側壁か
らオーバーハングしたハードマスク１２０の下部領域で
結晶の成長が抑制されるように埋込み層１０９の成長条
件を制御することにより、ハードマスク１２０の下部の
埋込み層１０９に深さ０．７μｍ程度の凹溝１１１が形
成される。
機金属気相成長）法を用いて第１メサ１０８の周囲の基
板１０１上にｐ型ＩｎＰ結晶からなる埋込み層１０９
（膜厚１．９μｍ、不純物濃度：５×１０15／ｃｍ3）
を選択成長させる。このとき、第１メサ１０８の側壁か
らオーバーハングしたハードマスク１２０の下部領域で
結晶の成長が抑制されるように埋込み層１０９の成長条
件を制御することにより、ハードマスク１２０の下部の
埋込み層１０９に深さ０．７μｍ程度の凹溝１１１が形
成される。
【００２２】次に、ハードマスク１２０を除去した後、
図５に示すように、コンタクト層１０７および埋込み層
１０９の上部に第１メサ１０８よりも径の大きい、直径
４０μｍ程度の円形の平面形状を有するフォトレジスト
膜１２１を形成し、このフォトレジスト膜１２１をマス
クにしてコンタクト層１０７、キャップ層１０６、光吸
収層１０５、電界調整層１０４、増倍層１０３、バッフ
ァ層１０２および基板１０１の表面をＢｒ（臭素）系の
エッチング液で等方的にエッチングする。
図５に示すように、コンタクト層１０７および埋込み層
１０９の上部に第１メサ１０８よりも径の大きい、直径
４０μｍ程度の円形の平面形状を有するフォトレジスト
膜１２１を形成し、このフォトレジスト膜１２１をマス
クにしてコンタクト層１０７、キャップ層１０６、光吸
収層１０５、電界調整層１０４、増倍層１０３、バッフ
ァ層１０２および基板１０１の表面をＢｒ（臭素）系の
エッチング液で等方的にエッチングする。
【００２３】ここまでの工程により、第１メサ１０８の
周囲の基板１０１上に第２メサ１１０が形成される。こ
の第２メサ１１０は、第１メサ１０８に対して同心円状
の平面形状を有し、その側壁の一部には、ｐｎ接合面
（電界調整層１０４とその下層の増倍層１０３との界
面）が露出する。
周囲の基板１０１上に第２メサ１１０が形成される。こ
の第２メサ１１０は、第１メサ１０８に対して同心円状
の平面形状を有し、その側壁の一部には、ｐｎ接合面
（電界調整層１０４とその下層の増倍層１０３との界
面）が露出する。
【００２４】次に、フォトレジスト膜１２１を除去した
後、図６に示すように、基板１０１の表面全体を保護膜
１１２で覆う。保護膜１１２は、例えば基板１０１上に
ＣＶＤ法で膜厚０．３μｍの酸化シリコン膜と膜厚０．
２μｍの窒化シリコン膜とを堆積することによって形成
する。
後、図６に示すように、基板１０１の表面全体を保護膜
１１２で覆う。保護膜１１２は、例えば基板１０１上に
ＣＶＤ法で膜厚０．３μｍの酸化シリコン膜と膜厚０．
２μｍの窒化シリコン膜とを堆積することによって形成
する。
【００２５】次に、図７に示すように、フォトレジスト
膜（図示せず）をマスクにして保護膜１１２をドライエ
ッチングすることにより、コンタクト層１０７および基
板１０１のそれぞれの一部を露出させ、そこに電極１１
３、１１４を形成する。電極１１３、１１４は、基板１
０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐ
ｔ膜／Ａｕ膜をパターニングすることによって形成す
る。
膜（図示せず）をマスクにして保護膜１１２をドライエ
ッチングすることにより、コンタクト層１０７および基
板１０１のそれぞれの一部を露出させ、そこに電極１１
３、１１４を形成する。電極１１３、１１４は、基板１
０１上に蒸着法で堆積した膜厚０．５μｍのＴｉ膜／Ｐ
ｔ膜／Ａｕ膜をパターニングすることによって形成す
る。
【００２６】その後、図８に示すように、基板１０１の
裏面側に膜厚０．２μｍの窒化シリコン膜からなる反射
防止膜１１５を形成することにより、アバランシェホト
ダイオードのチップが完成する。このチップを配線基板
に実装するには、例えば配線基板の対応する電極上にＡ
ｕ／Ｓｎ半田を介して上記電極１１３、１１４をボンデ
ィングする。
裏面側に膜厚０．２μｍの窒化シリコン膜からなる反射
防止膜１１５を形成することにより、アバランシェホト
ダイオードのチップが完成する。このチップを配線基板
に実装するには、例えば配線基板の対応する電極上にＡ
ｕ／Ｓｎ半田を介して上記電極１１３、１１４をボンデ
ィングする。
【００２７】上記の方法で製造された本実施形態のアバ
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖで
あり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ
２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最
大９０であった。さらに、１０００時間前後の高温逆バ
イアス通電試験（２００℃、１００μＡ一定）を実施し
た結果、降伏電圧、暗電流、増倍率ともに変化が無く、
良好であった。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖで
あり、２７Ｖおよび２０Ｖにおける暗電流は、それぞれ
２０ｎＡ、１ｎＡであった。また、光信号の増倍率は最
大９０であった。さらに、１０００時間前後の高温逆バ
イアス通電試験（２００℃、１００μＡ一定）を実施し
た結果、降伏電圧、暗電流、増倍率ともに変化が無く、
良好であった。
【００２８】比較のため、第１メサ１０８の周囲の埋込
み層１０９に凹溝１１１を形成しない従来構造のアバラ
ンシェホトダイオードに逆バイアスを印加したところ、
降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける
暗電流は、それぞれ２μＡ、５００ｎＡであった。ま
た、高温逆バイアス通電試験では、５０時間経過後に降
伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、
増倍率は１０に低下する劣化を示した。
み層１０９に凹溝１１１を形成しない従来構造のアバラ
ンシェホトダイオードに逆バイアスを印加したところ、
降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける
暗電流は、それぞれ２μＡ、５００ｎＡであった。ま
た、高温逆バイアス通電試験では、５０時間経過後に降
伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、
増倍率は１０に低下する劣化を示した。
【００２９】本実施形態のアバランシェホトダイオード
と従来構造のアバランシェホトダイオードで暗電流に差
が生じる原因は、埋込み層１０９を構成するｐ型ＩｎＰ
結晶中の欠陥の数および大きさにある。すなわち、従来
構造では、埋込み層１０９が第１メサ１０８のキャップ
層１０６から直接成長したために、埋込み層１０９の内
部に約２μｍの長さを持つ３０〜５０個の結晶欠陥が発
生した。一方、本実施の形態の構造では、埋込み層１０
９の内部に結晶欠陥が形成されなかった。
と従来構造のアバランシェホトダイオードで暗電流に差
が生じる原因は、埋込み層１０９を構成するｐ型ＩｎＰ
結晶中の欠陥の数および大きさにある。すなわち、従来
構造では、埋込み層１０９が第１メサ１０８のキャップ
層１０６から直接成長したために、埋込み層１０９の内
部に約２μｍの長さを持つ３０〜５０個の結晶欠陥が発
生した。一方、本実施の形態の構造では、埋込み層１０
９の内部に結晶欠陥が形成されなかった。
【００３０】これは、埋込み層１０９を選択成長させる
際に、第１メサ１０８の側壁に対してオーバーハングし
たハードマスク１２０の下部領域では、キャップ層１０
６からの直接成長が抑制され、結晶中にＡｌを含まない
光吸収層（ｐ型ＩｎＧａＡｓ結晶）１０５からの拡散的
成長が支配的となるためである。
際に、第１メサ１０８の側壁に対してオーバーハングし
たハードマスク１２０の下部領域では、キャップ層１０
６からの直接成長が抑制され、結晶中にＡｌを含まない
光吸収層（ｐ型ＩｎＧａＡｓ結晶）１０５からの拡散的
成長が支配的となるためである。
【００３１】以上のように、本実施の形態によれば、埋
込み層１０９の内部の結晶欠陥を大幅に減少することが
できるので、暗電流の少ない高信頼度のアバランシェホ
トダイオードを実現することができる。
込み層１０９の内部の結晶欠陥を大幅に減少することが
できるので、暗電流の少ない高信頼度のアバランシェホ
トダイオードを実現することができる。
【００３２】（実施の形態２）本実施の形態によるアバ
ランシェホトダイオードの製造方法を図９〜図１３を参
照しながら説明する。
ランシェホトダイオードの製造方法を図９〜図１３を参
照しながら説明する。
【００３３】まず、図９に示すように、ｎ型ＩｎＰ結晶
からなる基板１０１の主面上にｎ型ＩｎＡｌＡｓ結晶か
らなるバッファ層１０２、ｎ型ＩｎＡｌＡｓ結晶からな
る増倍層１０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａ
Ａｓ結晶の積層体からなる電界調整層１０４、ｐ型Ｉｎ
ＧａＡｓ結晶からなる光吸収層１０５、ｐ型ＩｎＡｌＡ
ｓ結晶からなるキャップ層１０６およびｐ型ＩｎＧａＡ
ｓ結晶からなるコンタクト層１０７をＭＢＥ法で順次成
長させた後、コンタクト層１０７の上部に形成した酸化
シリコンからなるハードマスク１２０をマスクにしてコ
ンタクト層１０７、キャップ層１０６、光吸収層１０５
および電界調整層１０４を等方的にエッチングすること
により、基板１０１上に第１メサ１０８を形成する。こ
こまでの工程は、前記実施の形態１の図１〜図３に示す
工程と同じである。
からなる基板１０１の主面上にｎ型ＩｎＡｌＡｓ結晶か
らなるバッファ層１０２、ｎ型ＩｎＡｌＡｓ結晶からな
る増倍層１０３、ｐ型ＩｎＡｌＡｓ結晶とｐ型ＩｎＧａ
Ａｓ結晶の積層体からなる電界調整層１０４、ｐ型Ｉｎ
ＧａＡｓ結晶からなる光吸収層１０５、ｐ型ＩｎＡｌＡ
ｓ結晶からなるキャップ層１０６およびｐ型ＩｎＧａＡ
ｓ結晶からなるコンタクト層１０７をＭＢＥ法で順次成
長させた後、コンタクト層１０７の上部に形成した酸化
シリコンからなるハードマスク１２０をマスクにしてコ
ンタクト層１０７、キャップ層１０６、光吸収層１０５
および電界調整層１０４を等方的にエッチングすること
により、基板１０１上に第１メサ１０８を形成する。こ
こまでの工程は、前記実施の形態１の図１〜図３に示す
工程と同じである。
【００３４】次に、図１０に示すように、ＭＯＶＰＥ
（有機金属気相成長）法を用いて第１メサ１０８の周囲
の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層２０
９（膜厚２．２μｍ、不純物濃度：１×１０15／ｃ
ｍ3）を選択成長させる。このとき、第１メサ１０８の
側壁からオーバーハングしたハードマスク１２０の下部
領域にも埋込み層２０９が形成されるように成長条件を
制御することにより、第１メサ１０８の側壁近傍を含む
表面全体が平坦な埋込み層２０９が形成される。このよ
うな条件で埋込み層２０９を成長させた場合は、埋込み
層２０９の一部が第１メサ１０８のキャップ層１０６か
ら直接成長するため、キャップ層１０６の近傍の埋込み
層２０９に結晶欠陥が発生する。
（有機金属気相成長）法を用いて第１メサ１０８の周囲
の基板１０１上にｐ型ＩｎＰ結晶からなる埋込み層２０
９（膜厚２．２μｍ、不純物濃度：１×１０15／ｃ
ｍ3）を選択成長させる。このとき、第１メサ１０８の
側壁からオーバーハングしたハードマスク１２０の下部
領域にも埋込み層２０９が形成されるように成長条件を
制御することにより、第１メサ１０８の側壁近傍を含む
表面全体が平坦な埋込み層２０９が形成される。このよ
うな条件で埋込み層２０９を成長させた場合は、埋込み
層２０９の一部が第１メサ１０８のキャップ層１０６か
ら直接成長するため、キャップ層１０６の近傍の埋込み
層２０９に結晶欠陥が発生する。
【００３５】次に、ハードマスク１２０を除去した後、
図１１に示すように、コンタクト層１０７および埋込み
層２０９のそれぞれの上部に、第１メサ１０８の周囲の
埋込み層２０９が露出するフォトレジスト膜１２２を形
成する。
図１１に示すように、コンタクト層１０７および埋込み
層２０９のそれぞれの上部に、第１メサ１０８の周囲の
埋込み層２０９が露出するフォトレジスト膜１２２を形
成する。
【００３６】次に、図１２に示すように、上記フォトレ
ジスト膜１２２をマスクにして第１メサ１０８の周囲の
埋込み層２０９を等方的にエッチングすることにより、
キャップ層１０６の底部に達する深さ１μｍ程度の凹溝
２１１を形成する。このエッチングは、塩酸系のエッチ
ング液を用い、埋込み層２０９を構成する結晶の不純物
濃度と第１メサ１０８の側壁に露出した結晶層（コンタ
クト層１０７およびキャップ層１０６）の不純物濃度の
差を利用することによって、埋込み層２０９を選択的に
エッチングし、第１メサ１０８の側壁がエッチングされ
ないようにする。
ジスト膜１２２をマスクにして第１メサ１０８の周囲の
埋込み層２０９を等方的にエッチングすることにより、
キャップ層１０６の底部に達する深さ１μｍ程度の凹溝
２１１を形成する。このエッチングは、塩酸系のエッチ
ング液を用い、埋込み層２０９を構成する結晶の不純物
濃度と第１メサ１０８の側壁に露出した結晶層（コンタ
クト層１０７およびキャップ層１０６）の不純物濃度の
差を利用することによって、埋込み層２０９を選択的に
エッチングし、第１メサ１０８の側壁がエッチングされ
ないようにする。
【００３７】次に、フォトレジスト膜１２２を除去した
後、図１３に示すように、前記実施の形態１の図５〜図
８に示す工程に従って、基板１０１上に第２メサ１１
０、保護膜１１２および電極１１３、１１４を形成し、
基板１０１の裏面に反射防止膜１１５を形成することに
より、アバランシェホトダイオードのチップが完成す
る。
後、図１３に示すように、前記実施の形態１の図５〜図
８に示す工程に従って、基板１０１上に第２メサ１１
０、保護膜１１２および電極１１３、１１４を形成し、
基板１０１の裏面に反射防止膜１１５を形成することに
より、アバランシェホトダイオードのチップが完成す
る。
【００３８】上記の方法で製造された本実施形態のアバ
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖで
あり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍
率は最大９０であった。また、１０００時間前後の高温
逆バイアス通電試験（２００℃、１００μＡ一定）を実
施した結果、降伏電圧、暗電流、増倍率ともに変化が無
く、良好であった。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖで
あり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍
率は最大９０であった。また、１０００時間前後の高温
逆バイアス通電試験（２００℃、１００μＡ一定）を実
施した結果、降伏電圧、暗電流、増倍率ともに変化が無
く、良好であった。
【００３９】本実施形態のアバランシェホトダイオード
は、埋込み層２０９が成長する過程で、その一部がキャ
ップ層１０６の表面から直接成長するため、その内部に
結晶欠陥が発生する。しかし、その後の工程でキャップ
層１０６の周囲の埋込み層２０９に凹溝２１１を形成
し、キャップ層１０６と埋込み層２０９とを不連続にす
るので、キャップ層１０６と埋込み層２０９との間に電
流パスが形成されなくなり、その結果、暗電流の少ない
高信頼度のアバランシェホトダイオードを実現すること
ができる。
は、埋込み層２０９が成長する過程で、その一部がキャ
ップ層１０６の表面から直接成長するため、その内部に
結晶欠陥が発生する。しかし、その後の工程でキャップ
層１０６の周囲の埋込み層２０９に凹溝２１１を形成
し、キャップ層１０６と埋込み層２０９とを不連続にす
るので、キャップ層１０６と埋込み層２０９との間に電
流パスが形成されなくなり、その結果、暗電流の少ない
高信頼度のアバランシェホトダイオードを実現すること
ができる。
【００４０】（実施の形態３）前記実施の形態２の製造
方法においては、第１メサ１０８の周囲の埋込み層２０
９をエッチングして凹溝２１１を形成する際、第１メサ
１０８の側壁を削らないエッチング条件を選んだ（図１
２参照）が、例えば図１４に示すように、Ｂｒ（臭素）
系のエッチング液を用いることにより、第１メサ１０８
の側壁に露出したコンタクト層１０７およびキャップ層
１０６のそれぞれの一部を埋込み層２０９と共にエッチ
ングして凹溝２１１を形成してもよい。その後、図１５
に示すように、基板１０１上に第２メサ、保護膜１１２
および電極１１３、１１４を形成し、基板１０１の裏面
に反射防止膜１１５を形成することにより、アバランシ
ェホトダイオードのチップが完成する。
方法においては、第１メサ１０８の周囲の埋込み層２０
９をエッチングして凹溝２１１を形成する際、第１メサ
１０８の側壁を削らないエッチング条件を選んだ（図１
２参照）が、例えば図１４に示すように、Ｂｒ（臭素）
系のエッチング液を用いることにより、第１メサ１０８
の側壁に露出したコンタクト層１０７およびキャップ層
１０６のそれぞれの一部を埋込み層２０９と共にエッチ
ングして凹溝２１１を形成してもよい。その後、図１５
に示すように、基板１０１上に第２メサ、保護膜１１２
および電極１１３、１１４を形成し、基板１０１の裏面
に反射防止膜１１５を形成することにより、アバランシ
ェホトダイオードのチップが完成する。
【００４１】上記の方法で製造された本実施形態のアバ
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、前記実施の形態２のアバラン
シェホトダイオードと同様、降伏電圧（Ｖｂ）は３０Ｖ
であり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増
倍率は最大９０であった。また、１０００時間前後の高
温逆バイアス通電試験（２００℃、１００μＡ一定）を
実施した結果、降伏電圧、暗電流、増倍率ともに変化が
無く、良好であった。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、前記実施の形態２のアバラン
シェホトダイオードと同様、降伏電圧（Ｖｂ）は３０Ｖ
であり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増
倍率は最大９０であった。また、１０００時間前後の高
温逆バイアス通電試験（２００℃、１００μＡ一定）を
実施した結果、降伏電圧、暗電流、増倍率ともに変化が
無く、良好であった。
【００４２】本実施形態のアバランシェホトダイオード
は、前記実施の形態２のアバランシェホトダイオードと
同様、埋込み層２０９を形成する工程で、埋込み層２０
９の一部がキャップ層１０６から直接成長するため、そ
の内部に結晶欠陥が発生する。しかし、その後の工程で
キャップ層１０６の周囲の埋込み層２０９に凹溝２１１
を形成し、キャップ層１０６と埋込み層２０９とを不連
続にすることによって、両者の間に電流パスが形成され
ないようにするので、暗電流の少ない高信頼度のアバラ
ンシェホトダイオードを実現することができる。
は、前記実施の形態２のアバランシェホトダイオードと
同様、埋込み層２０９を形成する工程で、埋込み層２０
９の一部がキャップ層１０６から直接成長するため、そ
の内部に結晶欠陥が発生する。しかし、その後の工程で
キャップ層１０６の周囲の埋込み層２０９に凹溝２１１
を形成し、キャップ層１０６と埋込み層２０９とを不連
続にすることによって、両者の間に電流パスが形成され
ないようにするので、暗電流の少ない高信頼度のアバラ
ンシェホトダイオードを実現することができる。
【００４３】（実施の形態４）本実施の形態によるアバ
ランシェホトダイオードの製造方法を図１６〜図１９を
参照しながら説明する。
ランシェホトダイオードの製造方法を図１６〜図１９を
参照しながら説明する。
【００４４】まず、図１６に示すように、前記実施の形
態１の図１〜図３に示す工程に従って基板１０１上に第
１メサ１０８を形成し、続いてＭＢＥ法を用いて第１メ
サ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からな
る埋込み層３０９を選択成長させる。このとき、第１メ
サ１０８の側壁からオーバーハングしたハードマスク１
２０の下部領域にも埋込み層３０９が形成されるように
成長条件を制御することにより、第１メサ１０８の側壁
近傍を含む表面全体が平坦となった埋込み層３０９が形
成される。このような条件で埋込み層３０９を成長させ
た場合は、埋込み層３０９の一部がキャップ層１０６の
表面から直接成長するため、その内部に結晶欠陥が発生
する。
態１の図１〜図３に示す工程に従って基板１０１上に第
１メサ１０８を形成し、続いてＭＢＥ法を用いて第１メ
サ１０８の周囲の基板１０１上にｐ型ＩｎＰ結晶からな
る埋込み層３０９を選択成長させる。このとき、第１メ
サ１０８の側壁からオーバーハングしたハードマスク１
２０の下部領域にも埋込み層３０９が形成されるように
成長条件を制御することにより、第１メサ１０８の側壁
近傍を含む表面全体が平坦となった埋込み層３０９が形
成される。このような条件で埋込み層３０９を成長させ
た場合は、埋込み層３０９の一部がキャップ層１０６の
表面から直接成長するため、その内部に結晶欠陥が発生
する。
【００４５】次に、ハードマスク１２０を除去した後、
図１７に示すように、コンタクト層１０７および埋込み
層３０９のそれぞれの上部に、コンタクト層１０７の周
辺部が露出するフォトレジスト膜１２３を形成する。
図１７に示すように、コンタクト層１０７および埋込み
層３０９のそれぞれの上部に、コンタクト層１０７の周
辺部が露出するフォトレジスト膜１２３を形成する。
【００４６】次に、図１８に示すように、上記フォトレ
ジスト膜１２３をマスクにしてコンタクト層１０７およ
びキャップ層１０６のそれぞれの周辺部をエッチングす
ることにより、キャップ層１０６の底部に達する深さ１
μｍ程度、幅２μｍ程度の凹溝３１１を形成する。この
エッチングは、リン酸系のエッチング液を用い、埋込み
層３０９を構成する結晶の不純物濃度と第１メサ１０８
の側壁に露出した結晶層（コンタクト層１０７およびキ
ャップ層１０６）の不純物濃度の差を利用することによ
って、コンタクト層１０７およびキャップ層１０６を選
択的にエッチングし、埋込み層３０９がエッチングされ
ないようにする。
ジスト膜１２３をマスクにしてコンタクト層１０７およ
びキャップ層１０６のそれぞれの周辺部をエッチングす
ることにより、キャップ層１０６の底部に達する深さ１
μｍ程度、幅２μｍ程度の凹溝３１１を形成する。この
エッチングは、リン酸系のエッチング液を用い、埋込み
層３０９を構成する結晶の不純物濃度と第１メサ１０８
の側壁に露出した結晶層（コンタクト層１０７およびキ
ャップ層１０６）の不純物濃度の差を利用することによ
って、コンタクト層１０７およびキャップ層１０６を選
択的にエッチングし、埋込み層３０９がエッチングされ
ないようにする。
【００４７】次に、フォトレジスト膜１２３を除去した
後、図１９に示すように、前記実施の形態１の図５〜図
８に示す工程に従って、基板１０１上に第２メサ１１
０、保護膜１１２および電極１１３、１１４を形成し、
基板１０１の裏面に反射防止膜１１５を形成することに
より、アバランシェホトダイオードのチップが完成す
る。
後、図１９に示すように、前記実施の形態１の図５〜図
８に示す工程に従って、基板１０１上に第２メサ１１
０、保護膜１１２および電極１１３、１１４を形成し、
基板１０１の裏面に反射防止膜１１５を形成することに
より、アバランシェホトダイオードのチップが完成す
る。
【００４８】上記の方法で製造された本実施形態のアバ
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖで
あり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍
率は最大９０であった。また、１０００時間前後の高温
逆バイアス通電試験（２００℃、１００μＡ一定）を実
施した結果、降伏電圧、暗電流、増倍率ともに変化が無
く、良好であった。
ランシェホトダイオードに配線基板の電極を介して逆バ
イアスを印加したところ、降伏電圧（Ｖｂ）は３０Ｖで
あり、２７Ｖにおける暗電流は１０ｎＡ、光信号の増倍
率は最大９０であった。また、１０００時間前後の高温
逆バイアス通電試験（２００℃、１００μＡ一定）を実
施した結果、降伏電圧、暗電流、増倍率ともに変化が無
く、良好であった。
【００４９】本実施形態のアバランシェホトダイオード
は、前記実施の形態２、３のアバランシェホトダイオー
ドと同様、埋込み層３０９を形成する工程で、埋込み層
３０９の一部がキャップ層１０６から直接成長するた
め、その内部に結晶欠陥が発生する。しかし、その後の
工程でキャップ層１０６の周囲の埋込み層３０９に凹溝
３１１を形成し、キャップ層１０６と埋込み層３０９と
を不連続にすることにより、キャップ層１０６と埋込み
層３０９との間に電流パスが形成されなくなるので、暗
電流の少ない高信頼度のアバランシェホトダイオードを
実現することができる。
は、前記実施の形態２、３のアバランシェホトダイオー
ドと同様、埋込み層３０９を形成する工程で、埋込み層
３０９の一部がキャップ層１０６から直接成長するた
め、その内部に結晶欠陥が発生する。しかし、その後の
工程でキャップ層１０６の周囲の埋込み層３０９に凹溝
３１１を形成し、キャップ層１０６と埋込み層３０９と
を不連続にすることにより、キャップ層１０６と埋込み
層３０９との間に電流パスが形成されなくなるので、暗
電流の少ない高信頼度のアバランシェホトダイオードを
実現することができる。
【００５０】（実施の形態５）前記実施の形態１では、
第１メサ１０８の周囲の埋込み層１０９をｐ型ＩｎＰ結
晶で構成したが、半絶縁性ＩｎＰ結晶あるいはｐ型Ｉｎ
ＡｌＡｓ結晶で構成することもできる。この場合、アバ
ランシェホトダイオードの製造方法は、前記実施の形態
１と同じであるため、その説明は省略する。
第１メサ１０８の周囲の埋込み層１０９をｐ型ＩｎＰ結
晶で構成したが、半絶縁性ＩｎＰ結晶あるいはｐ型Ｉｎ
ＡｌＡｓ結晶で構成することもできる。この場合、アバ
ランシェホトダイオードの製造方法は、前記実施の形態
１と同じであるため、その説明は省略する。
【００５１】本実施形態のアバランシェホトダイオード
に配線基板の電極を介して逆バイアスを印加したとこ
ろ、埋込み層１０９を半絶縁性ＩｎＰ結晶で構成した場
合も、ｐ型ＩｎＰ結晶で構成した場合も、いずれも降伏
電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにお
ける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。ま
た、光信号の増倍率は最大９０であった。さらに、１０
００時間前後の高温逆バイアス通電試験（２００℃、１
００μＡ一定）を実施した結果、降伏電圧、暗電流、増
倍率ともに変化が無く、良好であった。
に配線基板の電極を介して逆バイアスを印加したとこ
ろ、埋込み層１０９を半絶縁性ＩｎＰ結晶で構成した場
合も、ｐ型ＩｎＰ結晶で構成した場合も、いずれも降伏
電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２０Ｖにお
ける暗電流は、それぞれ２０ｎＡ、１ｎＡであった。ま
た、光信号の増倍率は最大９０であった。さらに、１０
００時間前後の高温逆バイアス通電試験（２００℃、１
００μＡ一定）を実施した結果、降伏電圧、暗電流、増
倍率ともに変化が無く、良好であった。
【００５２】比較のため、埋込み層１０９を上記の材料
（半絶縁性ＩｎＰ結晶またはｐ型ＩｎＡｌＡｓ結晶）で
構成し、かつ第１メサ１０８の周囲に凹溝１１１を形成
しないアバランシェホトダイオードに逆バイアスを印加
したところ、埋込み層１０９が半絶縁性ＩｎＰ結晶でる
場合も、ｐ型ＩｎＰ結晶である場合も、いずれも降伏電
圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流
は、それぞれ２μＡ、５００ｎＡであった。また、高温
逆バイアス通電試験では、５０時間経過後に降伏電圧が
２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は
１０に低下する劣化を示した。
（半絶縁性ＩｎＰ結晶またはｐ型ＩｎＡｌＡｓ結晶）で
構成し、かつ第１メサ１０８の周囲に凹溝１１１を形成
しないアバランシェホトダイオードに逆バイアスを印加
したところ、埋込み層１０９が半絶縁性ＩｎＰ結晶でる
場合も、ｐ型ＩｎＰ結晶である場合も、いずれも降伏電
圧は２８Ｖであり、２７Ｖおよび２０Ｖにおける暗電流
は、それぞれ２μＡ、５００ｎＡであった。また、高温
逆バイアス通電試験では、５０時間経過後に降伏電圧が
２Ｖ低下し、２０Ｖの暗電流は３μＡに増加、増倍率は
１０に低下する劣化を示した。
【００５３】上記の結果から、第１メサ１０８の周囲に
凹溝１１１を形成することにより、埋込み層１０９の材
料や導電型にかかわらず、暗電流の少ない高信頼度のア
バランシェホトダイオードを実現できることが判明し
た。
凹溝１１１を形成することにより、埋込み層１０９の材
料や導電型にかかわらず、暗電流の少ない高信頼度のア
バランシェホトダイオードを実現できることが判明し
た。
【００５４】（実施の形態６）基板１０１および結晶層
（１０２〜１０７）の導電型を逆にして前記実施の形態
１と同一形状のアバランシェホトダイオードを製造し
た。すなわち、基板１０１はｐ型ＩｎＰ結晶で構成し、
バッファ層１０２はｐ型ＩｎＡｌＡｓ結晶、増倍層１０
３はｐ型ＩｎＡｌＡｓ結晶、電界調整層１０４はｎ型Ｉ
ｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層構造、光
吸収層１０５はｎ型ＩｎＧａＡｓ結晶、キャップ層１０
６はｎ型ＩｎＡｌＡｓ結晶、コンタクト層１０７はｎ型
ＩｎＧａＡｓ結晶でそれぞれ構成した。結晶層（１０２
〜１０７）の成膜方法、不純物濃度および膜厚は前記実
施の形態１と同一とした。また、埋込み層１０９は、ｎ
型ＩｎＰ結晶で構成し、成膜方法、不純物濃度および膜
厚は前記実施の形態１と同一とした。製造方法は、前記
実施の形態１と同一であるので、その説明は省略する。
（１０２〜１０７）の導電型を逆にして前記実施の形態
１と同一形状のアバランシェホトダイオードを製造し
た。すなわち、基板１０１はｐ型ＩｎＰ結晶で構成し、
バッファ層１０２はｐ型ＩｎＡｌＡｓ結晶、増倍層１０
３はｐ型ＩｎＡｌＡｓ結晶、電界調整層１０４はｎ型Ｉ
ｎＡｌＡｓ結晶とｎ型ＩｎＧａＡｓ結晶の積層構造、光
吸収層１０５はｎ型ＩｎＧａＡｓ結晶、キャップ層１０
６はｎ型ＩｎＡｌＡｓ結晶、コンタクト層１０７はｎ型
ＩｎＧａＡｓ結晶でそれぞれ構成した。結晶層（１０２
〜１０７）の成膜方法、不純物濃度および膜厚は前記実
施の形態１と同一とした。また、埋込み層１０９は、ｎ
型ＩｎＰ結晶で構成し、成膜方法、不純物濃度および膜
厚は前記実施の形態１と同一とした。製造方法は、前記
実施の形態１と同一であるので、その説明は省略する。
【００５５】本実施形態のアバランシェホトダイオード
に、配線基板の電極を介して逆バイアスを印加したとこ
ろ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２
０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであ
った。また、光信号の増倍率は最大９０であった。さら
に、１０００時間前後の高温逆バイアス通電試験（２０
０℃、１００μＡ一定）を実施した結果、降伏電圧、暗
電流、増倍率ともに変化が無く、良好であった。
に、配線基板の電極を介して逆バイアスを印加したとこ
ろ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖおよび２
０Ｖにおける暗電流は、それぞれ２０ｎＡ、１ｎＡであ
った。また、光信号の増倍率は最大９０であった。さら
に、１０００時間前後の高温逆バイアス通電試験（２０
０℃、１００μＡ一定）を実施した結果、降伏電圧、暗
電流、増倍率ともに変化が無く、良好であった。
【００５６】比較のため、基板１０１、結晶層（１０２
〜１０７）および埋込み層１０９を上記の材料で構成
し、かつ第１メサ１０８の周囲に凹溝１１１を形成しな
いアバランシェホトダイオードに逆バイアスを印加した
ところ、降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖ
における暗電流は、それぞれ２μＡ、５００ｎＡであっ
た。また、高温逆バイアス通電試験では、５０時間経過
後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに
増加、増倍率は１０に低下する劣化を示した。
〜１０７）および埋込み層１０９を上記の材料で構成
し、かつ第１メサ１０８の周囲に凹溝１１１を形成しな
いアバランシェホトダイオードに逆バイアスを印加した
ところ、降伏電圧は２８Ｖであり、２７Ｖおよび２０Ｖ
における暗電流は、それぞれ２μＡ、５００ｎＡであっ
た。また、高温逆バイアス通電試験では、５０時間経過
後に降伏電圧が２Ｖ低下し、２０Ｖの暗電流は３μＡに
増加、増倍率は１０に低下する劣化を示した。
【００５７】上記の結果から、第１メサ１０８の周囲に
凹溝１１１を形成することにより、基板１０１、結晶層
（１０２〜１０７）および埋込み層１０９の導電型にか
かわらず、暗電流の少ない高信頼度のアバランシェホト
ダイオードを実現できることが判明した。
凹溝１１１を形成することにより、基板１０１、結晶層
（１０２〜１０７）および埋込み層１０９の導電型にか
かわらず、暗電流の少ない高信頼度のアバランシェホト
ダイオードを実現できることが判明した。
【００５８】（実施の形態７）第１メサ１０８および第
２メサ１１０のそれぞれの平面形状を長方形にした以外
は、前記実施の形態２と同じ方法でアバランシェホトダ
イオードを製造した。
２メサ１１０のそれぞれの平面形状を長方形にした以外
は、前記実施の形態２と同じ方法でアバランシェホトダ
イオードを製造した。
【００５９】本実施形態のアバランシェホトダイオード
に配線基板の電極を介して逆バイアスを印加したとこ
ろ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける
暗電流は２０ｎＡ、光信号の増倍率は最大９０であっ
た。また、１０００時間前後の高温逆バイアス通電試験
（２００℃、１００μＡ一定）を実施した結果、降伏電
圧、暗電流、増倍率ともに変化が無く、良好であった。
に配線基板の電極を介して逆バイアスを印加したとこ
ろ、降伏電圧（Ｖｂ）は３０Ｖであり、２７Ｖにおける
暗電流は２０ｎＡ、光信号の増倍率は最大９０であっ
た。また、１０００時間前後の高温逆バイアス通電試験
（２００℃、１００μＡ一定）を実施した結果、降伏電
圧、暗電流、増倍率ともに変化が無く、良好であった。
【００６０】比較のため、第１メサ１０８の周囲に凹溝
２１１を形成しない他は、本実施形態のアバランシェホ
トダイオードと同じ方法で製造したアバランシェホトダ
イオードに逆バイアスを印加したところ、降伏電圧は２
８Ｖであり、２５Ｖにおける暗電流は２０μＡであっ
た。また、増倍率は１０に低下する劣化を示した。
２１１を形成しない他は、本実施形態のアバランシェホ
トダイオードと同じ方法で製造したアバランシェホトダ
イオードに逆バイアスを印加したところ、降伏電圧は２
８Ｖであり、２５Ｖにおける暗電流は２０μＡであっ
た。また、増倍率は１０に低下する劣化を示した。
【００６１】上記の結果から、第１メサ１０８の周囲に
凹溝２１１を形成することにより、メサ（１０８、１１
０）の平面形状にかかわらず、暗電流の少ない高信頼度
のアバランシェホトダイオードを実現できることが判明
した。
凹溝２１１を形成することにより、メサ（１０８、１１
０）の平面形状にかかわらず、暗電流の少ない高信頼度
のアバランシェホトダイオードを実現できることが判明
した。
【００６２】（実施の形態８）図２０は、前記実施の形
態２のアバランシェホトダイオードを使用した受信器の
ブロック図である。
態２のアバランシェホトダイオードを使用した受信器の
ブロック図である。
【００６３】受信器７９は、アバランシェホトダイオー
ド７１とプリアンプ７２とで構成されたフロントエンド
モジュール７３と、その後段に設けられたＡＣＧアンプ
７４、位相制御ル−プ７５、分離回路７６、クロック発
生器７７および調整回路７８からなる。
ド７１とプリアンプ７２とで構成されたフロントエンド
モジュール７３と、その後段に設けられたＡＣＧアンプ
７４、位相制御ル−プ７５、分離回路７６、クロック発
生器７７および調整回路７８からなる。
【００６４】上記受信器７９のアバランシェホトダイオ
ード７１に光ファイバを通じて光信号７０を入力し、電
流信号８０を取り出した結果、最小受信感度は−２７ｄ
Ｂｍ（ビットエラーレート＝１×１０-12）であった。
また、通電試験の結果、受信器７９の信頼性は２０年以
上を確保していることが判明した。
ード７１に光ファイバを通じて光信号７０を入力し、電
流信号８０を取り出した結果、最小受信感度は−２７ｄ
Ｂｍ（ビットエラーレート＝１×１０-12）であった。
また、通電試験の結果、受信器７９の信頼性は２０年以
上を確保していることが判明した。
【００６５】比較のため、第１メサ１０８の周囲に凹溝
２１１を形成しない従来構造のアバランシェホトダイオ
ードを使用した他は、上記受信器７９と同一構成の受信
器に光信号を入力して電流信号を取り出した結果、最小
受信感度は−２６ｄＢｍであった。これは、上記受信器
７９に使用されているアバランシェホトダイオード７１
の暗電流、特に増倍暗電流が従来のアバランシェホトダ
イオードの１／１００と小さく、信頼性がよいことによ
る。
２１１を形成しない従来構造のアバランシェホトダイオ
ードを使用した他は、上記受信器７９と同一構成の受信
器に光信号を入力して電流信号を取り出した結果、最小
受信感度は−２６ｄＢｍであった。これは、上記受信器
７９に使用されているアバランシェホトダイオード７１
の暗電流、特に増倍暗電流が従来のアバランシェホトダ
イオードの１／１００と小さく、信頼性がよいことによ
る。
【００６６】（実施の形態９）本実施の形態は、ｐｉｎ
ホトダイオードからなる受光装置に適用したものであ
り、その構造および製造方法は、増倍層１０３および電
界調整層１０４がないことを除き、前記実施の形態２の
アバランシェホトダイオードと同じであるため、図示は
省略する。
ホトダイオードからなる受光装置に適用したものであ
り、その構造および製造方法は、増倍層１０３および電
界調整層１０４がないことを除き、前記実施の形態２の
アバランシェホトダイオードと同じであるため、図示は
省略する。
【００６７】本実施形態のｐｉｎホトダイオードに配線
基板の電極を介して逆バイアスを印加したところ、１０
Ｖにおける暗電流は１ｎＡであった。また、１０００時
間前後の高温逆バイアス通電試験（２００℃、１０Ｖ一
定）を実施した結果、暗電流の変化が無く、良好であっ
た。
基板の電極を介して逆バイアスを印加したところ、１０
Ｖにおける暗電流は１ｎＡであった。また、１０００時
間前後の高温逆バイアス通電試験（２００℃、１０Ｖ一
定）を実施した結果、暗電流の変化が無く、良好であっ
た。
【００６８】比較のため、第１メサ１０８の周囲に凹溝
２１１を形成しない他は、本実施形態のｐｉｎホトダイ
オードと同一の方法で製造したｐｉｎホトダイオードの
１０Ｖにおける暗電流は５μＡであった。また、高温逆
バイアス通電試験では、５０時間経過後に降伏電圧が２
Ｖ低下する劣化を示した。
２１１を形成しない他は、本実施形態のｐｉｎホトダイ
オードと同一の方法で製造したｐｉｎホトダイオードの
１０Ｖにおける暗電流は５μＡであった。また、高温逆
バイアス通電試験では、５０時間経過後に降伏電圧が２
Ｖ低下する劣化を示した。
【００６９】上記の結果から、第１メサ１０８の周囲に
凹溝２１１を形成することにより、キャップ層１０６と
埋込み層２０９との間に電流パスが形成されなくなるの
で、ｐｉｎホトダイオードに適用した場合でも、暗電流
の少ない高信頼度のｐｉｎホトダイオードを実現できる
ことが判明した。
凹溝２１１を形成することにより、キャップ層１０６と
埋込み層２０９との間に電流パスが形成されなくなるの
で、ｐｉｎホトダイオードに適用した場合でも、暗電流
の少ない高信頼度のｐｉｎホトダイオードを実現できる
ことが判明した。
【００７０】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００７１】例えば第１メサの周囲に凹溝を形成する方
法は任意であり、ドライエッチング法や物理的に膜を除
去する方法を用いてもよい。また、凹溝の底部は、Ａｌ
を含む結晶層（キャップ層）の底部に達していることが
望ましいが、それより多少浅くてもよい。また、第一メ
サおよびその周囲に形成する凹溝の平面形状も任意であ
る。
法は任意であり、ドライエッチング法や物理的に膜を除
去する方法を用いてもよい。また、凹溝の底部は、Ａｌ
を含む結晶層（キャップ層）の底部に達していることが
望ましいが、それより多少浅くてもよい。また、第一メ
サおよびその周囲に形成する凹溝の平面形状も任意であ
る。
【００７２】前記実施の形態では、特に光通信分野で重
要なアバランシェホトダイオードやｐｉｎホトダイオー
ドに適用した場合について説明したが、化合物半導体を
用いた埋込み構造のメサ型半導体受光装置に広く適用す
ることができる。
要なアバランシェホトダイオードやｐｉｎホトダイオー
ドに適用した場合について説明したが、化合物半導体を
用いた埋込み構造のメサ型半導体受光装置に広く適用す
ることができる。
【００７３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００７４】化合物半導体を用いた埋込み構造のメサ型
半導体受光装置において、メサ側面のＡｌ含有化合物半
導体層に起因する埋込み層の結晶欠陥を減少、あるいは
メサの高キャリア濃度化合物半導体層との接続をなくす
ことにより、暗電流を低減し、信頼性を向上できる。こ
の結果、従来技術では不可能であった低暗電流で高信頼
性のメサ型半導体受光装置を簡単、かつ安価に提供でき
るので、工業上重要である。
半導体受光装置において、メサ側面のＡｌ含有化合物半
導体層に起因する埋込み層の結晶欠陥を減少、あるいは
メサの高キャリア濃度化合物半導体層との接続をなくす
ことにより、暗電流を低減し、信頼性を向上できる。こ
の結果、従来技術では不可能であった低暗電流で高信頼
性のメサ型半導体受光装置を簡単、かつ安価に提供でき
るので、工業上重要である。
【図１】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態である半導体受光装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図９】本発明の他の実施の形態である半導体受光装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１４】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の他の実施の形態である半導体受光装
置の製造方法を示す半導体基板の要部断面図である。
置の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の他の実施の形態である半導体受光装
置を使用した受信器のブロック図である。
置を使用した受信器のブロック図である。
【図２１】従来の半導体受光装置を示す半導体基板の要
部断面図である。
部断面図である。
【図２２】第１メサの周囲に埋込み層を設けた半導体受
光装置の暗電流−電圧特性を示すグラフである。
光装置の暗電流−電圧特性を示すグラフである。
７０ 光信号
７１ アバランシェホトダイオード
７２ プリアンプ
７３ フロントエンドモジュール
７４ ＡＣＧアンプ
７５ 位相制御ル−プ
７６ 分離回路
７７ クロック発生器
７８ 調整回路
７９ 受信器
８０ 電流信号
１０１ 基板
１０２ バッファ層
１０３ 増倍層
１０４ 電界調整層
１０５ 光吸収層
１０６ キャップ層
１０７ コンタクト層
１０８ 第１メサ
１０９、２０９、３０９ 埋込み層
１１０ 第２メサ
１１１、２１１、３１１ 凹溝
１１２ 保護膜
１１３、１１４ 電極
１１５ 反射防止膜
１２０ ハードマスク
１２１、１２２、１２３ フォトレジスト膜
４０１ 基板
４０２ バッファ層
４０３ 増倍層
４０４ 電界調整層
４０５ 光吸収層
４０６ キャップ層
４０７ コンタクト層
４０８ 第１メサ
４０９ 埋込み層
４１０ 第２メサ
４１２ 保護膜
４１３、４１４ 電極
４１５ 反射防止膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 藤崎 寿美子
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 松岡 康信
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内
(72)発明者 豊中 隆司
神奈川県横浜市戸塚区戸塚町216番地 日
本オプネクスト株式会社内
Ｆターム(参考） 5F049 MA04 MA07 MB07 NA05 NB01
PA04 QA02 QA15
Claims (19)
- 【請求項１】 半導体基板上に形成された第１導電型化
合物半導体結晶層と、前記第１導電型化合物半導体結晶
層の上部に形成された第２導電型化合物半導体結晶層と
によってｐｎ接合が形成され、 前記第２導電型化合物半導体結晶層には、その底部が前
記ｐｎ接合に達しない第１メサが形成され、 前記第１メサの周囲には、前記第１メサを取り囲む化合
物半導体結晶からなる埋込み層を含み、その底部が少な
くとも前記ｐｎ接合に達する第２メサが形成された半導
体受光装置であって、 前記埋込み層と前記第１メサとの境界部近傍には、その
底部が前記ｐｎ接合に達しない凹溝が設けられているこ
とを特徴とする半導体受光装置。 - 【請求項２】 前記第１メサを構成する前記第２導電型
化合物半導体結晶層は、アルミニウムを含有する化合物
半導体結晶を含んでいることを特徴とする請求項１記載
の半導体受光装置。 - 【請求項３】 前記アルミニウムを含有する化合物半導
体結晶中の不純物濃度は、前記埋込み層を構成する化合
物半導体結晶中の不純物濃度より高いことを特徴とする
請求項２記載の半導体受光装置。 - 【請求項４】 前記第１メサの上面の高さと、前記埋込
み層の上面の高さは、ほぼ等しいことを特徴とする請求
項１記載の半導体受光装置。 - 【請求項５】 前記凹溝は、前記第１メサの一部を除去
することによって形成されていることを特徴とする請求
項１記載の半導体受光装置。 - 【請求項６】 前記凹溝は、前記埋込み層の一部を除去
することによって形成されていることを特徴とする請求
項１記載の半導体受光装置。 - 【請求項７】 前記凹溝は、前記埋込み層と前記第１メ
サのそれぞれの一部を除去することによって形成されて
いることを特徴とする請求項１記載の半導体受光装置。 - 【請求項８】 前記凹溝は、前記第１メサとの境界部近
傍における前記埋込み層の成長を抑制することによって
形成されていることを特徴とする請求項１記載の半導体
受光装置。 - 【請求項９】 アバランシェホトダイオードであること
を特徴とする請求項１記載の半導体受光装置。 - 【請求項１０】 ｐｉｎホトダイオードであることを特
徴とする請求項１記載の半導体受光装置。 - 【請求項１１】 以下の工程を有する半導体受光装置の
製造方法： （ａ）半導体基板上に第１導電型化合物半導体結晶層を
成長させ、前記第１導電型化合物半導体結晶層の上部
に、前記第１導電型と反対導電型の第２導電型化合物半
導体結晶層を成長させる工程、（ｂ）前記第２導電型化
合物半導体結晶層の上部に所定形状の第１マスクを形成
し、前記第１マスクで覆われていない領域の前記第２導
電型化合物半導体結晶層を、前記第１導電型化合物半導
体結晶層との界面に達しない程度の深さにエッチングす
ることによって第１メサを形成する工程、（ｃ）前記第
１メサの周囲に化合物半導体結晶からなる埋込み層を成
長させる工程、（ｄ）前記埋込み層と前記第１メサとの
境界部近傍を、前記第１導電型化合物半導体結晶層との
界面に達しない程度の深さにエッチングすることによっ
て凹溝を形成する工程、（ｅ）前記第１メサとその周囲
の前記埋込み層のそれぞれの上部に第２マスクを形成
し、前記第２マスクで覆われていない領域の前記埋込み
層およびその下部の前記第２導電型化合物半導体結晶層
を、少なくとも前記第１導電型化合物半導体結晶層との
界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第２メサを前記第１メサの周囲に形成する工
程。 - 【請求項１２】 前記第１メサを構成する前記第２導電
型化合物半導体結晶層は、アルミニウムを含有する化合
物半導体結晶を含んでいることを特徴とする請求項１１
記載の半導体受光装置の製造方法。 - 【請求項１３】 前記凹溝は、前記第１メサの一部を選
択的にエッチングすることによって形成することを特徴
とする請求項１１記載の半導体受光装置の製造方法。 - 【請求項１４】 前記凹溝は、前記埋込み層の一部を選
択的にエッチングすることによって形成することを特徴
とする請求項１１記載の半導体受光装置の製造方法。 - 【請求項１５】 前記凹溝は、前記埋込み層と前記第１
メサのそれぞれの一部をエッチングすることによって形
成することを特徴とする請求項１１記載の半導体受光装
置の製造方法。 - 【請求項１６】 前記（ｅ）工程の後、前記半導体基板
および前記第１メサのそれぞれに電極を接続する工程を
さらに含むことを特徴とする請求項１１記載の半導体受
光装置の製造方法。 - 【請求項１７】 以下の工程を有する半導体受光装置の
製造方法： （ａ）半導体基板上に第１導電型化合物半導体結晶層を
成長させ、前記第１導電型化合物半導体結晶層の上部
に、前記第１導電型と反対導電型の第２導電型化合物半
導体結晶層を成長させる工程、（ｂ）前記第２導電型化
合物半導体結晶層の上部に所定形状の第１マスクを形成
し、前記第１マスクで覆われていない領域の前記第２導
電型化合物半導体結晶層と、前記第１マスクの周辺部の
下方に位置する領域の前記第２導電型化合物半導体結晶
層とを、前記第１導電型化合物半導体結晶層との界面に
達しない程度の深さにエッチングすることによって、第
１メサを形成すると共に、前記第１マスクの周辺部を前
記第１メサの側壁に対してオーバーハングさせる工程、
（ｃ）前記第１メサの周囲に化合物半導体結晶からなる
埋込み層を成長させると共に、前記第１マスクの周辺部
の下方に位置する領域の前記埋込み層の成長を抑制する
ことによって、前記第１メサとの境界部近傍の前記埋込
み層に凹溝を形成する工程、（ｄ）前記第１メサとその
周囲の前記埋込み層のそれぞれの上部に第２マスクを形
成し、前記第２マスクで覆われていない領域の前記埋込
み層およびその下部の前記第２導電型化合物半導体結晶
層を、少なくとも前記第１導電型化合物半導体結晶層と
の界面に達する程度の深さにエッチングすることによっ
て、前記凹溝が形成された領域の前記埋込み層をその一
部に含む第２メサを前記第１メサの周囲に形成する工
程。 - 【請求項１８】 前記第１メサを構成する前記第２導電
型化合物半導体結晶層は、アルミニウムを含有する化合
物半導体結晶を含んでいることを特徴とする請求項１７
記載の半導体受光装置の製造方法。 - 【請求項１９】 前記（ｄ）工程の後、前記半導体基板
および前記第１メサのそれぞれに電極を接続する工程を
さらに含むことを特徴とする請求項１７記載の半導体受
光装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151241A JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
| US10/224,115 US6800914B2 (en) | 2002-05-24 | 2002-08-19 | Semiconductor photodetector device and manufacturing method thereof |
| US10/371,903 US20040000675A1 (en) | 2002-05-24 | 2003-02-20 | Method for manufacturing avalanche photodiodes, avalanche photodiode, optical receiver module and optical receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151241A JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347577A true JP2003347577A (ja) | 2003-12-05 |
| JP4084958B2 JP4084958B2 (ja) | 2008-04-30 |
Family
ID=29545352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002151241A Expired - Fee Related JP4084958B2 (ja) | 2002-05-24 | 2002-05-24 | 半導体受光装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6800914B2 (ja) |
| JP (1) | JP4084958B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294027A (ja) * | 2007-05-22 | 2008-12-04 | Mitsubishi Electric Corp | 半導体受光素子およびその製造方法 |
| JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
| JP2010283013A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
| JP2011055014A (ja) * | 2010-12-16 | 2011-03-17 | Mitsubishi Electric Corp | 半導体受光素子の製造方法 |
| WO2014046465A1 (ko) * | 2012-09-21 | 2014-03-27 | 한국전자통신연구원 | 포토믹서 및 그의 제조방법 |
| CN114966360A (zh) * | 2022-07-27 | 2022-08-30 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
| WO2023047644A1 (ja) * | 2021-09-22 | 2023-03-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4009106B2 (ja) * | 2001-12-27 | 2007-11-14 | 浜松ホトニクス株式会社 | 半導体受光素子、及びその製造方法 |
| JP4109159B2 (ja) * | 2003-06-13 | 2008-07-02 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| US20080191240A1 (en) * | 2005-05-18 | 2008-08-14 | Mitsubishi Electric Corporation | Avalanche Photo Diode |
| JP5197930B2 (ja) * | 2006-06-30 | 2013-05-15 | 住友電工デバイス・イノベーション株式会社 | 半導体受光素子の製造方法 |
| US8030684B2 (en) * | 2007-07-18 | 2011-10-04 | Jds Uniphase Corporation | Mesa-type photodetectors with lateral diffusion junctions |
| US7893464B2 (en) * | 2008-03-28 | 2011-02-22 | Jds Uniphase Corporation | Semiconductor photodiode and method of manufacture thereof |
| US8008688B2 (en) * | 2008-04-01 | 2011-08-30 | Jds Uniphase Corporation | Photodiode and method of fabrication |
| US9368935B2 (en) * | 2008-04-28 | 2016-06-14 | Northrop Grumman Systems Corporation | Method for mode control in multimode semiconductor waveguide lasers |
| US8072041B2 (en) * | 2009-04-08 | 2011-12-06 | Finisar Corporation | Passivated optical detectors with full protection layer |
| JP2011035114A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
| JP6502697B2 (ja) * | 2015-02-18 | 2019-04-17 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2581482B1 (fr) * | 1985-05-03 | 1987-07-10 | Labo Electronique Physique | Photodiode pin a faible courant de fuite |
| US5296698A (en) * | 1991-02-28 | 1994-03-22 | Sumitomo Electric Industries, Ltd. | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device |
| EP0503729A3 (en) * | 1991-03-15 | 1992-12-02 | N.V. Philips' Gloeilampenfabrieken | Optoelectronic semiconductor device and method of manufacturing such a device |
| JP2894910B2 (ja) | 1993-02-04 | 1999-05-24 | 日本電気株式会社 | 超格子アバランシェフォトダイオードおよびその製造方法 |
| US5610416A (en) | 1995-02-16 | 1997-03-11 | Hewlett-Packard Company | Avalanche photodiode with epitaxially regrown guard rings |
| US5866936A (en) | 1997-04-01 | 1999-02-02 | Hewlett-Packard Company | Mesa-structure avalanche photodiode having a buried epitaxial junction |
| JP3141847B2 (ja) | 1998-07-03 | 2001-03-07 | 日本電気株式会社 | アバランシェフォトダイオード |
| JP4095746B2 (ja) | 1999-12-17 | 2008-06-04 | 日本オプネクスト株式会社 | 半導体受光装置および製造方法 |
-
2002
- 2002-05-24 JP JP2002151241A patent/JP4084958B2/ja not_active Expired - Fee Related
- 2002-08-19 US US10/224,115 patent/US6800914B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294027A (ja) * | 2007-05-22 | 2008-12-04 | Mitsubishi Electric Corp | 半導体受光素子およびその製造方法 |
| JP2010278406A (ja) * | 2009-06-01 | 2010-12-09 | Opnext Japan Inc | アバランシェホトダイオード及びこれを用いた光受信モジュール |
| JP2010283013A (ja) * | 2009-06-02 | 2010-12-16 | Renesas Electronics Corp | メサ型フォトダイオード及びその製造方法 |
| JP2011055014A (ja) * | 2010-12-16 | 2011-03-17 | Mitsubishi Electric Corp | 半導体受光素子の製造方法 |
| WO2014046465A1 (ko) * | 2012-09-21 | 2014-03-27 | 한국전자통신연구원 | 포토믹서 및 그의 제조방법 |
| US9618823B2 (en) | 2012-09-21 | 2017-04-11 | Electronics And Telecommunications Research Institute | Photo mixer and method for manufacturing same |
| WO2023047644A1 (ja) * | 2021-09-22 | 2023-03-30 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
| CN114966360A (zh) * | 2022-07-27 | 2022-08-30 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
| CN114966360B (zh) * | 2022-07-27 | 2022-10-25 | 成都光创联科技有限公司 | 一种光器件雪崩电压测试系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030218226A1 (en) | 2003-11-27 |
| JP4084958B2 (ja) | 2008-04-30 |
| US6800914B2 (en) | 2004-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| US5621227A (en) | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| KR100295165B1 (ko) | 질화물계iii-v족화합물반도체소자및그의제조방법 | |
| US9455369B2 (en) | Infra red detectors and methods of manufacturing infra red detectors using MOVPE | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JPS6327851B2 (ja) | ||
| US4745446A (en) | Photodetector and amplifier integration | |
| KR910013515A (ko) | 수신용 광전 집적회로 및 그 제조방법 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| US7009224B2 (en) | Metamorphic long wavelength high-speed photodiode | |
| JP4137568B2 (ja) | 受信器 | |
| JP4719763B2 (ja) | 受信器の製造方法 | |
| JPH05291605A (ja) | 半導体受光素子 | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| CN114497244B (zh) | 一种红外探测器芯片及其制作方法与应用 | |
| KR19990021365A (ko) | 광전자 집적 회로의 제조방법 | |
| JPS59149070A (ja) | 光検出器 | |
| JP3534293B2 (ja) | 赤外発光ダイオードおよびその製造方法 | |
| JPH04312986A (ja) | 半導体装置 | |
| JP3426834B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4084958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |