JP2010283013A - メサ型フォトダイオード及びその製造方法 - Google Patents

メサ型フォトダイオード及びその製造方法 Download PDF

Info

Publication number
JP2010283013A
JP2010283013A JP2009133054A JP2009133054A JP2010283013A JP 2010283013 A JP2010283013 A JP 2010283013A JP 2009133054 A JP2009133054 A JP 2009133054A JP 2009133054 A JP2009133054 A JP 2009133054A JP 2010283013 A JP2010283013 A JP 2010283013A
Authority
JP
Japan
Prior art keywords
mesa
layer
type
conductivity type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009133054A
Other languages
English (en)
Other versions
JP5335562B2 (ja
JP2010283013A5 (ja
Inventor
Isao Watanabe
功 渡邊
Oaki Atsui
大明 厚井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009133054A priority Critical patent/JP5335562B2/ja
Priority to US12/662,504 priority patent/US8294234B2/en
Priority to CN2010101942628A priority patent/CN101944549B/zh
Publication of JP2010283013A publication Critical patent/JP2010283013A/ja
Publication of JP2010283013A5 publication Critical patent/JP2010283013A5/ja
Application granted granted Critical
Publication of JP5335562B2 publication Critical patent/JP5335562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】メサ上に再成長される半導体層によるメサの被覆性を、工程の追加を行わずに向上させることができるようにする。
【解決手段】メサ（受光領域メサ１９）の側壁は、当該メサの裾が広がる方向に傾斜する斜面である。メサの少なくとも側壁１１２は、その上に成長された、第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により被覆されている。メサの下端部における斜面の傾斜角度θ１よりも、メサの上端部における斜面の傾斜角度θ３の方が小さい。
【選択図】図１

Description

本発明は、メサ型フォトダイオード及びその製造方法に関する。
メサ型フォトダイオードは、そのｐｎ接合を結晶成長により形成できるため、ｐｎ接合の位置制御、並びに、電界分布の制御が容易である。一方、素子の信頼性を確保するために、メサ型フォトダイオードのｐｎ接合は保護層によって被覆する必要がある。この保護層は界面安定性の観点から半導体層であることが望ましい。
メサ型フォトダイオードのｐｎ接合を半導体層により被覆する技術は、例えば、特許文献１、２に記載されている。
特許文献１の図２（ｃ）に示すメサ型ＰＩＮ−ＰＤは、素子のＩｎＧａＡｓ光吸収層をメサ加工し、その側壁をＩｎＰで埋込み再成長した構造としている。これにより、バンドギャップが小さいＩｎＧａＡｓと誘電体保護膜との接触を抑制、すなわち、経時的安定性の不十分なＩｎＧａＡｓと誘電体との界面の存在を抑制し、その代わりに、より経時的安定性の高い（暗電流が経時的に増加しない）ワイドバンドギャップのＩｎＰとＩｎＧａＡｓとの界面を形成することにより、長期信頼性を確保している。
一方、特許文献２の図７に示されるメサ型ＡＰＤでは、素子のＩｎＧａＡｓ光吸収層をメサ加工し、その側壁をＩｎＰで埋込み再成長した構造をとることにより、特許文献１の素子と同様の効果を得ることを目的としている。
また、特許文献３〜５の各々の段落０００３及び０００５にも、メサの周囲に埋め込み層を設ける旨の記載がある。
特開２００８−６６３２９号公報 特開２００４−１１９５６３号公報 国際公開第２００６／１２３４１０号パンフレット 国際公開第２００６／０４６２７６号パンフレット 特開２００８−２８４２１号公報
しかしながら、特許文献１、２の技術では、メサ形状に依存する埋込工程での結晶成長の異方性に起因して、埋込み半導体層によるメサ側壁の被覆性が不十分となる。
特許文献１の技術では、逆メサ形状ないし、ほぼ垂直メサ形状の部分（特許文献１のｉ型III−Ｖ化合物半導体膜１５ａとIII−Ｖ化合物半導体膜１７ａとの境界部）において、再成長した半導体層による被覆性が不十分となり、ＩｎＧａＡｓ光吸収層（特許文献１のｉ型III−Ｖ化合物半導体膜１５ａ）が露出しやすい。その結果、長期的に見て、表面リーク暗電流が増加し、メサ型フォトダイオードの信頼性を十分に確保できない、あるいは、メサ型フォトダイオードの信頼性を確保する場合はその歩留りが不十分となってしまう、という課題がある。
特許文献２のようにメサの頂部の（１００）平坦面に対し一定角度の斜面を有するテーパー形状からなるメサ構造の場合、メサ斜面のステップ密度はもともと一定である。ここで、メサ斜面は、マクロ的には文字通りの傾斜面であるが、ミクロ的には、例えば平坦な（１００）面上に原子層が階段状に積層されることにより構成されている。この階段の一つの段の高さは、一原子層（２．９Å程度）分の高さの場合もあれば、多原子層分の高さの場合もある。ここで言うステップ密度とは、その階段状の部分の単位高さ当たりの階段数（ステップ数）を意味する。すなわち、各ステップの原子層が多いほど（１つの段の高さが大きいほど）、ステップ密度は減少し、斜面の傾斜角度は大きくなる。特許文献２のようにメサ斜面の傾斜角度が一定である場合は、各ステップの原子層の数が一定であり、メサ斜面のステップ密度が一定である。このようにステップ密度が一定のメサ斜面の上に結晶を再成長すると、メサの肩の部分（メサ頂部とメサ斜面との境界部）では、メサ頂部（例えば（１００）平坦面）上に成長する結晶の面方位と、メサ斜面上に成長する結晶の面方位との中間的な面方位である新たな特定の面方位の結晶が形成され易い。その新たな特定の面方位の結晶成長速度は、一般に小さい。このため、メサの肩の部分で成長層厚が薄くなり、その部分の被覆性が不十分となりやすい。
また、特許文献１には、再成長層の被覆性の改善方法として、成長後の熱処理を行うことが記載されている。しかし、この熱処理を追加する場合、工程の増加によるコスト増を招くだけでなく、熱処理工程によって結晶性を悪化させる可能性があるという別の課題を有している。
このように、メサ上に再成長される半導体層によるメサの被覆性を、工程の追加を行わずに向上させることは困難だった。
本発明は、半導体基板上に、第１導電型の半導体からなるバッファ層と、第１導電型、第２導電型ないしノンドープの半導体からなるエッチング停止層と、第１導電型、第２導電型、ないしノンドープの半導体からなる光吸収層と、２層の第２導電型の半導体層と、がこの順に積層成長されることによって構成された積層構造を有し、前記２層の第２導電型の半導体層及び前記光吸収層がメサを構成し、前記メサの側壁は、当該メサの裾が広がる方向に傾斜する斜面であり、前記メサの少なくとも前記側壁は、その上に成長された第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層により被覆され、前記メサの下端部における前記斜面の傾斜角度よりも、前記メサの上端部における前記斜面の傾斜角度の方が小さいことを特徴とするメサ型フォトダイオードを提供する。
このメサ型フォトダイオードによれば、メサの側壁は当該メサの裾が広がる方向に傾斜する斜面であり、メサの下端部における斜面の傾斜角度よりも、メサの上端部における斜面の傾斜角度の方が小さくなっている。更に、そのような斜面となっているメサの側壁が、半導体層により被覆されている。これにより、その半導体層によるメサの側壁の被覆性を、特段の工程の追加を行わずに向上させることができる。換言すると、光吸収層を含むメサが、逆メサ形状の部分、ないし、側壁がほぼ垂直に近いメサ形状の部分を有していないことにより、半導体層によって側壁を十分に被覆することが可能となる。特に、メサが逆メサ方位（本来の密着性の良いエッチングマスクを用いてエッチングした場合には逆メサが形成される方位）であっても、メサが逆メサ形状或いは側壁がほぼ垂直なメサ形状とならないようにできるので、そのメサを半導体層によって十分に被覆することができる。
以下、その理由を詳述する。メサの下端部の傾斜角度よりも上端部の傾斜角度の方が小さい場合、特許文献２の構造と比べて、結晶成長速度が小さい「新たな特定の面方位の結晶」がメサの肩の部分に形成されてしまうことが抑制され、その代わりに、メサの肩の部分にも、メサの頂面（例えば、（１００）平坦面）上に成長する結晶の面方位の結晶が形成されやすくなる。このため、その半導体層の成長前のメサの形状を反映した、比較的均一な成長膜厚になりやすく、その半導体層によるメサの被覆性（特に、肩の部分の被覆性）が向上する。ここで、ウェットエッチングでは様々な傾斜角度のメサの斜面を形成することが可能であるが、一般に気相成長では成長しやすい結晶面方位（以下、特定結晶面方位）がその成長条件により決まっており、下地の傾斜角度の影響を受けにくいという特徴がある。つまりメサを被覆する半導体の成長の初期では下地傾斜面の上に結晶が成長するが斜面の各箇所で成長速度にむらが生じる（ステップ端、すなわち各ステップにおける垂直な面での成長原子の取り込みが平坦面よりも激しい）。このため、成長の進行に伴い平均的ステップ密度が変化し、下地傾斜面とは異なった傾斜面を形成する過程を経て、最終的には気相成長の最も成長しやすい特定結晶面方位の成長面での成長が行われる状態に移行し、以後、その特定結晶面方位の結晶成長が継続される。本発明の場合、メサの斜面が複数の傾斜角度を有するので、それぞれの下地傾斜面上で特定結晶面方位の成長面が形成されるまでの成長膜厚が異なり、傾斜面全体で均一な特定結晶面方位の成長面が形成されるまでの膜厚が厚くなる傾向がある（それまではそれぞれの角度の下地傾斜面上に特定結晶面方位の成長面は形成されるが、成長膜厚が異なるため、連続した一つの結晶面にはならずに、下地結晶面が一部露出することを防止しやすい）。
そして、このようにメサ上に成長された半導体層によるメサの側壁の被覆性が向上することにより、メサ型フォトダイオードの特性（暗電流、ブレークダウン電圧等）のばらつきを低減することができるとともに、長期信頼性も確保することができる。
更に、本発明では、積層成長を終えた段階で既にｐｎ接合の形成が完了するので、ｐｎ接合の位置制御、並びに、電界分布の制御が容易であるとともに、その成長後の段階で成長の出来栄えチェックを行うことができる。
また、本発明は、半導体基板上に、第１導電型の半導体からなるバッファ層と、第１導電型、第２導電型ないしノンドープの半導体からなるエッチング停止層と、第１導電型、第２導電型、ないしノンドープの半導体からなる光吸収層と、２層の第２導電型の半導体層と、をこの順に積層成長させることによって積層構造を形成する第１工程と、前記２層の第２導電型の半導体層及び前記光吸収層をメサに加工する第２工程と、前記メサの少なくとも側壁を、その上に成長させた第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層により被覆する第３工程と、を備え、前記第２工程では、前記メサの側壁を、当該メサの裾が広がる方向に傾斜する斜面に形成するとともに、前記メサの下端部における前記斜面の傾斜角度よりも前記メサの上端部における前記斜面の傾斜角度を小さくすることを特徴とするメサ型フォトダイオードの製造方法を提供する。
本発明によれば、メサ上に成長される半導体層によるメサの被覆性を、特段の工程の追加を行わずに向上させることができる。
第１の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮフォトダイオード）の構成を示す断面図である。 第２の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮフォトダイオード）の構成を示す断面図である。 第３の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮフォトダイオード）と第７の実施形態に係るメサ型フォトダイオード（メサ型アバランシェフォトダイオード）に共通の要部拡大断面図である。 第４の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮフォトダイオード）の構成を示す断面図である。 第５の実施形態に係るメサ型フォトダイオード（メサ型アバランシェフォトダイオード）の構成を示す断面図である。 第６の実施形態に係るメサ型フォトダイオード（メサ型アバランシェフォトダイオード）の構成を示す断面図である。 第８の実施形態に係るメサ型フォトダイオード（メサ型アバランシェフォトダイオード）の構成を示す断面図である。
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
〔第１の実施形態〕
図１は第１の実施形態に係るメサ型フォトダイオード１００の構成を示す断面図である。
本実施形態に係るメサ型フォトダイオード１００は、半導体基板（例えば、ｎ型ＩｎＰ基板１１）上に、第１導電型の半導体からなるバッファ層（例えば、ｎ型半導体バッファ層１２）と、第１導電型、第２導電型ないしノンドープの半導体からなるエッチング停止層（例えば、ノンドープＩｎＰエッチング停止層１３）と、第１導電型、第２導電型、ないしノンドープの半導体からなる光吸収層（例えば、ノンドープＩｎＧａＡｓ光吸収層１４）と、２層の第２導電型の半導体層（例えば、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６）と、がこの順に積層成長されることによって構成された積層構造を有し、２層の第２導電型の半導体層（例えば、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６）及び光吸収層（例えば、ノンドープＩｎＧａＡｓ光吸収層１４）がメサ（受光領域メサ１９）を構成し、メサ（受光領域メサ１９）の側壁は、当該メサ（受光領域メサ１９）の裾が広がる方向に傾斜する斜面であり、メサ（受光領域メサ１９）の少なくとも側壁１１２は、その上に成長された第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により被覆され、メサ（受光領域メサ１９）の下端部における斜面の傾斜角度（例えば、図１のθ１）よりも、メサ（受光領域メサ１９）の上端部における斜面の傾斜角度（例えば、図１のθ３）の方が小さい。
また、本実施形態に係るメサ型フォトダイオードの製造方法では、半導体基板（例えば、ｎ型ＩｎＰ基板１１）上に、第１導電型の半導体からなるバッファ層（例えば、ｎ型半導体バッファ層１２）と、第１導電型、第２導電型ないしノンドープの半導体からなるエッチング停止層（例えば、ノンドープＩｎＰエッチング停止層１３）と、第１導電型、第２導電型、ないしノンドープの半導体からなる光吸収層（例えば、ノンドープＩｎＧａＡｓ光吸収層１４）と、２層の第２導電型の半導体層（例えば、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６）と、をこの順に積層成長させることによって積層構造を形成する第１工程と、２層の第２導電型の半導体層（例えば、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６）及び光吸収層（例えば、ノンドープＩｎＧａＡｓ光吸収層１４）をメサ（受光領域メサ１９）に加工する第２工程と、メサ（受光領域メサ１９）の少なくとも側壁１１２を、その上に成長させた第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により被覆する第３工程と、を備え、第２工程では、メサ（受光領域メサ１９）の側壁１１２を、当該メサ（受光領域メサ１９）の裾が広がる方向に傾斜する斜面に形成するとともに、メサ（受光領域メサ１９）の下端部における斜面の傾斜角度（例えば、図１のθ１）よりもメサ（受光領域メサ１９）の上端部における斜面の傾斜角度（例えば、図１のθ３）を小さくする。
以下、詳細に説明する。
先ず、第１の実施形態に係るメサ型フォトダイオード１００の構成を説明する。
本実施形態に係るメサ型フォトダイオード１００は、メサ型ＰＩＮ−ＰＤ（メサ型ＰＩＮフォトダイオード）である。図１に示すように、本実施形態に係るメサ型フォトダイオード１００は、例えば、ｎ型ＩｎＰ基板１１と、このｎ型ＩｎＰ基板１１上にＭＯＶＰＥ法により順次に積層成長されたｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３、ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６と、を備えている。
ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６は、メサ形状に加工されて、受光領域メサ１９を構成している。
受光領域メサ１９の側壁１１２は、当該受光領域メサ１９の裾が広がる方向に傾斜する斜面となっている。すなわち、側壁１１２には、オーバーハングする部分が存在しておらず、受光領域メサ１９の形状はいわゆる「順メサ形状」である。なお、受光領域メサ１９の平面形状は、例えば円形である。
ここで、受光領域メサ１９の下端部における斜面の傾斜角度よりも、受光領域メサ１９の上端部における斜面の傾斜角度の方が小さい。すなわち、受光領域メサ１９を構成するノンドープＩｎＧａＡｓ光吸収層１４の斜面の傾斜角度θ１よりも、受光領域メサ１９を構成するｐ＋型ＩｎＧａＡｓコンタクト層１６の斜面の傾斜角度θ３の方が小さい。
なお、本実施形態の場合、受光領域メサ１９を構成するｐ型ＩｎＧａＡｓキャップ層１５の斜面の傾斜角度θ２は、例えば、傾斜角度θ３に等しい。
このような形状の受光領域メサ１９の側壁１１２及び頂面１１３は、当該側壁１１２上及び頂面１１３上に成長（再成長）された、ノンドープＩｎＰ層１７により被覆されている。
受光領域メサ１９の頂面１１３上には、ノンドープＩｎＰ層１７に形成されたリング状の開口を介して、リング状のｐ電極１１０が設けられている。
ノンドープＩｎＰ層１７は、例えばＳｉＮからなる表面保護膜１８により被覆されている。すなわち、ノンドープＩｎＰ層１７は、誘電体膜により被覆されている。
ｎ型ＩｎＰ基板１１は、該ｎ型ＩｎＰ基板１１が所望の厚さとなるように、その裏面が研磨されている。更に、その研磨後のｎ型ＩｎＰ基板１１の裏面には、ｎ電極１１１が形成されている。
次に、第１の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮ−ＰＤ）の製造方法を説明する。
先ず、ｎ型ＩｎＰ基板１１上に、ｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３、ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６をＭＯＶＰＥ法で順次に積層成長させる。
次に、平面視円形の受光領域メサ１９を、ノンドープＩｎＰエッチング停止層１３を用いたエッチングにより形成する。すなわち、ｐ＋型ＩｎＧａＡｓコンタクト層１６上にエッチングマスクを形成し、ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６をエッチングする（以下、メサエッチングという）。これにより、これらノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６を受光領域メサ１９に加工する。なお、メサエッチングは、ウェットエッチングでも良いし、ドライエッチングでも良い。
このメサエッチングの際には、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性を制御することによって、受光領域メサ１９を構成するノンドープＩｎＧａＡｓ光吸収層１４の斜面の傾斜角度θ１と、受光領域メサ１９を構成するｐ型ＩｎＧａＡｓキャップ層１５及びｐ＋型ＩｎＧａＡｓコンタクト層１６の斜面の傾斜角度θ２、θ３と、の角度差を制御することができる。
或いは、ノンドープＩｎＧａＡｓ光吸収層１４とｐ型ＩｎＧａＡｓキャップ層１５とのドーパント濃度差を予め制御しておくことによっても、傾斜角度θ１と、傾斜角度θ２、θ３と、の角度差を制御することができる。
具体的には、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性を低下させることにより、エッチングマスクに近い層（上の層）のサイドエッチング量が多くなるため、エッチングマスクに近い層の傾斜角度を、化学エッチングで形成される特定の結晶方位角度よりも小さくすることができる。すなわち、このように密着性を低下させることは、傾斜角度θ１よりも傾斜角度θ３が小さい形状を有する受光領域メサ１９の形成に寄与する。
このメサエッチングの際のエッチングマスクは、例えば、ＳｉＯ２ないしＳｉＮ膜で形成するか、又は、フォトレジストで形成する。
このうち、エッチングマスクをＳｉＯ２ないしＳｉＮ膜で形成する場合には、ＳｉＯ２ないしＳｉＮ膜のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）における堆積条件を選定することにより、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性を制御することができる。具体的には、ＳｉＯ２ないしＳｉＮ膜を低温で堆積させるほど、その堆積物の表面活性を低下させることができるので、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６の密着性を低下させることができる。
一方、エッチングマスクをフォトレジストで形成する場合には、フォトレジストのポストベーク条件を選定することにより、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性を制御することができる。具体的には、フォトレジストのポストベークをより低温で行うほど、また、より短時間で行うほど、フォトレジストの硬化の程度を低下させることができるので、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６の密着性を低下させることができる。
また、半導体層のエッチング速度は、そのドーパント濃度が高いほど大きくなる。よって、上側の層（本実施形態の場合、例えば、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６）のドーパント濃度を高くし、下側の層（本実施形態の場合、例えば、ノンドープＩｎＧａＡｓ光吸収層１４）のドーパント濃度を低くしておくことにより、下側の層よりも上側の層のサイドエッチング量を大きく設定し、傾斜角度θ１よりも傾斜角度θ３を小さくすることができる。
このように、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性の制御、並びに、ノンドープＩｎＧａＡｓ光吸収層１４とｐ型ＩｎＧａＡｓキャップ層１５とのドーパント濃度差の制御により、傾斜角度θ１よりも傾斜角度θ３が小さい受光領域メサ１９を形成することができる。
次に、ＭＯＶＰＥ法によって、受光領域メサ１９の側壁１１２上及び頂面１１３上にノンドープＩｎＰ層１７を成長（再成長）する。これにより、受光領域メサ１９の側壁１１２及び頂面１１３が、ＩｎＰ再成長層としてのノンドープＩｎＰ層１７により被覆性良く被覆される。
次に、受光領域メサ１９のｐ＋型ＩｎＧａＡｓコンタクト層１６上に直接ｐ電極１１０を形成するために、ノンドープＩｎＰ層１７の所望部分に、選択エッチングによりリング形状の開口を形成する。この際には、フォトレジストを用いたパターニングによりノンドープＩｎＰ層１７上にエッチングマスクを形成するが、受光領域メサ１９の頂面１１３上のノンドープＩｎＰ層１７は平坦であるため、そのエッチングマスクの形成に際して用いられる露光用のマスクとノンドープＩｎＰ層１７とが干渉しないようにできる。このため、その露光用のマスクとノンドープＩｎＰ層１７とを適切な距離に容易に近づけることができ、フォトレジストへのパターン転写精度を十分に確保することができる。よって、エッチングマスクのパターンの位置精度、ひいてはｐ電極１１０の形成位置の精度を十分に確保することができる。
次に、ＳｉＮ膜等からなる表面保護膜１８を形成する。その後、半導体製造プロセスで一般的に用いられるリフトオフ技術等により表面保護膜１８において上記リング状の開口に位置する部分に穴開けし、この穴を介してｐ電極１１０をｐ＋型ＩｎＧａＡｓコンタクト層１６上に形成する。
次に、ｎ型ＩｎＰ基板１１の裏面を研磨することにより、該ｎ型ＩｎＰ基板１１を所望の厚さに加工する。次に、その研磨後のｎ型ＩｎＰ基板１１の裏面にｎ電極１１１を形成する。
以上により、第１の実施形態に係るメサ型フォトダイオード１００を製造することができる。
以上のような第１の実施形態によれば、受光領域メサ１９の側壁１１２は当該受光領域メサ１９の裾が広がる方向に傾斜する斜面であり（側壁１１２にはオーバーハングする部分が存在せず）、受光領域メサ１９の下端部における斜面の傾斜角度θ１よりも、受光領域メサ１９の上端部における斜面の傾斜角度θ３の方が小さく（緩く）なっている。更に、そのような斜面となっている受光領域メサ１９の側壁１１２が、半導体層、すなわちノンドープＩｎＰ層１７により被覆されている。これにより、ノンドープＩｎＰ層１７による受光領域メサ１９の側壁１１２の被覆性を、特段の工程の追加を行わずに向上させることができる。換言すると、ノンドープＩｎＧａＡｓ光吸収層１４を含む受光領域メサ１９が、逆メサ形状の部分、ないし、側壁がほぼ垂直に近いメサ形状の部分を有していないことにより、ノンドープＩｎＰ層１７によって側壁１１２を十分に被覆することが可能となる。特に、受光領域メサ１９が逆メサ方位（本来の密着性の良いエッチングマスクを用いてエッチングした場合には逆メサが形成される方位）であっても、メサが逆メサ形状或いは側壁がほぼ垂直なメサ形状とならないようにできるので、受光領域メサ１９をノンドープＩｎＰ層１７によって十分に被覆することができる。
以下、その理由を詳述する。先ず、「発明が解決しようとする課題」の項で説明したように、特許文献２のように斜面の傾斜角度が一定のメサ構造の場合、メサ斜面の上に結晶を再成長すると、メサの肩の部分では、メサ頂部の（１００）平坦面上に成長する結晶の面方位と、メサ斜面上に成長する結晶の面方位との中間的な面方位である新たな特定の面方位の結晶が形成され易く、その新たな特定の面方位の結晶成長速度は一般に小さいため、メサの肩の部分の被覆性が不十分となりやすい。これに対して、本実施形態の受光領域メサ１９のように、下端部の傾斜角度θ１よりも上端部の傾斜角度θ３の方が小さい場合、特許文献２の構造と比べて、結晶成長速度が小さい「新たな特定の面方位の結晶」が受光領域メサ１９の肩の部分に形成されてしまうことが抑制され、その代わりに、受光領域メサ１９の肩の部分にも、受光領域メサ１９の頂面１１３（例えば、（１００）平坦面）上に成長する結晶の面方位の結晶が形成されやすくなる。このため、再成長前の受光領域メサ１９の形状を反映した、比較的均一な成長膜厚になりやすく、ノンドープＩｎＰ層１７による受光領域メサ１９の被覆性（特に、肩の部分の被覆性）が向上する。
以下、このメカニズムを更に詳細に説明する。ウェットエッチングでは様々な傾斜角度のメサの斜面（ミクロ的には様々なステップ密度を有する面）を形成することが可能であるが、一般に気相成長では成長しやすい結晶面方位（以下、特定結晶面方位）がその成長条件により決まっており（ミクロ的には均一なステップ密度を有する特定の面方位が決まっており）、下地の傾斜角度の影響を受けにくい（ミクロ的には下地のステップ密度の影響を受けにくい）という特徴がある。つまり再成長の初期では下地傾斜面の上に結晶が成長するが斜面の各箇所で成長速度にむらが生じる（ステップ端、すなわちステップにおける垂直な面での成長原子の取り込みが平坦面よりも激しい）。このため、成長の進行に伴い平均的ステップ密度が変化し、下地傾斜面とは異なった傾斜面（中間的傾斜面）を形成する過程を経て（再成長膜においてこの過程で形成される領域を遷移領域という）、最終的には気相成長の最も成長しやすい特定結晶面方位の成長面での成長が行われる状態に移行し、以後、その特定結晶面方位の結晶成長が継続される。本実施形態では、下地傾斜面が様々な（例えば、２つの）傾斜角度を有するので、それぞれの下地傾斜面上で特定結晶面方位の成長面が形成されるまでの成長膜厚が異なり、傾斜面全体で均一な特定結晶面方位の成長面が形成されるまでの膜厚が厚くなる傾向がある（それまではそれぞれの角度の下地傾斜面上に特定結晶面方位の成長面は形成されるが、成長膜厚が異なるため、連続した一つの結晶面にはならずに、下地結晶面が一部露出することを防止しやすい）。
そして、このようにノンドープＩｎＰ層１７による受光領域メサ１９の側壁１１２の被覆性が向上することにより、メサ型フォトダイオード１００の特性（暗電流、ブレークダウン電圧等）のばらつきを低減することができるとともに、長期信頼性も確保することができる。なぜなら、メサ型フォトダイオード１００の暗電流特性、及び、長期寿命のばらつきの原因となる光吸収層（例えば、ノンドープＩｎＧａＡｓ光吸収層１４（バンドギャップが小さい半導体））の空乏層が表面に露出しないようにでき、その上に形成する誘電体膜（表面保護膜１８）と接する半導体をワイドギャップのノンドープＩｎＰ層１７とすることができるからである。このようなメサ型フォトダイオード１００は、作製が容易で、且つ、ギガビット応答を高信頼に得られるというメリットを有する。このようなメサ型フォトダイオード１００は、例えば、次世代の加入者系光通信システム用途、或いは、データ通信システム用途に好適に用いることができる。
また、受光領域メサ１９の側壁１１２上及び頂面１１３上にノンドープＩｎＰ層１７を成長させた後、受光領域メサ１９の頂面１１３上にｐ電極１１０を形成し、その後、ノンドープＩｎＰ層１７を少なくとも側壁１１２上に残留させるので、ｐ電極１１０の形成位置の精度を十分に確保することができる。ここで、特許文献２の構成では、選択成長によりメサが埋め込まれているが、この構成では、埋め込み層がメサ頂部よりも高く形成されると、埋め込み層の成長後の電極パターン形成工程に支障をきたすことがある。例えば、メサの頂部に電極パターンを形成するためには、フォトレジストを用いたパターニングにより形成したエッチングマスクを用いて、保護膜に開口を形成する。その際に、埋め込み層と露光用のマスクとの干渉により、該露光用のマスクとメサ頂部との距離を十分に近づけることができないと、フォトレジストへのパターン転写精度が落ちてしまう。その結果、エッチングマスクのパターンの位置精度、ひいては電極の形成位置の精度が低下してしまう。これに対して、本実施形態では、ノンドープＩｎＰ層１７が受光領域メサ１９の側壁１１２上及び頂面１１３上に再成長されているので、再成長後において頂面１１３上のノンドープＩｎＰ層１７の平坦性が保たれる。このため、ｐ電極１１０の形成用のエッチングマスクを形成する際に用いられる露光用のマスクとノンドープＩｎＰ層１７とが干渉しないようにできる。このため、その露光用のマスクとノンドープＩｎＰ層１７とを適切な距離に容易に近づけることができ、フォトレジストへのパターン転写精度を十分に確保することができる。よって、エッチングマスクのパターンの位置精度、ひいてはｐ電極１１０の形成位置の精度を十分に確保することができる。
更に、本実施形態では、ＭＯＶＰＥ法によりｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３、ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６を順次に積層成長することによって、ｐｎ接合の形成が完了するので、ｐｎ接合の位置制御、並びに、電界分布の制御が容易であるとともに、その成長後の段階で成長の出来栄えチェックを行うことができる。
次に、実施例１を説明する。
実施例１では、上記の第１の実施形態において、ｎ型半導体バッファ層１２の膜厚を約１μｍ、ノンドープＩｎＰエッチング停止層１３の膜厚を約２０〜１００ｎｍ、ノンドープＩｎＧａＡｓ光吸収層１４の膜厚を約２μｍ、ｐ型ＩｎＧａＡｓキャップ層１５の膜厚を約０．２μｍ、ｐ＋型ＩｎＧａＡｓコンタクト層１６の膜厚を約０．２μｍとした。また、受光領域メサ１９の直径は、５０〜８０μｍ程度とした。また、ｐ電極１１０を形成した後のｎ型ＩｎＰ基板１１の裏面研磨では、ｎ型ＩｎＰ基板１１を１５０μｍ程度の厚さとなるように研磨した。
このような実施例１により製造されたメサ型フォトダイオード１００では、５Ｖのバイアス電圧を印加するときの暗電流が１ｎＡ程度以下の低暗電流となり、かつ、ＧＨｚ応答特性が確認され、さらには、暗電流の経時的安定性も、たとえば１５０℃のエージングで５０００時間経過後も暗電流の増加がない高信頼な特性が確認された。
〔第２の実施形態〕
図２は第２の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮ−ＰＤ）２００の構成を示す断面図である。
図２に示すように、本実施形態に係るメサ型フォトダイオード２００は、傾斜角度θ２よりも傾斜角度θ３が小さい点でのみ上記の第１の実施形態に係るメサ型フォトダイオード１００と相違し、その他の点では上記の第１の実施形態に係るメサ型フォトダイオード１００と同様に構成されている。
すなわち、本実施形態の場合、受光領域メサ１９を構成するノンドープＩｎＧａＡｓ光吸収層１４の斜面の傾斜角度θ１よりも、受光領域メサ１９を構成するｐ型ＩｎＧａＡｓキャップ層１５の斜面の傾斜角度θ２の方が小さく、この傾斜角度θ２よりも更に、受光領域メサ１９を構成するｐ＋型ＩｎＧａＡｓコンタクト層１６の斜面の傾斜角度θ３の方が小さい。換言すれば、受光領域メサ１９の斜面の傾斜角度は、受光領域メサ１９の下端から上端に向けて徐々に小さくなっている。より具体的には、受光領域メサ１９の斜面の傾斜角度は、受光領域メサ１９の下端から上端に向けて段階的に小さくなっている。
このように、傾斜角度θ２よりも傾斜角度θ３が小さい構成は、メサエッチングの際に、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性を制御することによって実現することができる。具体的には、例えば、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層１６との密着性を上記の第１の実施形態の場合よりも更に低下させることにより、傾斜角度θ２よりも傾斜角度θ３が小さい形状を有する受光領域メサ１９を形成することができる。或いは、ｐ＋型ＩｎＧａＡｓコンタクト層１６とｐ型ＩｎＧａＡｓキャップ層１５とのドーパント濃度差を上記の第１の実施形態の場合よりも更に大きく設定することによっても、傾斜角度θ２よりも傾斜角度θ３が小さい形状を有する受光領域メサ１９を形成することができる。
以上のような第２の実施形態によれば、上記の第１の実施形態と同様の効果が得られる。
次に、実施例２を説明する。
実施例２では、上記の第２の実施形態において、ｎ型半導体バッファ層１２の膜厚を約１μｍ、ノンドープＩｎＰエッチング停止層１３の膜厚を約２０〜１００ｎｍ、ノンドープＩｎＧａＡｓ光吸収層１４の膜厚を約２μｍ、ｐ型ＩｎＧａＡｓキャップ層１５の膜厚を約０．２μｍ、ｐ＋型ＩｎＧａＡｓコンタクト層１６の膜厚を約０．２μｍとした。また、受光領域メサ１９の直径は、５０〜８０μｍ程度とした。また、ｐ電極１１０を形成した後のｎ型ＩｎＰ基板１１の裏面研磨では、ｎ型ＩｎＰ基板１１を１５０μｍ程度の厚さとなるように研磨した。
このような実施例２により製造されたメサ型フォトダイオード２００では、５Ｖのバイアス電圧を印加するときの暗電流が１ｎＡ程度以下の低暗電流となり、かつ、ＧＨｚ応答特性が確認され、さらには、暗電流の経時的安定性も、たとえば１５０℃のエージングで５０００時間経過後も暗電流の増加がない高信頼な特性が確認された。
〔第３の実施形態〕
図３は第３の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮ−ＰＤ：全体図示略）の受光領域メサ１９の要部の拡大断面図である。
本実施形態に係るメサ型フォトダイオードは、受光領域メサ１９の側壁１１２の斜面の傾斜角度が受光領域メサ１９の下端から上端に向けて連続的に小さくなっている点でのみ上記の第２の実施形態に係るメサ型フォトダイオード２００と相違し、その他の点では上記の第２の実施形態に係るメサ型フォトダイオード２００と同様に構成されている。
このように、受光領域メサ１９の側壁１１２の斜面の傾斜角度が受光領域メサ１９の下端から上端に向けて連続的に小さくなっている構成は、例えば、受光領域メサ１９を構成するノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６のドーパント濃度を、受光領域メサ１９の下端から上端に向けて連続的に大きくすることにより、実現することができる。
以上のような第３の実施形態によれば、上記の第２の実施形態と同様の効果が得られる。
〔第４の実施形態〕
図４は第４の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮ−ＰＤ）４００の構成を示す断面図である。
先ず、第４の実施形態に係るメサ型フォトダイオード４００の構成を説明する。
図４に示すように、本実施形態に係るメサ型フォトダイオード４００は、傾斜角度θ１よりも傾斜角度θ２が大きい点で上記の第１の実施形態に係るメサ型フォトダイオード１００と相違している。
このように、傾斜角度θ１よりも傾斜角度θ２が大きい構成は、例えば、ノンドープＩｎＧａＡｓ光吸収層１４とｐ型ＩｎＧａＡｓキャップ層１５とのドーパント濃度差を制御することによって実現することができる。具体的には、例えば、第１の実施形態の場合よりも、ｐ型ＩｎＧａＡｓキャップ層１５のドーパント濃度を小さく設定することにより、この構成を実現することができる。
更に、本実施形態に係るメサ型フォトダイオード４００は、例えば、以下に説明する点でも、上記の第１の実施形態に係るメサ型フォトダイオード１００と相違している。
先ず、本実施形態に係るメサ型フォトダイオード４００の半導体基板は、例えば、高抵抗型ＩｎＰ基板４１である。この高抵抗型ＩｎＰ基板４１上に、ｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３、ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６が順次に積層成長されている。
また、本実施形態の場合、ｎ電極４１１は、高抵抗型ＩｎＰ基板４１の裏面ではなく、ｎ型半導体バッファ層１２上に形成されている。なお、ｎ電極４１１をｎ型半導体バッファ層１２上に直接形成するために、ｎ型半導体バッファ層１２上のノンドープＩｎＰエッチング停止層１３及びノンドープＩｎＰ層１７における所望部分は、選択エッチングにより除去されている。
また、本実施形態の場合、メサ型フォトダイオード４００は、段差配線電極４１２を備えている。この段差配線電極４１２は、その一端部がｐ電極１１０に接続されている。また、受光領域メサ１９の周囲の領域であって段差配線電極４１２が形成される領域においては、ｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３及びノンドープＩｎＰ層１７が選択エッチングにより除去されている。このため、この領域においては、高抵抗型ＩｎＰ基板４１と段差配線電極４１２との間にはｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３及びノンドープＩｎＰ層１７が介在していない。
その他の点では、本実施形態に係るメサ型フォトダイオード４００は、上記の第１の実施形態に係るメサ型フォトダイオード１００と同様に構成されている。
次に、第４の実施形態に係るメサ型フォトダイオード（メサ型ＰＩＮ−ＰＤ）の製造方法を説明する。
先ず、高抵抗型ＩｎＰ基板４１上に、ｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３、ノンドープＩｎＧａＡｓ光吸収層１４、ｐ型ＩｎＧａＡｓキャップ層１５、及び、ｐ＋型ＩｎＧａＡｓコンタクト層１６をＭＯＶＰＥ法で順次に積層成長させる。
次に、平面視円形の受光領域メサ１９をメサエッチングにより形成する。ここで、本実施形態の場合、例えば、ｐ型ＩｎＧａＡｓキャップ層１５のドーパント濃度を小さく設定することによりノンドープＩｎＧａＡｓ光吸収層１４とｐ型ＩｎＧａＡｓキャップ層１５とのドーパント濃度差を制御することによって、傾斜角度θ１よりも傾斜角度θ２が大きい構成を実現する。
次に、ＭＯＶＰＥ法によって、受光領域メサ１９の側壁１１２上及び頂面１１３上にノンドープＩｎＰ層１７を再成長する。これにより、受光領域メサ１９の側壁上及び頂面が、ＩｎＰ再成長層としてのノンドープＩｎＰ層１７により被覆性良く被覆される。
次に、受光領域メサ１９のｐ＋型ＩｎＧａＡｓコンタクト層１６上に直接ｐ電極１１０を形成するために、ノンドープＩｎＰ層１７の所望部分に、選択エッチングによりリング形状の開口を形成する。
次に、ｎ型半導体バッファ層１２上に直接ｎ電極４１１を形成するために、ｎ型半導体バッファ層１２上のノンドープＩｎＰエッチング停止層１３及びノンドープＩｎＰ層１７における所望部分を、選択エッチングにより除去する。
次に、受光領域メサ１９の周囲の領域であって段差配線電極４１２が形成される領域のｎ型半導体バッファ層１２、ノンドープＩｎＰエッチング停止層１３及びノンドープＩｎＰ層１７を選択エッチングにより除去し、高抵抗型ＩｎＰ基板４１を露出させる。
次に、ＳｉＮ膜等からなる表面保護膜１８を形成する。その後、半導体製造プロセスで一般的に用いられるリフトオフ技術等により表面保護膜１８において上記リング状の開口に位置する部分に穴開けし、この穴を介してｐ電極１１０をｐ＋型ＩｎＧａＡｓコンタクト層１６上に形成する。また、ｐ電極１１０を形成するのと同様の手法により、ｎ電極４１１をｎ型半導体バッファ層１２上に形成する。次に、段差配線電極４１２を、例えば、ＴｉＰｔＡｕ蒸着とミリングにより形成する。
次に、高抵抗型ＩｎＰ基板４１の裏面を研磨することにより、該高抵抗型ＩｎＰ基板４１を所望の厚さに加工する。
以上により、第４の実施形態に係るメサ型フォトダイオード４００を製造することができる。
以上のような第４の実施形態によれば、上記の第１の実施形態と同様の効果が得られる。
次に、実施例３を説明する。
実施例３では、上記の第４の実施形態において、ｎ型半導体バッファ層１２の膜厚を約１μｍ、ノンドープＩｎＰエッチング停止層１３の膜厚を約２０〜１００ｎｍ、ノンドープＩｎＧａＡｓ光吸収層１４の膜厚を約２μｍ、ｐ型ＩｎＧａＡｓキャップ層１５の膜厚を約０．２μｍ、ｐ＋型ＩｎＧａＡｓコンタクト層１６の膜厚を約０．２μｍとした。また、受光領域メサ１９の直径は、５０〜８０μｍ程度とした。また、ｐ電極１１０及びｎ電極４１１を形成した後の高抵抗型ＩｎＰ基板４１の裏面研磨では、高抵抗型ＩｎＰ基板４１を１５０μｍ程度の厚さとなるように研磨した。
このような実施例３により製造されたメサ型フォトダイオード４００では、５Ｖのバイアス電圧を印加するときの暗電流が１ｎＡ程度以下の低暗電流となり、かつ、ＧＨzから１０数ＧＨｚの応答特性が確認され、さらには、暗電流の経時的安定性も、たとえば１５０℃のエージングで５０００時間経過後も暗電流の増加がない高信頼な特性が確認された。
〔第５の実施形態〕
図５は第５の実施形態に係るメサ型フォトダイオード５００の構成を示す断面図である。
先ず、第５の実施形態に係るメサ型フォトダイオード５００の構成を説明する。
本実施形態に係るメサ型フォトダイオード５００は、裏面入射方メサ型ＡＰＤ（ＡＰＤ：アバランシェフォトダイオード）である。
図５に示すように、本実施形態に係るメサ型フォトダイオード５００は、例えば、ｎ型ＩｎＰ基板５１と、このｎ型ＩｎＰ基板５１上にガスソースＭＢＥ（Ｇａｓ Ｓｏｕｒｃｅ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により順次に積層成長されたｎ型半導体バッファ層５２、ノンドープＩｎＡｌＡｓ増倍層５３、ｐ型ＩｎＡｌＡｓ電界緩和層５４、ｐ型ＩｎＰエッチング停止層５５、ｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８と、を備えている。
ｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８は、メサ形状に加工されて、受光領域メサ５９を構成している。受光領域メサ５９の側壁５１６は、当該受光領域メサ５９の裾に向けて下り傾斜する斜面となっている。なお、受光領域メサ５９の平面形状は、例えば円形である。
ここで、本実施形態の場合の受光領域メサ５９の形状は、上記の第１の実施形態の場合の受光領域メサ１９と同様である。すなわち、本実施形態の場合、受光領域メサ５９の下端部における斜面の傾斜角度よりも、受光領域メサ５９の上端部における斜面の傾斜角度の方が小さい。すなわち、受光領域メサ５９を構成するｐ−型ＩｎＧａＡｓ光吸収層５６の斜面の傾斜角度θ１よりも、受光領域メサ１９を構成するｐ＋型ＩｎＧａＡｓコンタクト層５８の斜面の傾斜角度θ３の方が小さい。また、受光領域メサ５９を構成するｐ型ＩｎＧａＡｓキャップ層５７の斜面の傾斜角度θ２は、例えば、傾斜角度θ３に等しい。
このような形状の受光領域メサ５９の少なくとも側壁５１６は、その上に成長されたノンドープＩｎＰ層５１０により被覆されている。
更に、ノンドープＩｎＰ層５１０、ｐ型ＩｎＰエッチング停止層５５、ｐ型ＩｎＡｌＡｓ電界緩和層５４、ノンドープＩｎＡｌＡｓ増倍層５３及びｎ型半導体バッファ層５２は、受光領域メサ５９よりも大きい受光領域メサ５９の同心円の内側の部分が残留するように、その外側の部分が除去されている。これにより、第２のメサ５１５が形成されている。すなわち、第２のメサ５１５は、ノンドープＩｎＰ層５１０、ｐ型ＩｎＰエッチング停止層５５、ｐ型ＩｎＡｌＡｓ電界緩和層５４、ノンドープＩｎＡｌＡｓ増倍層５３及びｎ型半導体バッファ層５２における上記同心円の内側の部分と、受光領域メサ５９と、を含む。
ノンドープＩｎＰ層５１０を含む第２のメサ５１５の側壁は、例えばＳｉＮからなる表面保護膜５１１により被覆されている。
受光領域メサ５９の頂面５１７上には、ノンドープＩｎＰ層５１０に形成された円形の開口を介して、円形のｐ電極５１２が設けられている。
また、ｎ型ＩｎＰ基板５１の表面における上記同心円の周囲の部分には、ｎ電極５１３が形成されている。
ｎ型ＩｎＰ基板５１は、該ｎ型ＩｎＰ基板５１が所望の厚さとなるように、その裏面が研磨されている。更に、その研磨後のｎ型ＩｎＰ基板５１の裏面にＡＲコート５１４が形成されている。
次に、第５の実施形態に係るメサ型フォトダイオード（裏面入射方メサ型ＡＰＤ）の製造方法を説明する。
先ず、ｎ型ＩｎＰ基板５１上に、ｎ型半導体バッファ層５２、ノンドープＩｎＡｌＡｓ増倍層５３、ｐ型ＩｎＡｌＡｓ電界緩和層５４、ｐ型ＩｎＰエッチング停止層５５、ｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８をガスソースＭＢＥ法で順次に積層成長させる。
次に、平面視円形の受光領域メサ５９を、ｐ型ＩｎＰエッチング停止層５５を用いたエッチングにより形成する。すなわち、ｐ＋型ＩｎＧａＡｓコンタクト層５８上にエッチングマスクを形成し、ｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８をメサエッチングする。これにより、これらｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８を受光領域メサ５９に加工する。なお、メサエッチングは、ウェットエッチングでも良いし、ドライエッチングでも良い。また、メサエッチングの際のエッチングマスクは、上記の第１の実施形態と同様に、例えば、ＳｉＯ２ないしＳｉＮ膜で形成するか、又は、フォトレジストで形成する。
このメサエッチングの際には、上記の第１の実施形態で説明したのと同様の手法により、受光領域メサ５９を構成するｐ−型ＩｎＧａＡｓ光吸収層５６の斜面の傾斜角度θ１と、受光領域メサ５９を構成するｐ型ＩｎＧａＡｓキャップ層５７及びｐ＋型ＩｎＧａＡｓコンタクト層５８の斜面の傾斜角度θ２、θ３と、の角度差を制御することができる。すなわち、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層５８との密着性を制御すること、或いは、ｐ−型ＩｎＧａＡｓ光吸収層５６とｐ型ＩｎＧａＡｓキャップ層５７とのドーパント濃度差を予め制御しておくことによって、傾斜角度θ１と、傾斜角度θ２、θ３と、の角度差を制御することができる。
次に、ＭＯＶＰＥ法によって、受光領域メサ５９の側壁５１６上及び頂面５１７上にノンドープＩｎＰ層５１０を再成長する。これにより、受光領域メサ５９の少なくとも側壁５１６が、ＩｎＰ再成長層としてのノンドープＩｎＰ層５１０により被覆性良く被覆される。
次に、受光領域メサ５９のｐ＋型ＩｎＧａＡｓコンタクト層５８上に直接ｐ電極５１２を形成するために、ノンドープＩｎＰ層５１０の所望部分に、選択エッチングにより円形の開口を形成する。
次に、ノンドープＩｎＰ層５１０、ｐ型ＩｎＰエッチング停止層５５、ｐ型ＩｎＡｌＡｓ電界緩和層５４、ノンドープＩｎＡｌＡｓ増倍層５３及びｎ型半導体バッファ層５２において、受光領域メサ５９よりも大きい受光領域メサ５９の同心円の内側の部分が残留するように、その外側の部分を選択エッチングにより除去する。なお、この選択エッチングの際のエッチングマスクは、例えば、ＳｉＯ２ないしＳｉＮ膜で形成するか、又は、フォトレジストで形成する。この選択エッチングにより、第２のメサ５１５が形成される。
次に、ＳｉＮ膜等からなる表面保護膜５１１を形成する。その後、半導体製造プロセスで一般的に用いられるリフトオフ技術等により表面保護膜５１１において上記円形の開口に位置する部分に穴開けし、この穴を介してｐ電極５１２をｐ＋型ＩｎＧａＡｓコンタクト層５８上に形成する。また、ｎ型ＩｎＰ基板５１の表面における上記同心円の周囲の部分には、ｎ電極５１３を形成する。
次に、ｎ型ＩｎＰ基板５１の裏面を研磨することにより、該ｎ型ＩｎＰ基板５１を所望の厚さに加工し、且つ、該裏面を鏡面研磨する。次に、その研磨後のｎ型ＩｎＰ基板５１の裏面にＡＲコート５１４を形成する。
以上により、第５の実施形態に係るメサ型フォトダイオード５００を製造することができる。
以上のような第５の実施形態によれば、受光領域メサ５９の側壁５１６は当該受光領域メサ５９の裾が広がる方向に傾斜する斜面であり（側壁５１６にはオーバーハングする部分が存在せず）、受光領域メサ５９の下端部における斜面の傾斜角度θ１よりも、受光領域メサ５９の上端部における斜面の傾斜角度θ３の方が小さく（緩く）なっている。更に、そのような斜面となっている受光領域メサ５９の側壁５１６が、半導体層、すなわちノンドープＩｎＰ層５１０により被覆されている。これにより、ノンドープＩｎＰ層５１０による受光領域メサ５９の側壁５１６の被覆性を、特段の工程の追加を行わずに向上させることができる。
そして、このようにノンドープＩｎＰ層５１０による受光領域メサ５９の側壁５１６の被覆性が向上することにより、メサ型フォトダイオード５００の特性（暗電流、ブレークダウン電圧等）のばらつきを低減することができるとともに、長期信頼性も確保することができる。なぜなら、メサ型フォトダイオード５００の暗電流特性、及び、長期寿命のばらつきの原因となる光吸収層（例えば、ｐ−型ＩｎＧａＡｓ光吸収層５６（バンドギャップが小さい半導体））の空乏層が表面に露出しないようにでき、その上に形成する誘電体膜（表面保護膜５１１）と接する半導体をワイドギャップのノンドープＩｎＰ層５１０とすることができるからである。このようなメサ型フォトダイオード５００は、作製が容易で、且つ、ギガビット応答を高信頼に得られるというメリットを有する。このようなメサ型フォトダイオード５００は、例えば、次世代の加入者系光通信システム用途、或いは、データ通信システム用途に好適に用いることができる。
また、受光領域メサ５９の側壁５１６上及び頂面５１７上にノンドープＩｎＰ層５１０を成長させた後、受光領域メサ５９の頂面５１７上にｐ電極５１２を形成し、その後、ノンドープＩｎＰ層５１０を少なくとも側壁５１６上に残留させるので、ｐ電極５１２の形成位置の精度を十分に確保することができる。ここで、特許文献２の構成では、上述のように、埋め込み層の成長後の電極パターン形成工程に支障をきたし、電極の形成位置の精度が低下してしまうことがある。これに対して、本実施形態では、ノンドープＩｎＰ層５１０が受光領域メサ５９の側壁５１６上及び頂面５１７上に再成長されるので、再成長後において頂面５１７上のノンドープＩｎＰ層５１０の平坦性が保たれる。このため、ｐ電極５１２の形成用のエッチングマスクを形成する際に用いられる露光用のマスクとノンドープＩｎＰ層５１０とが干渉しないようにできる。このため、その露光用のマスクとノンドープＩｎＰ層５１０とを適切な距離に容易に近づけることができ、フォトレジストへのパターン転写精度を十分に確保することができる。よって、エッチングマスクのパターンの位置精度、ひいてはｐ電極５１２の形成位置の精度を十分に確保することができる。
更に、本実施形態では、ガスソースＭＢＥ法によりｎ型半導体バッファ層５２、ノンドープＩｎＡｌＡｓ増倍層５３、ｐ型ＩｎＡｌＡｓ電界緩和層５４、ｐ型ＩｎＰエッチング停止層５５、ｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８を順次に積層成長することによって、ｐｎ接合の形成が完了するので、ｐｎ接合の位置制御、並びに、電界分布の制御が容易であるとともに、その成長後の段階で成長の出来栄えチェックを行うことができる。
更に、本実施形態に係るメサ型フォトダイオード５００は、メサ型の素子構造であるため、ガードリングを備えていなくても、電界調整量の出来栄えばらつき（とくに降伏電圧（ブレークダウン電圧）Ｖｂｒが大きいこと）に起因する受光領域の外周部分での電界集中が起こりにくく、均一な面内増倍特性を再現性良く得ることができる。
次に、実施例４を説明する。
実施例４では、上記の第５の実施形態において、ｎ型半導体バッファ層５２の膜厚を約１μｍ、ノンドープＩｎＡｌＡｓ増倍層５３の膜厚を０．２〜０．３μｍ、ｐ型ＩｎＡｌＡｓ電界緩和層５４の膜厚を２０〜１００ｎｍ、ｐ型ＩｎＰエッチング停止層５５の膜厚を２０〜１００ｎｍ、ｐ−型ＩｎＧａＡｓ光吸収層５６の膜厚を０．５〜２μｍ、ｐ型ＩｎＧａＡｓキャップ層５７の膜厚を約０．２μｍ、ｐ＋型ＩｎＧａＡｓコンタクト層５８の膜厚を約０．２μｍとした。また、受光領域メサ５９の直径は、３０〜５０μｍ程度とした。また、ｐ電極５１２及びｎ電極５１３を形成した後のｎ型ＩｎＰ基板５１の裏面研磨では、ｎ型ＩｎＰ基板５１を１５０μｍ程度の厚さとなるように研磨した。
このような実施例４により製造されたメサ型フォトダイオード５００では、ブレークダウン電圧Ｖｂｒ（暗電流が１０μＡで定義）が２０〜４５Ｖ、０．９Ｖｂｒのバイアス電圧を印加するときの暗電流が４０ｎＡ程度以下の低暗電流となり、かつ、ＧＨz応答特性が確認され、さらには、暗電流の経時的安定性も、たとえば１５０℃のエージングで５０００時間経過後も暗電流の増加がない高信頼な特性が確認された。
〔第６の実施形態〕
図６は第６の実施形態に係るメサ型フォトダイオード（裏面入射方メサ型ＡＰＤ）６００の構成を示す断面図である。
図６に示すように、本実施形態に係るメサ型フォトダイオード６００は、傾斜角度θ２よりも傾斜角度θ３が小さい点でのみ上記の第５の実施形態に係るメサ型フォトダイオード５００と相違し、その他の点では上記の第５の実施形態に係るメサ型フォトダイオード５００と同様に構成されている。
すなわち、本実施形態の場合、受光領域メサ５９を構成するｐ−型ＩｎＧａＡｓ光吸収層５６の斜面の傾斜角度θ１よりも、受光領域メサ５９を構成するｐ型ＩｎＧａＡｓキャップ層５７の斜面の傾斜角度θ２の方が小さく、この傾斜角度θ２よりも更に、受光領域メサ５９を構成するｐ＋型ＩｎＧａＡｓコンタクト層５８の斜面の傾斜角度θ３の方が小さい。換言すれば、受光領域メサ５９の斜面の傾斜角度は、受光領域メサ５９の下端から上端に向けて徐々に小さくなっている。より具体的には、受光領域メサ５９の斜面の傾斜角度は、受光領域メサ５９の下端から上端に向けて段階的に小さくなっている。
このように、傾斜角度θ２よりも傾斜角度θ３が小さい構成は、メサエッチングの際に、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層５８との密着性を制御することによって実現することができる。具体的には、例えば、エッチングマスクとｐ＋型ＩｎＧａＡｓコンタクト層５８との密着性を上記の第５の実施形態の場合よりも更に低下させることにより、傾斜角度θ２よりも傾斜角度θ３が小さい形状を有する受光領域メサ５９を形成することができる。或いは、ｐ＋型ＩｎＧａＡｓコンタクト層５８とｐ型ＩｎＧａＡｓキャップ層５７とのドーパント濃度差を上記の第１の実施形態の場合よりも更に大きく設定することによっても、傾斜角度θ２よりも傾斜角度θ３が小さい形状を有する受光領域メサ５９を形成することができる。
以上のような第６の実施形態によれば、上記の第５の実施形態と同様の効果が得られる。
次に、実施例５を説明する。
実施例５では、上記の第６の実施形態において、ｎ型半導体バッファ層５２の膜厚を約１μｍ、ノンドープＩｎＡｌＡｓ増倍層５３の膜厚を０．２〜０．３μｍ、ｐ型ＩｎＡｌＡｓ電界緩和層５４の膜厚を２０〜１００ｎｍ、ｐ型ＩｎＰエッチング停止層５５の膜厚を２０〜１００ｎｍ、ｐ−型ＩｎＧａＡｓ光吸収層５６の膜厚を０．５〜２μｍ、ｐ型ＩｎＧａＡｓキャップ層５７の膜厚を約０．２μｍ、ｐ＋型ＩｎＧａＡｓコンタクト層５８の膜厚を約０．２μｍとした。また、受光領域メサ５９の直径は、３０〜５０μｍ程度とした。また、ｐ電極５１２及びｎ電極５１３を形成した後のｎ型ＩｎＰ基板５１の裏面研磨では、ｎ型ＩｎＰ基板５１を１５０μｍ程度の厚さとなるように研磨した。
このような実施例５により製造されたメサ型フォトダイオード６００では、ブレークダウン電圧Ｖｂｒ（暗電流が１０μＡで定義）が２０〜４５Ｖ、０．９Ｖｂｒのバイアス電圧を印加するときの暗電流が４０ｎＡ程度以下の低暗電流となり、かつ、ＧＨz応答特性が確認され、さらには、暗電流の経時的安定性も、たとえば１５０℃のエージングで５０００時間経過後も暗電流の増加がない高信頼な特性が確認された。
〔第７の実施形態〕
図３は第７の実施形態に係るメサ型フォトダイオード（裏面入射方メサ型ＡＰＤ：全体図示略）の受光領域メサ５９の要部の拡大断面図を兼ねる。
本実施形態に係るメサ型フォトダイオードは、受光領域メサ５９の側壁５１６の斜面の傾斜角度が受光領域メサ５９の下端から上端に向けて連続的に小さくなっている点でのみ上記の第６の実施形態に係るメサ型フォトダイオード６００と相違し、その他の点では上記の第６の実施形態に係るメサ型フォトダイオード６００と同様に構成されている。
このように、受光領域メサ５９の側壁５１６の斜面の傾斜角度が受光領域メサ５９の下端から上端に向けて連続的に小さくなっている構成は、例えば、受光領域メサ５９を構成するｐ−型ＩｎＧａＡｓ光吸収層５６、ｐ型ＩｎＧａＡｓキャップ層５７、及び、ｐ＋型ＩｎＧａＡｓコンタクト層５８のドーパント濃度を、受光領域メサ５９の下端から上端に向けて連続的に大きくすることにより、実現することができる。
以上のような第７の実施形態によれば、上記の第６の実施形態と同様の効果が得られる。
〔第８の実施形態〕
図７は第８の実施形態に係るメサ型フォトダイオード（裏面入射方メサ型ＡＰＤ）８００の構成を示す断面図である。
図７に示すように、本実施形態に係るメサ型フォトダイオード８００は、傾斜角度θ１よりも傾斜角度θ２が大きい点でのみ上記の第５の実施形態に係るメサ型フォトダイオード５００と相違し、その他の点では上記の第５の実施形態に係るメサ型フォトダイオード５００と同様に構成されている。
このように、傾斜角度θ１よりも傾斜角度θ２が大きい構成は、例えば、ｐ−型ＩｎＧａＡｓ光吸収層５６とｐ型ＩｎＧａＡｓキャップ層５７とのドーパント濃度差を制御することによって実現することができる。具体的には、例えば、第５の実施形態の場合よりも、ｐ型ＩｎＧａＡｓキャップ層５７のドーパント濃度を小さく設定することにより、この構成を実現することができる。
以上のような第８の実施形態によれば、上記の第５の実施形態と同様の効果が得られる。
次に、実施例６を説明する。
実施例６では、上記の第８の実施形態において、ｎ型半導体バッファ層５２の膜厚を約１μｍ、ノンドープＩｎＡｌＡｓ増倍層５３の膜厚を０．２〜０．３μｍ、ｐ型ＩｎＡｌＡｓ電界緩和層５４の膜厚を２０〜１００ｎｍ、ｐ型ＩｎＰエッチング停止層５５の膜厚を２０〜１００ｎｍ、ｐ−型ＩｎＧａＡｓ光吸収層５６の膜厚を０．５〜２μｍ、ｐ型ＩｎＧａＡｓキャップ層５７の膜厚を約０．２μｍ、ｐ＋型ＩｎＧａＡｓコンタクト層５８の膜厚を約０．２μｍとした。また、受光領域メサ５９の直径は、３０〜５０μｍ程度とした。また、ｐ電極５１２及びｎ電極５１３を形成した後のｎ型ＩｎＰ基板５１の裏面研磨では、ｎ型ＩｎＰ基板５１を１５０μｍ程度の厚さとなるように研磨した。
このような実施例６により製造されたメサ型フォトダイオード８００では、ブレークダウン電圧Ｖｂｒ（暗電流が１０μＡで定義）が２０〜４５Ｖ、０．９Ｖｂｒのバイアス電圧を印加するときの暗電流が４０ｎＡ程度以下の低暗電流となり、かつ、ＧＨz応答特性が確認され、さらには、暗電流の経時的安定性も、たとえば１５０℃のエージングで５０００時間経過後も暗電流の増加がない高信頼な特性が確認された。
なお、上記の各実施形態では、再成長層がノンドープの半導体（ノンドープＩｎＰ層１７、ノンドープＩｎＰ層５１０）の場合を説明したが、再成長層は、ｐ型ないしｎ型で、例えば、約５×１０１６ｃｍ−３以下の低濃度ＩｎＰ層、あるいは、半絶縁性ＩｎＰ層によって構成しても、上記と同様の効果が得られる。
また、上記の各実施形態では、ＩｎＰエッチング停止層（ノンドープＩｎＰエッチング停止層１３、ｐ型ＩｎＰエッチング停止層５５）を用いてメサを形成したが、このようなＩｎＰエッチング停止層を有しない層構造のメサ型フォトダイオードを参考形態とすると、この参考形態のメサ型フォトダイオードでも、受光領域メサの形状が上記の各実施形態における受光領域メサ１９、５９と同様であれば、上記の各実施形態と同様の効果が得られる。
また、上記の第１乃至第３の実施形態ではｎ電極１１１がｎ型ＩｎＰ基板１１の裏面に形成されている例を、第４の実施形態ではｎ電極４１１が高抵抗型ＩｎＰ基板４１の表面側に形成されている例を、それぞれ説明したが、第４の実施形態と同様に、第１乃至第３の実施形態においてもｎ電極１１１をｎ型ＩｎＰ基板１１の表面側に形成しても良いし、或いは、第１乃至第３の実施形態と同様に、第４の実施形態においてもｎ電極４１１を高抵抗型ＩｎＰ基板４１の裏面に形成しても良く、これらの場合にも、上記の第１乃至第４実施形態と同様の効果が得られる。
また、上記の第１乃至第４の実施形態の場合、各メサ型フォトダイオード（メサ型フォトダイオード１００、２００、４００）は、ノンドープの半導体からなるエッチング停止層（ノンドープＩｎＰエッチング停止層１３）に代えて、第１導電型（ｎ型）の半導体からなるエッチング停止層を備えることとしても良い。
また、上記の第１乃至第４の実施形態の場合、各メサ型フォトダイオードは、ノンドープの半導体からなる光吸収層（ノンドープＩｎＧａＡｓ光吸収層１４）に代えて、第１導電型又は第２導電型の半導体からなる光吸収層を備えることとしても良い。
また、第５乃至第８の実施形態では、ｐ型電界緩和層をＩｎＡｌＡｓ層で構成した例を説明したが、ｐ型のＩｎＡｌＧａＡｓ層、ｐ型のＩｎＰ層、或いは、ｐ型のＩｎＧａＡｓＰ層でｐ型電界緩和層を構成してもよい。
また、上記の第５乃至第８の実施形態の場合、各メサ型フォトダイオード５００、６００、８００は、ノンドープの半導体からなる増倍層（ノンドープＩｎＡｌＡｓ増倍層５３）に代えて、第１導電型（ｎ型又はｐ型）の半導体からなる増倍層を備えることとしても良い。
また、上記の第２及び第６の実施形態では、受光領域メサ１９、５９の斜面の傾斜角度が受光領域メサ１９、５９の下端から上端に向けて段階的に小さくなっている例を説明し、第３及び第７の実施形態では、受光領域メサ１９、５９の斜面の傾斜角度が受光領域メサ１９、５９の下端から上端に向けて連続的に小さくなっている例を説明したが、これらの例に限らず、受光領域メサ１９、５９の斜面には、傾斜角度が上側に向けて段階的に小さくなっている部分と傾斜角度が上側に向けて連続的に小さくなっている部分とが混在するように、受光領域メサ１９、５９を形成しても良い。同様に、上記の第４及び第８の実施形態の受光領域メサ１９、５９の斜面の少なくとも一部分の傾斜角度も、上側に向けて連続的に小さくなるようにしても良い。
１１ ｎ型ＩｎＰ基板（半導体基板）
１２ ｎ型半導体バッファ層（バッファ層）
１３ ノンドープＩｎＰエッチング停止層（エッチング停止層）
１４ ノンドープＩｎＧａＡｓ光吸収層（光吸収層）
１５ ｐ型ＩｎＧａＡｓキャップ層（第２導電型の半導体層）
１６ ｐ＋型ＩｎＧａＡｓコンタクト層（第２導電型の半導体層）
１７ ノンドープＩｎＰ層（半導体層）
１８ 表面保護膜
１９ 受光領域メサ（メサ）
１１０ ｐ電極
１１１ ｎ電極
１１２ 側壁
１１３ 頂面
１００ メサ型フォトダイオード
２００ メサ型フォトダイオード
４１ 高抵抗型ＩｎＰ基板（半導体基板）
４００ メサ型フォトダイオード
４１１ ｎ電極
４１２ 段差配線電極
５１ ｎ型ＩｎＰ基板（半導体基板）
５２ ｎ型半導体バッファ層（バッファ層）
５３ ノンドープＩｎＡｌＡｓ増倍層（増倍層）
５４ ｐ型ＩｎＡｌＡｓ電界緩和層（電界緩和層）
５５ ｐ型ＩｎＰエッチング停止層（エッチング停止層）
５６ ｐ−型ＩｎＧａＡｓ光吸収層（光吸収層）
５７ ｐ型ＩｎＧａＡｓキャップ層（キャップ層）
５８ ｐ＋型ＩｎＧａＡｓコンタクト層（コンタクト層）
５９ 受光領域メサ（メサ）
５００ メサ型フォトダイオード
５１０ ノンドープＩｎＰ層（半導体層）
５１１ 表面保護膜
５１２ ｐ電極
５１３ ｎ電極
５１４ ＡＲコート
５１５ 第２のメサ
５１６ 側壁
５１７ 頂面
６００ メサ型フォトダイオード
８００ メサ型フォトダイオード
θ１ 傾斜角度
θ２ 傾斜角度
θ３ 傾斜角度

Claims (10)

  1. 半導体基板上に、第１導電型の半導体からなるバッファ層と、第１導電型、第２導電型ないしノンドープの半導体からなるエッチング停止層と、第１導電型、第２導電型、ないしノンドープの半導体からなる光吸収層と、２層の第２導電型の半導体層と、がこの順に積層成長されることによって構成された積層構造を有し、
    前記２層の第２導電型の半導体層及び前記光吸収層がメサを構成し、
    前記メサの側壁は、当該メサの裾が広がる方向に傾斜する斜面であり、
    前記メサの少なくとも前記側壁は、その上に成長された第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層により被覆され、
    前記メサの下端部における前記斜面の傾斜角度よりも、前記メサの上端部における前記斜面の傾斜角度の方が小さいことを特徴とするメサ型フォトダイオード。
  2. 前記エッチング停止層は、第１導電型ないしノンドープであることを特徴とする請求項１に記載のメサ型フォトダイオード。
  3. 前記積層構造は、更に、前記バッファ層上に積層成長された第１導電型ないしノンドープの半導体からなる増倍層と、前記増倍層上に積層成長された第２導電型の半導体からなる電界緩和層と、を更に有し、
    前記電界緩和層上の前記エッチング停止層、並びに、前記光吸収層は、それぞれ第２導電型であり、
    当該メサ型フォトダイオードはメサ型アバランシェフォトダイオードであることを特徴とする請求項１に記載のメサ型フォトダイオード。
  4. 前記斜面の傾斜角度は、前記メサの下端から上端に向けて徐々に小さくなっていることを特徴とする請求項１乃至３の何れか一項に記載のメサ型フォトダイオード。
  5. 前記斜面の傾斜角度は、前記メサの下端から上端に向けて段階的に小さくなっていることを特徴とする請求項４に記載のメサ型フォトダイオード。
  6. 前記斜面の傾斜角度は、前記メサの下端から上端に向けて連続的に小さくなっていることを特徴とする請求項４に記載のメサ型フォトダイオード。
  7. 半導体基板上に、第１導電型の半導体からなるバッファ層と、第１導電型、第２導電型ないしノンドープの半導体からなるエッチング停止層と、第１導電型、第２導電型、ないしノンドープの半導体からなる光吸収層と、２層の第２導電型の半導体層と、をこの順に積層成長させることによって積層構造を形成する第１工程と、
    前記２層の第２導電型の半導体層及び前記光吸収層をメサに加工する第２工程と、
    前記メサの少なくとも側壁を、その上に成長させた第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層により被覆する第３工程と、
    を備え、
    前記第２工程では、前記メサの側壁を、当該メサの裾が広がる方向に傾斜する斜面に形成するとともに、前記メサの下端部における前記斜面の傾斜角度よりも前記メサの上端部における前記斜面の傾斜角度を小さくすることを特徴とするメサ型フォトダイオードの製造方法。
  8. 前記第３工程では、前記メサの前記側壁上及び頂面上に前記半導体層を成長させ、
    前記第３工程の後で、前記メサの前記頂面上に電極を形成し、その後、当該半導体層を少なくとも前記側壁上に残留させることを特徴とする請求項７に記載のメサ型フォトダイオードの製造方法。
  9. 前記第１工程では、第１導電型ないしノンドープの前記エッチング停止層を成長させることを特徴とする請求項７又は８に記載のメサ型フォトダイオードの製造方法。
  10. 前記第１工程では、前記バッファ層上に第１導電型ないしノンドープの半導体からなる増倍層を、前記増倍層上に第２導電型の半導体からなる電界緩和層を、前記電界緩和層上に第２導電型の前記エッチング停止層を、前記エッチング停止層上に第２導電型の前記光吸収層を、この順に積層成長し、
    メサ型アバランシェフォトダイオードを製造することを特徴とする請求項７又は８に記載のメサ型フォトダイオードの製造方法。
JP2009133054A 2009-06-02 2009-06-02 メサ型フォトダイオード及びその製造方法 Active JP5335562B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009133054A JP5335562B2 (ja) 2009-06-02 2009-06-02 メサ型フォトダイオード及びその製造方法
US12/662,504 US8294234B2 (en) 2009-06-02 2010-04-20 Mesa photodiode and method for manufacturing the same
CN2010101942628A CN101944549B (zh) 2009-06-02 2010-05-28 台面型光电二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009133054A JP5335562B2 (ja) 2009-06-02 2009-06-02 メサ型フォトダイオード及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010283013A true JP2010283013A (ja) 2010-12-16
JP2010283013A5 JP2010283013A5 (ja) 2012-04-12
JP5335562B2 JP5335562B2 (ja) 2013-11-06

Family

ID=43219269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009133054A Active JP5335562B2 (ja) 2009-06-02 2009-06-02 メサ型フォトダイオード及びその製造方法

Country Status (3)

Country Link
US (1) US8294234B2 (ja)
JP (1) JP5335562B2 (ja)
CN (1) CN101944549B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509689B (zh) * 2013-02-06 2015-11-21 Univ Nat Central 介電質材料形成平台側壁的半導體製造方法及其半導體元件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035018A (ja) * 2009-07-30 2011-02-17 Renesas Electronics Corp 半導体受光素子
JP6220614B2 (ja) * 2013-09-20 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TWI715568B (zh) * 2015-04-22 2021-01-11 新世紀光電股份有限公司 發光二極體
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN105720130B (zh) * 2015-07-10 2018-01-30 中国科学院物理研究所 基于量子阱带间跃迁的光电探测器
CN105304748B (zh) * 2015-09-30 2017-10-03 厦门大学 双工作模式的4H‑SiC紫外光电探测器及其制备方法
CN107204383B (zh) * 2016-03-17 2020-02-21 联华电子股份有限公司 累崩型光检测器元件及其制作方法
CN105742396A (zh) * 2016-03-28 2016-07-06 电子科技大学 齐纳二极管辅助型光电导探测器
CN109192806A (zh) * 2018-08-30 2019-01-11 武汉电信器件有限公司 一种光电探测器及其制作方法
CN109285913B (zh) * 2018-11-14 2020-11-10 中国电子科技集团公司第四十四研究所 低表面漏电流台面型光电探测器及其制作方法
US10666353B1 (en) * 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality
CN109728120B (zh) * 2018-12-26 2022-08-09 中国电子科技集团公司第四十四研究所 一种高可靠nip结构台面型光电二极管及其制作方法
CN110444617A (zh) * 2019-08-30 2019-11-12 武汉敏芯半导体股份有限公司 一种基于InGaAs材料的光电探测器及其制造方法
CN110676340B (zh) * 2019-09-29 2021-05-04 中国电子科技集团公司第十三研究所 一种紫外探测器
CN114038950A (zh) * 2021-08-09 2022-02-11 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10112551A (ja) * 1996-10-07 1998-04-28 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
JP2003347577A (ja) * 2002-05-24 2003-12-05 Opnext Japan Inc 半導体受光装置およびその製造方法
JP2008066584A (ja) * 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1228662A (en) * 1984-04-10 1987-10-27 Paul P. Webb Double mesa avalanche photodetector
US5148267A (en) * 1989-09-08 1992-09-15 Hewlett-Packard Company Double heterostructure step recovery diode with internal drift field
JP4137568B2 (ja) 2002-09-25 2008-08-20 日本オプネクスト株式会社 受信器
US7148463B2 (en) * 2003-07-16 2006-12-12 Triquint Semiconductor, Inc. Increased responsivity photodetector
US9640703B2 (en) 2004-10-25 2017-05-02 Mitsubishi Electric Corporation Avalanche photodiode
US20080191240A1 (en) 2005-05-18 2008-08-14 Mitsubishi Electric Corporation Avalanche Photo Diode
CN101438418B (zh) 2006-04-28 2011-01-26 株式会社半导体能源研究所 光电转换元件和光电转换元件制造方法
JP2008066329A (ja) 2006-09-04 2008-03-21 Sumitomo Electric Ind Ltd ｐｉｎ型フォトダイオードを作製する方法
JP4985298B2 (ja) 2007-10-10 2012-07-25 三菱電機株式会社 アバランシェフォトダイオード
US7795064B2 (en) * 2007-11-14 2010-09-14 Jds Uniphase Corporation Front-illuminated avalanche photodiode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065201A (ja) * 1996-06-13 1998-03-06 Furukawa Electric Co Ltd:The 半導体導波路型受光素子とその製造方法
JPH10112551A (ja) * 1996-10-07 1998-04-28 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
JP2003347577A (ja) * 2002-05-24 2003-12-05 Opnext Japan Inc 半導体受光装置およびその製造方法
JP2008066584A (ja) * 2006-09-08 2008-03-21 Asahi Kasei Electronics Co Ltd 光センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509689B (zh) * 2013-02-06 2015-11-21 Univ Nat Central 介電質材料形成平台側壁的半導體製造方法及其半導體元件

Also Published As

Publication number Publication date
CN101944549B (zh) 2013-11-06
US20100301440A1 (en) 2010-12-02
JP5335562B2 (ja) 2013-11-06
CN101944549A (zh) 2011-01-12
US8294234B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
JP5335562B2 (ja) メサ型フォトダイオード及びその製造方法
US8471353B2 (en) Mesa photodiode and method for manufacturing the same
CN106972345B (zh) 形成半导体光学器件的方法及半导体光学器件
CN111989777B (zh) 用于制造具有二极管的矩阵的光电器件的方法
US7259439B2 (en) Semiconductor photodetector and its production method
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
US6800914B2 (en) Semiconductor photodetector device and manufacturing method thereof
JP2006066488A (ja) 半導体受光素子およびその製造方法
JPH0945954A (ja) 半導体素子，及び半導体素子の製造方法
JP5501814B2 (ja) アバランシェフォトダイオード
US7573060B2 (en) Optical semiconductor device having active layer of p-type quantum dot structure and its manufacture method
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2003023173A (ja) ｐｉｎ型受光素子
JP4173716B2 (ja) 導波路型フォトダイオードおよびその製造方法
KR100509355B1 (ko) 포토 다이오드의 구조 및 제조 방법
US7008805B2 (en) Optical device and method of manufacture thereof
JPS6248079A (ja) 半導体受光素子
KR100860187B1 (ko) 누설전류를 감소시키는 이중 헤테로 구조를 구비한 반도체광소자 및 그 제조방법
JP3055030B2 (ja) アバランシェ・フォトダイオードの製造方法
US20110024865A1 (en) Semiconductor light receiving device
JP2004179404A (ja) 半導体受光装置およびその製造方法
KR102227495B1 (ko) 레이저 다이오드 소자 및 이의 제조 방법
KR100283958B1 (ko) 레이저 다이오드 제작 방법
CN118117442A (zh) Vcsel器件的制作方法及vcsel器件
US20180083415A1 (en) Laser diode

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R150 Certificate of patent or registration of utility model

Ref document number: 5335562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350