CN114038950A - 一种外延层刻蚀方法及led芯片 - Google Patents

一种外延层刻蚀方法及led芯片 Download PDF

Info

Publication number
CN114038950A
CN114038950A CN202110910423.7A CN202110910423A CN114038950A CN 114038950 A CN114038950 A CN 114038950A CN 202110910423 A CN202110910423 A CN 202110910423A CN 114038950 A CN114038950 A CN 114038950A
Authority
CN
China
Prior art keywords
etching
epitaxial layer
layer
mask
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110910423.7A
Other languages
English (en)
Inventor
杨富可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202110910423.7A priority Critical patent/CN114038950A/zh
Publication of CN114038950A publication Critical patent/CN114038950A/zh
Priority to PCT/CN2022/110020 priority patent/WO2023016315A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及一种外延层刻蚀方法及LED芯片，在该外延层刻蚀方法中，对外延层的刻蚀会分初刻蚀与再刻蚀至少两个阶段进行，且初刻蚀所对应的初始倾斜侧面与再刻蚀对应的次生倾斜侧面的斜率不同，这样刻蚀得到的外延层侧壁可以提供至少两种倾斜角度不同的出光临界面，降低了外延层内部光线因全反射而无法射出的概率，提升了基于该外延层所制得的LED芯片的外量子效率。

Description

一种外延层刻蚀方法及LED芯片
技术领域
本申请涉及LED技术领域，尤其涉及一种外延层刻蚀方法及LED芯片。
背景技术
在LED芯片中，N型半导体层、P型半导体层分别向有源层注入电子、空穴，电子与空穴在有源层中复合从而激发出光，光子在从LED芯片的外延层射出时，若入射角大于全反射角(约24.5°)时，则会由于全反射而在外延层内部来回反射，直至最终衰减到零，这会导致LED芯片的出光效率不高。
因此，如何提升LED芯片的出光效率是目前亟待解决的技术问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种外延层刻蚀方法及LED芯片，旨在解决LED芯片因光线全反射而出光效率不高的问题。
本申请提供一种外延层刻蚀方法，包括：
提供一外延层，外延层包括第一半导体层、第二半导体层以及介于二者间的有源层；
自第二半导体层所在的一侧起对外延层进行初刻蚀，以在外延层中形成具有初始倾斜侧面的凸台；以及
沿着与初刻蚀相同的刻蚀方向对外延层进行至少一次再刻蚀，以在外延层中形成斜率与初始倾斜侧面的斜率不同的次生倾斜侧面。
上述外延层刻蚀方法中，对外延层的刻蚀会分初刻蚀与再刻蚀至少两个阶段进行，且初刻蚀所对应的初始倾斜侧面与再刻蚀对应的次生倾斜侧面的斜率不同，这样刻蚀得到的外延层侧壁可以提供至少两种倾斜角度不同的出光临界面，降低了外延层内部光线因全反射而无法射出的概率，提升了基于该外延层所制得的LED芯片的外量子效率。
可选地，再刻蚀包括：
在凸台上设置覆盖凸台的顶面与至少一部分侧面的掩膜；
在掩膜的掩护下刻蚀外延层，以在外延层中形成与初始倾斜侧面相连的次生倾斜侧面。
可选地，上述外延层刻蚀方法，还包括：
对再刻蚀完成后覆盖于凸台上之掩膜进行去除。
上述外延层刻蚀方法中，进行再刻蚀时会采用掩膜将初刻蚀得到的凸台的顶面与至少部分初始倾斜侧面包覆起来，以避免凸台的初始倾斜侧面在再刻蚀中被进一步刻蚀，进而达到凸台中初始倾斜侧面与次生倾斜侧面息率不同的效果。
可选地，在凸台上设置覆盖凸台的顶面与至少一部分侧面的掩膜包括：
在外延层被刻蚀一面上形成一掩膜层；
对掩膜层进行选择性刻蚀，以得到包覆凸台的顶面与侧面的掩膜。
可选地，在外延层被刻蚀一面上形成掩膜层包括：
去除前一次刻蚀所用的旧掩膜，在外延层被刻蚀一面上重新形成掩膜层；
或，
在保留前一次刻蚀所用的旧掩膜的基础上，于外延层被刻蚀一面设置掩膜层。
可选地，对掩膜层进行选择性刻蚀包括：
刻蚀去除掩膜层覆盖在刻蚀台面上的全部区域，以得到仅包覆凸台的顶面与侧面的掩膜，刻蚀台面为外延层中经刻蚀形成的台面。
上述外延层刻蚀方法中，因为掩膜仅仅覆盖在凸台的顶面与侧面，不会覆盖在外延层的刻蚀台面上，因此，可以使得最终刻蚀所得外延层中凸台的侧壁连续。
可选地，掩膜包括二氧化硅、光解胶中的任意一种。
去除凸台上的掩膜包括：
将带有掩膜的外延层置于目标反应溶液中，直至掩膜被去除，目标反应溶液与掩膜的反应速度大于其与外延层的反应速度。
上述外延层刻蚀方法中，在去除掩膜的时候，可以将外延层置于目标反应溶液中，目标反应溶液与掩膜的反应速度大于其与外延层的反应速度的特点，以化学手段去除掩膜，手段简单便捷，有利于提升生产效率。
可选地，若掩膜包括二氧化硅，则目标反应溶液为缓冲氧化物刻蚀液。
可选地，初刻蚀与再刻蚀的刻蚀深度之和大于第二半导体层与有源层的厚度之和，小于外延层的厚度。
可选地，初刻蚀对应区域的斜率大于再刻蚀对应区域的斜率。
可选地，再刻蚀的次数为1，初刻蚀的刻蚀深度与再刻蚀的刻蚀深度相等。
可选地，初刻蚀时，对外延层的纵向刻蚀速度大于对外延层的横向刻蚀速度。
可选地，再刻蚀时，对外延层的横向刻蚀速度大于对外延层的纵向刻蚀速度。
基于同样的发明构思，本申请还提供一种LED芯片，该LED芯片包括：
外延层；
与外延层中第一半导体层电连接的第一电极；以及
与外延层中第二半导体层电连接的第二电极；
其中，外延层通过上述任一项外延层刻蚀方法刻蚀得到。
上述LED芯片的外延层在被刻蚀时，会经历初刻蚀与再刻蚀至少两个阶段进行，且初刻蚀所对应的初始倾斜侧面与再刻蚀对应的次生倾斜侧面的斜率不同，这样刻蚀得到的外延层侧壁可以提供至少两种倾斜角度不同的出光临界面，降低了外延层内部光线因全反射而无法射出的概率，提升了LED芯片的出光效率。
附图说明
图1为本申请示出的相关技术中刻蚀外延层的一种制程状态变化示意图；
图2为本申请示出的相关技术蚀刻所得外延层中光子从侧壁逃逸的一种模型示意图；
图3为本申请一可选实施例中提供的外延层刻蚀方法的一种流程示意图；
图4为本申请一可选实施例中提供的外延层刻蚀方法的一种制程状态变化示意图；
图5a为本申请一可选实施例中提供的刻蚀外延层一侧区域的示意图；
图5b为本申请一可选实施例中提供的刻蚀外延层中间区域的示意图；
图6为按照本申请所提供的蚀刻方法蚀刻所得外延层中光子从侧壁逃逸的一种模型示意图；
图7为本申请一可选实施例中提供的外延层刻蚀方法的另一种流程示意图；
图8为本申请一可选实施例中提供的外延层刻蚀方法的另一种制程状态变化示意图；
图9为本申请一可选实施例中提供的设置掩膜的一种流程示意图；
图10为本申请一可选实施例中提供的设置掩膜的一种制程状态变化示意图；
图11为本申请另一可选实施例中提供的外延层刻蚀方法的一种流程示意图；
图12为本申请另一可选实施例中提供的外延层刻蚀方法的一种制程状态变化示意图；
图13为本申请又一可选实施例中提供的LED芯片的一种结构示意图。
附图标记说明：
101-外延层；102-掩膜；103-电极设置区；40-外延层；400-凸台；400a-初始倾斜侧面；400b-次生倾斜侧面；401-刻蚀台面；41-第一半导体层；42-有源层；43-第二半导体层；50-掩膜层；500-掩膜；110-外延层；111-初刻蚀掩膜；112-凸台；113-刻蚀台面；114-掩膜层；115-再刻蚀掩膜；12-LED芯片；130-外延层；131-第一半导体层；132-有源层；133-第二半导体层；134-第一电极；135-第二电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
在制备LED芯片时，通常情况下需要对外延层进行刻蚀才能使得电极设置区外露，请参见图1示出的相关技术中刻蚀外延层的一种制程状态变化示意图：首先，提供一外延层101，如图1的(a)所示。然后在外延层101上表面的部分区域中设置掩膜102，如图1的(b)，随后在掩膜102的掩护下自上而下对外延层101进行刻蚀，直至被覆盖的电极设置区103外露，请参见图1的(c)。
不过，外延层101中的光线在从有源层向外射出时，容易因为遭遇全反射而无法射出，请参见图2示出的该外延层中光子从外延层101侧壁逃逸的模型示意图，因为光子被外延层101的内部反射后，其能量将会逐渐被外延材料吸收，进而使得基于该外延层101的LED芯片出光效率不高。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本申请一可选实施例：
本申请首先提供一种外延层刻蚀方法，请参见图3示出的该外延层刻蚀方法的流程示意图，以及图4示出的刻蚀外延层的制程状态变化示意图：
S302：提供一外延层。
如图4的(a)所示，外延层40包括第一半导体层41、有源层42以及第二半导体层43，有源层42介于第一半导体层41与第二半导体层43之间。第一半导体层41与第二半导体层43中的一个为N型掺杂的半导体层，另一个为P型掺杂的半导体层，其中，N型掺杂的掺杂源包括但不限于硅源、硼源与锗源中的任意一种；以硅源为例，可以选用SiH4(甲硅烷)、Si2H6(乙硅烷)等作为掺杂源。P型掺杂的掺杂源包括但不限于镁源、锌源中的至少一种，例如以镁源作为掺杂源时，可以选用Cp2Mg(二茂镁)。应当明白的是，外延层40并不仅限于第一半导体层41、有源层42与第二半导体层43三层，在其他一些示例中，外延层40中还可以包括缓冲层、本征层、电子阻挡层、欧姆接触层等层结构中的至少一种。
S304：自第二半导体层所在的一侧起对外延层进行初刻蚀，以在外延层中形成具有初始倾斜侧面的凸台。
在图4的(b)当中，会开始对外延层40进行刻蚀，刻蚀的方向为自第二半导体层43起向着第一半导体层41的方向，因为在图4的(a)中，第一半导体层41在下，第二半导体层43在上，所以，实际上就是自上而下对外延层40进行刻蚀。
应当理解的是，对外延层40进行刻蚀主要是为了让被有源层42与第二半导体层43掩盖的第一半导体层41外露部分区域以设置电极。在外延层40中，遭到刻蚀的区域的顶面会“下沉”，或者说会形成新的台面，因为该新的台面是经过刻蚀形成的，所以本实施例中将外延层40中经刻蚀形成的新的台面称为刻蚀台面；没有遭到刻蚀的区域相对于被刻蚀的区域就会形成相对的“凸起”，由于该凸起的顶部是平坦的，所以本实施例中将外延层40中的凸起称为凸台。例如，在图4的(b)当中，经过刻蚀就会形成凸台400与刻蚀台面401。
在一些示例中，外延层40中被刻蚀的是其某一侧区域的，例如，在图5a中被刻蚀的是外延层40的右侧区域，因此凸台400就位于外延层40的左侧；在其他一些示例中，被刻蚀的也可以是外延层40的左侧区域、前侧区域、后侧区域、左前侧区域、右前侧区域等几个中的任意一个。另一些示例中，外延层40被刻蚀的是其边缘区域，例如，在图5b当中，被刻蚀的是外延层40的边缘区域，因此，凸台400位于外延层40的中间。还有一些示例中，被刻蚀的甚至可以是外延层40的中间区域，而凸台则在外延层40的边缘区域围合呈一个封闭的圈。
从图5a与图5b中可以看出，凸台400的至少一部分侧面是经过刻蚀才外露的，而且，通常情况下经过刻蚀外露的侧面不会垂直于外延层40的底面，即凸台400的至少一部分侧面为倾斜侧面，其具有一定的斜率。
在本实施例中，对外延层40的刻蚀会分至少两次进行，为了便于介绍时对这些刻蚀过程进行区分，这里将形成凸台400的刻蚀，也即对外延层40的初次刻蚀记为“初刻蚀”，将初刻蚀之后对外延层40进行的一次或多次刻蚀记为“再刻蚀”。可以理解的是，从初刻蚀凸台400形成之后，后续每一次再刻蚀都会使得刻蚀台面401继续下沉，刻蚀台面401距离外延层40顶部的距离就是当前的刻蚀深度，也是凸台400当前的高度，所以，每一次再刻蚀都会使凸台400增高。在凸台400增高的同时，凸台400的侧面面积也在不断增大，为了便于介绍，这里将凸台400侧面中与初刻蚀对应的区域，也即凸台400中经初刻蚀所形成的倾斜侧面称为“初始倾斜侧面”，请参见图4(b)中的初始倾斜侧面400a。
在本实施例的一些示例中对外延层40刻蚀的目的是为了使得第一半导体层41对应的电极设置区外露，为了达到该目的，对外延层40的总刻蚀深度必须小于外延层40的整体厚度，同时也应该大于第二半导体层43与有源层42的厚度之和。但因为本实施例中将对外延层40的刻蚀分为了一次初刻蚀以及至少一次再刻蚀，所以，该总刻蚀深度应该是初刻蚀的刻蚀深度与各次再刻蚀的刻蚀深度之和，故，在这些示例中初刻蚀的刻蚀深度必然要小于总刻蚀深度。
S306：沿着与初刻蚀相同的刻蚀方向对外延层进行至少一次再刻蚀，以在外延层中形成斜率与初始倾斜侧面的斜率不同的次生倾斜侧面。
在本实施例中，再刻蚀的刻蚀方向与初刻蚀的刻蚀方向相同。再刻蚀让凸台400增高，使凸台400的倾斜侧面的面积变大，在本实施例中，将凸台400侧面中与再刻蚀对应的区域，也即凸台400中经再刻蚀所形成的倾斜侧面称为“次生倾斜侧面”，次生倾斜侧面400b与初始倾斜侧面400a的斜率不同，且初始倾斜侧面400a相较于次生倾斜侧面400b会更靠近凸台400的顶面，请参见图4中的(c)所示。这样，凸台400就具有至少两种斜率不同的侧面，当光线从外延层40内部射向外部时，因遭遇全反射而无法设置的概率就会降低，请参见图6示出的外延层40中光子从外延层40侧壁逃逸的模型示意图，和图2示出的模型示意图相比可知，具有外延层40至少两种斜率不同的侧面的外延层40可以使得内部更多光子从其侧壁逃逸到外部，提升了外量子效率。
在本实施例中，初刻蚀在凸台400侧面对应的区域同刻蚀台面401之间的夹角为锐角，同时，再刻蚀在凸台400侧面对应的区域同刻蚀台面401之间的夹角也为锐角。一些示例中，凸台400的侧面中初刻蚀对应区域的斜率大于再刻蚀对应区域的斜率，请继续参见图4中的(c)。
周知的，斜率与倾斜角的正切值相关。本申请中，倾斜角表示刻蚀后的倾斜侧面与刻蚀台面401之间的夹角，且该倾斜角为锐角，也即是该倾斜角的取值范围可示例性地在0-90°之间，且不包括端值。
下面结合图7示出的流程示意图以及图8示出的制程状态变化示意图对外延层刻蚀方法的细节做进一步介绍：
S702：自第二半导体层所在一侧对外延层进行初刻蚀，以在外延层中形成具有初始倾斜侧面的凸台。
请参见图8的(a)与(b)，外延层40包括第一半导体层、第二半导体层以及设于二者间的有源层，初刻蚀是自第二半导体层所在一侧对外延层40进行刻蚀，在本实施例中，初刻蚀时，对外延层40的纵向刻蚀速度大于对外延层40的横向刻蚀速度，这样可以让初刻蚀所形成的初始倾斜侧面具有较大的斜率。以ICP刻蚀(等离子体电浆刻蚀)为例，可例如通过控制ICP功率、压力、刻蚀气体流量、刻蚀时间等获得上述不同刻蚀速度。
S704：在凸台上设置覆盖凸台的顶面与至少一部分初始倾斜侧面的掩膜。
初刻蚀形成凸台400以后，可以在凸台400上设置掩膜500，掩膜500至少应该包覆凸台400的顶面，并同时覆盖在凸台400侧面的至少一部分区域上，以保证在再刻蚀过程中凸台400的顶面与被包覆的侧面不会遭到进一步刻蚀。请参见图8的(c)，掩膜500同时包覆凸台400的顶面与侧面，以避免凸台400的顶面与侧面被进一步刻蚀。
在本实施例中，对外延层40的刻蚀工艺包括湿法刻蚀、干法刻蚀中的任意一种，因此，掩膜500必然具有在干法刻蚀或湿法刻蚀过程中不受损的性质，在本实施例的一些示例中，掩膜500可以为热挥发材质，例如为正性光解胶或负性光解胶。另一些示例中，掩膜500中可以包括SiO2(二氧化硅)，因为SiO2的性质稳定，可以保证其在面临通常的刻蚀手段时不会受到影响，掩膜500还可以为SiNx，还可以为Al2O3。
一些示例中，在凸台400上设置掩膜500的时候，可以参考图9示出的流程示意图以及图10示出的制程状态变化示意图进行：
S902：在外延层被刻蚀一面上形成掩膜层。
在图8当中，外延层40遭到刻蚀的一面是其上表面，因此，如图10的(a)所示，设置掩膜层50的时候，可以通过旋涂、涂覆等工艺直接设置覆盖外延层40上表面所有区域的掩膜层50，此时，掩膜层50不仅包覆凸台400的顶面与侧面，同时也覆盖了刻蚀台面401。
S904：对掩膜层进行选择性刻蚀，以得到包覆凸台的顶面与侧面的掩膜。
随后，可以对掩膜层50进行选择性刻蚀，以去除部分区域中的掩膜层50，然后由剩余区域的掩膜层50形成掩膜500，可以理解的是，需要去除的掩膜层50包括刻蚀台面401上至少部分掩膜层50。在一些示例中，如图8中的(c)所示，会去除覆盖刻蚀台面401的全部掩膜层50，仅保留包覆凸台400顶面与侧面上的掩膜层50；另一些示例中，不会将刻蚀台面401上的全部按摩层50均去除，这样最终形成的掩膜500就将如图10中的(b)所示，掩膜500不仅包覆凸台400的顶面与侧面，同时还有部分覆盖在刻蚀台面401上；还有一些示例中，不仅会去除覆盖刻蚀台面401的全部掩膜层50，还会去除覆盖在凸台400侧面且靠近刻蚀台面401的部分掩膜层50。
可以理解的是，掩膜500对外延层40的遮挡情况不同，外延层40经历刻蚀后的形态也会有所不同，以一次再刻蚀为例进行说明：
如果掩膜500刚好包覆凸台400的顶面与初始倾斜侧面，则次生倾斜侧面将与初始倾斜侧面相连，如图8所示；如果掩膜500不仅包覆凸台400的顶面与初始倾斜侧面，同时还覆盖了刻蚀台面401的部分区域，则次生倾斜侧面与初始倾斜侧面之间将间隔一段水平的台面；如果掩膜500仅覆盖凸台400的顶面与部分初始倾斜侧面，则刻蚀结束后所得凸台400的形态与刻蚀速度、刻蚀时间等刻蚀参数有关，如果刻蚀时间较短、刻蚀速度较小，则再刻蚀所对应的次生倾斜侧面中可能会分为两个区域，两个区域的斜率不同；但如果刻蚀时间较长、刻蚀速度较大，则再刻蚀对应的次生倾斜侧面将只有一种斜率。
根据前述介绍可知，掩膜层50可以是光解胶层，也可以是SiO2层，如果掩膜层50是光解胶层，则可以透过光刻掩膜版对掩膜层50上的部分区域进行曝光，然后显影去除部分区域，具体地，若光解胶层由正性光解胶形成，则可以透过光刻掩膜版对光解胶层中需要被去除的区域进行曝光，然后显影去除这部分区域中的光解胶；若光解胶层由负性光解胶形成，则可以透过光刻掩膜版对光解胶层中需要保留区域进行曝光，然后显影去除剩余区域中的光解胶。如果掩膜层50是SiO2层，则可以利用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)溶液选择性地去除SiO2层中需要被去除的区域，形成掩膜500。
S706：在掩膜的掩护下沿着与初刻蚀相同的刻蚀方向继续刻蚀外延层，以在外延层中形成次生倾斜侧面。
在掩膜500设置完成以后，可以在掩膜500的掩护下对外延层40继续进行刻蚀，使得凸台400增高并同时形成次生倾斜侧面400b，请参见图8的(d)。本实施例中，再刻蚀时对外延层40的横向刻蚀速度大于对外延层40的纵向刻蚀速度，这样可以获取到斜率相对较小的次生倾斜侧面，进而使得次生倾斜侧面的斜率小于初始倾斜侧面的斜率。
本实施例中S704至S706属于再刻蚀的过程，所以，S704至S706的过程可以执行n次，n的取值大于等于1。在本实施例的一些示例中，无论n取值为多少，对外延层40所执行的n+1次刻蚀的刻蚀深度都相同，如果总的刻蚀深度为D，则每次刻蚀的刻蚀深度就是D/(n+1)；另一些示例中，每次刻蚀的刻蚀深度不完全相等，甚至n+1次刻蚀中每次刻蚀的刻蚀深度都不同。在本实施例的一些示例中，再刻蚀仅执行一次，也即对外延层40的刻蚀只有一次初刻蚀以及一次再刻蚀，一种示例中，初刻蚀的刻蚀深度与再刻蚀的刻蚀深度相等，因此，初刻蚀的刻蚀深度为总刻蚀深度的一半，例如，如果外延层40需要被刻蚀1.5um才能使得第一半导体层41上的电极设置区外露，则初刻蚀的刻蚀深度可以为0.75um，再刻蚀的刻蚀深度也为0.75um。
在本实施例的一些示例中，无论n取值为多少，对外延层40所执行的n+1次刻蚀在凸台400侧面对应区域的斜率都完全不同，例如，如果对外延层40执行了4次刻蚀，则在凸台400侧面上就有4种不同斜率不同的区域。一些示例中，n+1次刻蚀在凸台400侧面对应区域的斜率可以逐渐减小，也即凸台400的侧面自上而下越来越平坦。
一些示例中，当再刻蚀的次数超过1次，例如为2次时，所获得之两个次生倾斜侧面的斜率与初始倾斜侧面的斜率之间的数值依序递增，对应至相应取值范围下的夹角，也是依序递增；且本实施例中，各斜率之间可构成等差数列，或各夹角之间亦可构成等差数列。示例性地，以2次再刻蚀为例，将2次再刻蚀分别记为第一再刻蚀和第二再刻蚀；且两次刻蚀后得到的次生倾斜侧面的斜率分别为第一斜率和第二斜率。结合初刻蚀获得的初始倾斜侧面和初始斜率，可以明确的是：本具体实施例中，第一再刻蚀是在初刻蚀后进行，第二再刻蚀是在第一再刻蚀后进行。初始斜率、第一斜率、第二斜率三者之间构成等差数列，且初始斜率、第一斜率、第二斜率依序递增。同理，前述示例可适用至夹角。
应当理解，当各斜率之间构成等差数列时，并不代表对应的夹角之间亦构成等差数列；反之亦然。
上述使各斜率或各夹角之间构成等差数列，相比于各斜率或各夹角无序设置而言，可增加外延层表面的刻蚀均匀性，且更利于光线取出，降低光线在外延层中发生全反射的概率。
可以理解的是，相邻两次刻蚀在凸台400侧面对应区域的斜率应该不同，否则因为这两次刻蚀在凸台400侧面对应的区域是相邻的，这两个区域会直接构成一个没有中间分界线的大区域，无法达到降低光线全反射的目的。
在一个实施例中，上述刻蚀方法还可以包括，步骤S708：对再刻蚀完成后覆盖于凸台上之掩膜进行去除。
在对外延层40进行至少一次再刻蚀之后，对外延层40的刻蚀基本完成，此时只需要去除覆盖在凸台400上的掩膜500即可得到刻蚀完成的外延层40，如图8中的(e)。在本实施例中，去除掩膜500时，可以直接将刻蚀完成的外延层40整体置于目标化学溶液中，该目标化学溶液与外延层40的反应速度远小于其与掩膜500的反应速度，甚至在一些示例中，目标化学溶液与外延层40完全不会发生反应，所以，在本实施例中，可以根据外延层与掩膜的材质选择对应的目标化学溶液，例如，在一种示例中，外延层为GaN(氮化镓)材质，而掩膜500为SiO2，则可以选择BOE作为目标化学溶液。
可以理解的是，如果对外延层40的再刻蚀不只一次，那么此时需要去除的掩膜500应该是最后一次再刻蚀所用的掩膜，而非初次再刻蚀时所设置的掩膜。但应当说明的是，最后一次再刻蚀所用的掩膜也并不一定全部都是在最后一次再刻蚀过程中设置的，例如，一些示例中，最后一次再刻蚀所用的掩膜的全部区域都是在最后一次再刻蚀过程中设置的，另一些示例中，最后一次再刻蚀所用的掩膜中有部分区域是在最后一次再刻蚀过程中设置的，另一部分则是在之前的刻蚀过程中设置的。
假定n的取值大于1，即对外延层40的再刻蚀多于一次，那么在再刻蚀阶段中，进行新一次刻蚀之前都可以先去除上一次刻蚀所用的旧掩膜，然后重新设置新的掩膜，新的掩膜通常会包覆凸台400的顶面与侧面，一些示例中，新的掩膜可以将上一次刻蚀在凸台400侧面对应区域的一部分区域外露出来：
例如，如果当前需要进行第一次再刻蚀，则可以先去除初刻蚀所用的旧掩膜(初刻蚀所用的掩膜通常仅仅覆盖在外延层40顶面的部分区域)，然后重新设置新的掩膜，新的掩膜至少应该包覆凸台400的顶面、初刻蚀在凸台400侧面对应的区域(即初始倾斜侧面)，另外还应该包覆第一次再刻蚀在凸台400侧面对应区域(即次生倾斜侧面)的至少一部分。如果当前需要进行第二次再刻蚀，则可以先去除第一次再刻蚀所用的旧掩膜，然后重新设置新的掩膜，新的掩膜至少应该包覆凸台400的顶面、初始倾斜侧面，另外还应该包覆第一次再刻蚀在凸台400侧面对应区域的至少一部分。如果当前需要进行第五次再刻蚀，则可以先去除第四次再刻蚀所用的旧掩膜，然后重新设置新的掩膜，新的掩膜至少应该包覆凸台400的顶面、初刻蚀、第一至第三次再刻蚀在凸台400侧面对应的区域，另外还应该包覆第四次再刻蚀在凸台400侧面对应区域的至少一部分。可以理解的是，在这些示例中，每次去除旧掩膜的时候也可以采用将外延层40置于目标化学溶液中的方式。另外，因为前面各次刻蚀所用的旧掩膜已经陆续除去，所以，完成所有的再刻蚀之后，需要去除的就只有最后一次再刻蚀所设置的掩膜。
还有一些示例中，n的取值同样大于1，但在再刻蚀阶段中，每次刻蚀结束后，进行新一次刻蚀之前可以不用去除上一次刻蚀所用的旧掩膜，而是直接在旧掩膜的基础上设置新一次刻蚀所需要的掩膜，例如，在执行第四次再刻蚀之前，可以先在第三次再刻蚀所用旧掩膜的基础上形成掩膜层，然后再对掩膜层进行选择性刻蚀以形成新的掩膜，新的掩膜同样是包覆凸台400的顶面，并同时覆盖在凸台400侧面的至少一部分区域上。在执行第三次再刻蚀之前，可以先在第二次再刻蚀所用旧掩膜的基础上形成掩膜层，然后选择性刻蚀形成掩膜。
本实施例提供的外延层刻蚀方法，将对外延层的刻蚀分为至少两次执行，每次刻蚀在外延层凸台侧面对应的区域都有至少一部分被固化下来，不会在后续刻蚀过程中遭到进一步刻蚀，而且至少两次刻蚀在凸台侧面对应区域的斜率不完全相同，这样可以使得凸台侧面向内部光线提供多种出光临界面，降低内部光线遭遇全反射的概率，提升了基于该外延层的LED芯片的出光效率。
本申请另一可选实施例：
本实施例将结合示例对前述外延层刻蚀方法的细节进行阐述，请参见图11示出的流程图以及图12示出的一种制程状态变化示意图：
S1102：提供一外延层。
图12的(a)中示出了拟将内刻蚀的外延层110，虽然图12中并未具体示出，但在本实施例中外延层110包括N型半导体层、有源层以及P型半导体层，且三者自下而上设置。除此以外，外延层110中还可以包括缓冲层、应力阻挡层等。
S1104：在外延层拟将被刻蚀的一面设置初刻蚀掩膜。
可以理解的是，对外延层110进行初刻蚀前也需要在其即将被刻蚀的一面，也即图12中外延层110的上表面的一部分区域中设置掩膜，该掩膜用于在初刻蚀阶段保护外延层110中的部分区域不遭刻蚀，所以这里将其称为“初刻蚀掩膜”。如果将外延层110上表面左侧的区域确定为P电极的设置区，则初刻蚀之前会在该区域中设置初刻蚀掩膜111；如图12中的(b)所示，如果将外延层110上表面的中间区域确定为P电极的设置区，则初刻蚀掩膜111就会设置在外延层110上表面的中间区域。
本实施例中，初刻蚀掩膜111以及后续在再刻蚀阶段所用的掩膜均为SiO2材质。
S1106：在初刻蚀掩膜的掩护下对外延层进行初刻蚀。
初刻蚀掩膜111设置完成以后，可以在初刻蚀掩膜111的保护下对外延层110进行刻蚀，从而形成凸台112与刻蚀台面113，凸台112具有初始倾斜侧面，凸台112的顶面全部被初刻蚀掩膜111覆盖，如图12中的(c)所示。在本实施例中，初刻蚀时，对外延层110的纵向刻蚀速度大于对其的横向刻蚀速度。
S1108：去除上一次刻蚀所用的旧掩膜，并在外延层遭刻蚀的一面设置掩膜层。
在本实施例中，进行新一次的刻蚀前都会先去除上一次刻蚀所用的旧掩膜，然后重新设置新掩膜，所以，在图12的(d)中，可以通过将外延层110置于BOE溶液中的方式去除旧掩膜。去除旧掩膜之后，可以重新设置新一次刻蚀所用的掩膜，在图12的(e)中设置了SiO2层作为掩膜层114。
S1110：对掩膜层进行选择性刻蚀以形成仅包覆凸台顶面与侧面的再刻蚀掩膜。
设置掩膜层114之后，可以对掩膜层114进行选择性刻蚀以形成再刻蚀掩膜115，在本实施例中，请参见图12的(f)，再刻蚀掩膜115同时包覆凸台112的顶面与侧面，而且再刻蚀掩膜115也仅包覆凸台112的顶面与侧面，不会覆盖刻蚀台面113。在本实施例的其他一些示例中，再刻蚀掩膜115不会覆盖凸台112侧面的全部区域，凸台112侧面下部，即靠近刻蚀台面113的区域可以外露于再刻蚀掩膜115，在这些示例中，通过控制再刻蚀的刻蚀速率、刻蚀时间等可以使得一次刻蚀为凸台112提供两种斜率不同的侧面。
S1112：在再刻蚀掩膜的掩护下刻蚀外延层，使凸台增高。
请参见图12的(g)，再刻蚀掩膜115设置完成以后，可以在再刻蚀掩膜的掩护下刻蚀外延层110，使凸台112增高以及形成次生倾斜侧面。再刻蚀对外延层110的横向刻蚀速度大于对外延层110的纵向刻蚀速度。在本实施例中，每次刻蚀的刻蚀深度相同，同时每次刻蚀在凸台侧面112上对应的区域的斜率都不相同。
可以理解的是，若再刻蚀掩膜115不覆盖凸台112侧面的全部区域，而是让凸台112侧面下部靠近刻蚀台面113的区域外露于再刻蚀掩膜115，则具体地如果刻蚀时间较短、刻蚀速度较小，则该次再刻蚀可以为凸台112提供两种斜率不同的侧面；但如果刻蚀时间较长、刻蚀速度较大，则该次刻蚀只会为凸台112提供一种斜率不同的侧面，因为在刻蚀时间长和/或刻蚀速度大的情况下，凸台112侧面外露于再刻蚀掩膜115的区域，以及上一次刻蚀尚未刻蚀到的区域最终都会被刻蚀为斜率相同。
S1114：判断当前执行再刻蚀的次数是否达到N次。
若判断结果为否，则继续执行S1108，否则执行S1116。
S1116：去除凸台上的再刻蚀掩膜。
如果确定当前执行再刻蚀的次数已经达到预设的N次，则说明不需要继续执行再刻蚀，当前对外延层110的刻蚀已经结束，因此，可以直接去除凸台112上的再刻蚀掩膜115，请参见图12的(h)。
本实施例的其他一些示例中，每一次刻蚀(包括初刻蚀与再刻蚀)结束以后都可以先去除凸台112上的掩膜，然后再判断当前执行再刻蚀的次数是否已经达标，若未达标，则重新设置掩膜，然后继续执行刻蚀。
还有一些示例中，每一次刻蚀(包括初刻蚀与再刻蚀)结束后，可以先判断是否还需要执行下一次刻蚀，例如判断当前执行再刻蚀的次数是否已经达到预设的N次，若判断结果为否，则保留前一次刻蚀所用的旧掩膜，并在旧掩膜的基础上设置掩膜层，然后选择性刻蚀掩膜层形成新的掩膜。若判断结果为是，则去除凸台112上的掩膜。
本实施例提供的外延层刻蚀方法，对外延层进行初刻蚀在外延层中形成凸台之后，会再用掩膜将凸台的顶面与部分包覆起来，以避免前一次刻蚀得到的凸台在后续刻蚀中被进一步刻蚀，且凸台侧面中，初刻蚀与再刻蚀对应区域的斜率不同，这样刻蚀得到的外延层侧壁可以提供至少两种倾斜角度不同的出光临界面，降低了外延层内部光线因全反射而无法射出的概率，提升了LED芯片的出光效率。
本申请又一可选实施例：
本实施例提供一种外延层，该外延层是在生长完成以后，经历前述实施例中任意一种示例所提供的外延层刻蚀方法刻蚀的外延层。
另外，本实施例还提供一种LED芯片，请参见图13所示，该LED芯片13包括外延层130与电极，其中，外延层130中包括第一半导体层131、有源层132以及第二半导体层133，有源层132设置在第一半导体层131与第二半导体层133之间。在本实施例的一些示例中，第一半导体层131为N型半导体层，第二半导体层133为P型半导体层，在另外一些示例中，第一半导体层131为P型半导体层，第二半导体层133则为N型半导体层。在本实施例的一些示例中，外延层130中还包括缓冲层、电子阻挡层、欧姆接触层等层结构中的至少一种。
电极包括与外延层130中第一半导体层131电连接的第一电极134，以及与外延层130中第二半导体层133电连接的第二电极135。外延层130为经历过前述实施例中任意一种示例所提供的外延层刻蚀方法刻蚀的外延层，所以在外延层130中包括凸台1300，凸台1300的侧面具有至少两种不同的斜率。LED芯片13中外延层130经历刻蚀时的细节请参见前述实施例的介绍，这里不再赘述。
本实施例还提供一种电子设备，该电子设备中包括驱动基板以及多颗LED芯片13，LED芯片13的电极与驱动基板上的驱动电路电连接，该电子设备可以是诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal Digital Assistant，PDA)、便捷式媒体播放器(Portable Media Player，PMP)、导航装置、可穿戴设备、智能手环、计步器等移动终端，也可以是诸如数字TV、台式计算机等固定终端。
本实施例提供的外延层、LED芯片及电子设备，因为LED芯片的外延层在被刻蚀时，会经历初刻蚀与再刻蚀至少两个阶段进行，且后一次刻蚀是会采用掩膜将前一次刻蚀得到的凸台包覆起来，以避免前一次刻蚀得到的凸台在后续刻蚀中被进一步刻蚀，且凸台侧面中，初刻蚀与再刻蚀对应区域的斜率不同，这样刻蚀得到的外延层侧壁可以提供至少两种倾斜角度不同的出光临界面，降低了外延层内部光线因全反射而无法射出的概率，提升了LED芯片的出光效率。
应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (10)

1.一种外延层刻蚀方法，其特征在于，包括：
提供一外延层，所述外延层包括第一半导体层、第二半导体层以及介于二者间的有源层；
自所述第二半导体层所在一侧对所述外延层进行初刻蚀，以在所述外延层中形成具有初始倾斜侧面的凸台；以及
沿着与所述初刻蚀相同的刻蚀方向对所述外延层进行至少一次再刻蚀，以在所述外延层中形成斜率与所述初始倾斜侧面的斜率不同的次生倾斜侧面。
2.如权利要求1所述的外延层刻蚀方法，其特征在于，所述再刻蚀包括：
在所述凸台上设置覆盖所述凸台的顶面与至少一部分侧面的掩膜；
在所述掩膜的掩护下刻蚀所述外延层，以在所述外延层中形成所述次生倾斜侧面。
3.如权利要求2所述的外延层刻蚀方法，其特征在于，所述在所述凸台上设置覆盖所述凸台的顶面与至少一部分侧面的掩膜包括：
在所述外延层被刻蚀一面上形成一掩膜层；
对所述掩膜层进行选择性刻蚀，以得到包覆所述凸台的顶面与侧面的掩膜。
4.如权利要求3所述的外延层刻蚀方法，其特征在于，所述在所述外延层被刻蚀一面上形成掩膜层包括：
去除前一次刻蚀所用的旧掩膜，在所述外延层被刻蚀一面上重新形成所述掩膜层；
或，
在保留前一次刻蚀所用的旧掩膜的基础上，于所述外延层被刻蚀一面设置所述掩膜层。
5.如权利要求1所述的外延层刻蚀方法，其特征在于，所述初刻蚀与所述再刻蚀的刻蚀深度之和大于所述第二半导体层与所述有源层的厚度之和，小于所述外延层的厚度。
6.如权利要求1-5任一项所述的外延层刻蚀方法，其特征在于，所述初始倾斜侧面的斜率大于所述次生倾斜侧面的斜率。
7.如权利要求1-5任一项所述的外延层刻蚀方法，其特征在于，所述再刻蚀的次数为1，所述初刻蚀的刻蚀深度与所述再刻蚀的刻蚀深度相等。
8.如权利要求1-5任一项所述的外延层刻蚀方法，其特征在于，所述初刻蚀时，对所述外延层的纵向刻蚀速度大于对所述外延层的横向刻蚀速度。
9.如权利要求1-5任一项所述的外延层刻蚀方法，其特征在于，所述再刻蚀时，对所述外延层的横向刻蚀速度大于对所述外延层的纵向刻蚀速度。
10.一种LED芯片，其特征在于，包括：
外延层；
与所述外延层中第一半导体层电连接的第一电极；以及
与所述外延层中第二半导体层电连接的第二电极；
其中，所述外延层通过如权利要求1-9任一项所述外延层刻蚀方法刻蚀得到。
CN202110910423.7A 2021-08-09 2021-08-09 一种外延层刻蚀方法及led芯片 Pending CN114038950A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110910423.7A CN114038950A (zh) 2021-08-09 2021-08-09 一种外延层刻蚀方法及led芯片
PCT/CN2022/110020 WO2023016315A1 (zh) 2021-08-09 2022-08-03 一种外延层刻蚀方法及led芯片、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110910423.7A CN114038950A (zh) 2021-08-09 2021-08-09 一种外延层刻蚀方法及led芯片

Publications (1)

Publication Number Publication Date
CN114038950A true CN114038950A (zh) 2022-02-11

Family

ID=80134327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110910423.7A Pending CN114038950A (zh) 2021-08-09 2021-08-09 一种外延层刻蚀方法及led芯片

Country Status (2)

Country Link
CN (1) CN114038950A (zh)
WO (1) WO2023016315A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023016315A1 (zh) * 2021-08-09 2023-02-16 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822400A (zh) * 2004-12-31 2006-08-23 Lg电子有限公司 高输出发光二极管及其制造方法
JP2010073939A (ja) * 2008-09-19 2010-04-02 Sony Corp 半導体発光素子の製造方法
CN101944549A (zh) * 2009-06-02 2011-01-12 瑞萨电子株式会社 台面型光电二极管及其制造方法
CN102623587A (zh) * 2012-03-31 2012-08-01 华灿光电股份有限公司 Led芯片的制造方法
US20160126422A1 (en) * 2012-12-04 2016-05-05 Semicon Light Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
CN109192833A (zh) * 2018-08-22 2019-01-11 大连德豪光电科技有限公司 发光二极管芯片及其制备方法
CN110148659A (zh) * 2019-05-22 2019-08-20 福建兆元光电有限公司 半导体发光元件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449214B (zh) * 2011-10-27 2014-08-11 Huga Optotech Inc 半導體發光二極體結構
CN110010728B (zh) * 2019-03-25 2021-05-18 大连德豪光电科技有限公司 发光二极管芯片的制备方法
JP6902569B2 (ja) * 2019-04-17 2021-07-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN110021689A (zh) * 2019-04-28 2019-07-16 福建兆元光电有限公司 发光二极管及其制造方法
CN114038950A (zh) * 2021-08-09 2022-02-11 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822400A (zh) * 2004-12-31 2006-08-23 Lg电子有限公司 高输出发光二极管及其制造方法
JP2010073939A (ja) * 2008-09-19 2010-04-02 Sony Corp 半導体発光素子の製造方法
CN101944549A (zh) * 2009-06-02 2011-01-12 瑞萨电子株式会社 台面型光电二极管及其制造方法
CN102623587A (zh) * 2012-03-31 2012-08-01 华灿光电股份有限公司 Led芯片的制造方法
US20160126422A1 (en) * 2012-12-04 2016-05-05 Semicon Light Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
CN109192833A (zh) * 2018-08-22 2019-01-11 大连德豪光电科技有限公司 发光二极管芯片及其制备方法
CN110148659A (zh) * 2019-05-22 2019-08-20 福建兆元光电有限公司 半导体发光元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023016315A1 (zh) * 2021-08-09 2023-02-16 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片、电子设备

Also Published As

Publication number Publication date
WO2023016315A1 (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
CN109841641B (zh) 半导体装置与影像感测器集成芯片的形成方法
US9263650B2 (en) Epitaxial substrate, light-emitting diode, and methods for making the epitaxial substrate and the light-emitting diode
US7582532B2 (en) Method for fabricating semiconductor device
US7514312B2 (en) Method of manufacturing semiconductor device
WO2005065179A3 (en) Method of manufacturing a superjunction device
KR20200050333A (ko) 고성능 이미지 센서
US20140319561A1 (en) Semiconductor light emitting device with light transmissive roughened structure and method of manufacturing the same
CN111477550B (zh) 一种功率半导体器件及其制作方法
CN114038950A (zh) 一种外延层刻蚀方法及led芯片
JP2018147940A (ja) 受光素子の製造方法
CN110808318B (zh) 一种倒装高压发光二极管及其制作方法
US8487324B2 (en) Light-emitting diode and method for making the same
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
US10424610B2 (en) Capacitor, image sensor circuit and fabrication methods thereof
JP3521648B2 (ja) 半導体装置の製造方法
US11488961B2 (en) Semiconductor device
CN111048414B (zh) 一种沟槽刻蚀及侧壁粗化方法和发光二极管
CN209843739U (zh) 一种六面粗化的红外led芯片
US20140377899A1 (en) Light emitting diode chip manufacturing method
TWI845938B (zh) 溝槽式功率半導體裝置及其製造方法
CN115036271B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置
CN113437015B (zh) 半导体器件的制作方法
CN103579075A (zh) 利用等离子体控制特征尺寸的半导体结构及其制造方法
CN112993005B (zh) 具有平台结构的半导体元件及其制作方法
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220211

RJ01 Rejection of invention patent application after publication