JP2018147940A - 受光素子の製造方法 - Google Patents

受光素子の製造方法 Download PDF

Info

Publication number
JP2018147940A
JP2018147940A JP2017038793A JP2017038793A JP2018147940A JP 2018147940 A JP2018147940 A JP 2018147940A JP 2017038793 A JP2017038793 A JP 2017038793A JP 2017038793 A JP2017038793 A JP 2017038793A JP 2018147940 A JP2018147940 A JP 2018147940A
Authority
JP
Japan
Prior art keywords
layer
region
multiplication
insulating layer
mesa structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017038793A
Other languages
English (en)
Other versions
JP6879617B2 (ja
Inventor
新一 堂本
Shinichi Domoto
新一 堂本
匠 遠藤
Takumi Endo
匠 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2017038793A priority Critical patent/JP6879617B2/ja
Priority to US15/907,590 priority patent/US10580927B2/en
Publication of JP2018147940A publication Critical patent/JP2018147940A/ja
Application granted granted Critical
Publication of JP6879617B2 publication Critical patent/JP6879617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】メサの上面の荒れを抑制すること。【解決手段】半導体基板上にバッファ層１２を形成する工程と、バッファ層上に光吸収層１４を形成する工程と、光吸収層上に増倍層２０を形成する工程と、増倍層上にウィンドウ層２２を形成する工程と、ウィンドウ層上の第１の領域を覆う絶縁層２６を形成する工程と、絶縁層の開口から増倍層までの間を含む領域に不純物を導入する工程と、絶縁層の開口の領域を含むバッファ層、光吸収層、増倍層、およびウィンドウ層を除去し、増倍層の側面に不純物が導入された領域を有するメサ構造体を形成する工程と、を含む、受光素子の製造方法。【選択図】図１

Description

本発明は、受光素子の製造方法に関する。
受光素子として、ガードリングを設けたプレーナ型のアバランシェフォトダイオードや、メサ型のアバランシェフォトダイオードが知られている（例えば、特許文献１）。
特開平１１−３５４８２７号公報
メサ型の受光素子において、不純物を熱拡散させることでメサの外周部にガードリングを形成する場合、メサの上面に熱拡散によって生じた面荒れが残存することがある。メサの上面が荒れていると、入射光の散乱が生じたり、電界が均一にかかり難くなったりすることが生じる。
そこで、メサの上面の荒れを抑制することを目的とする。
本願発明は、半導体基板上に第１導電型の第１半導体層を形成する工程と、前記第１半導体層上に光吸収層を形成する工程と、前記光吸収層上に増倍層を形成する工程と、前記増倍層上に第２導電型の第２半導体層を形成する工程と、前記第２半導体層上の第１の領域を覆うマスク層を形成する工程と、前記マスク層の開口から前記増倍層までの間を含む領域に不純物を導入する工程と、前記マスク層の開口の領域を含む前記第１半導体層、前記光吸収層、前記増倍層、および前記第２半導体層を除去し、前記増倍層の側面に前記不純物が導入された領域を有するメサ構造体を形成する工程と、を含む、受光素子の製造方法である。
本願発明によれば、メサの上面が荒れることを抑制できる。
図１（ａ）から図１（ｃ）は、実施例１に係る受光素子の製造方法を示す断面図（その１）である。 図２（ａ）から図２（ｃ）は、実施例１に係る受光素子の製造方法を示す断面図（その２）である。 図３（ａ）及び図３（ｂ）は、実施例１に係る受光素子の製造方法を示す断面図（その３）である。 図４（ａ）及び図４（ｂ）は、図１（ｂ）における絶縁層と図１（ｃ）における絶縁層とを説明するための平面図である。 図５（ａ）は、実施例１におけるメサ構造体の断面図、図５（ｂ）は、増倍層での平面図である。 図６（ａ）から図６（ｃ）は、比較例１に係る受光素子の製造方法を示す断面図である。 図７（ａ）は、比較例１におけるメサ構造体の断面図、図７（ｂ）は、増倍層での平面図である。 図８（ａ）から図８（ｃ）は、実施例２に係る受光素子の製造方法を示す断面図である。 図９（ａ）は、実施例２におけるメサ構造体の断面図、図９（ｂ）は、増倍層での平面図である。 図１０（ａ）から図１０（ｃ）は、実施例３に係る受光素子の製造方法を示す断面図である。
［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。
本願発明は、半導体基板上に第１導電型の第１半導体層を形成する工程と、前記第１半導体層上に光吸収層を形成する工程と、前記光吸収層上に増倍層を形成する工程と、前記増倍層上に第２導電型の第２半導体層を形成する工程と、前記第２半導体層上の第１の領域を覆うマスク層を形成する工程と、前記マスク層の開口から前記増倍層までの間を含む領域に不純物を導入する工程と、前記マスク層の開口の領域を含む前記第１半導体層、前記光吸収層、前記増倍層、および前記第２半導体層を除去し、前記増倍層の側面に前記不純物が導入された領域を有するメサ構造体を形成する工程と、を含む、受光素子の製造方法である。これにより、メサ構造体の上面が荒れることを抑制できる。
前記不純物を導入する工程は、３．０×１０−３ｔｏｒｒ以下の亜鉛雰囲気において８０分以上行う条件の熱拡散によって行われてもよい。これによれば、メサ構造体の積層方向に交差する方向に不純物が熱拡散され易いため、増倍層の側面の不純物が導入された領域を大きく形成することができる。よって、メサ構造体のエッジ部分におけるエッジブレークダウンを効果的に抑制できる。
前記第１半導体層、前記光吸収層、前記増倍層、および前記第２半導体層を除去して前記メサ構造体を形成する工程は、前記マスク層をマスクとして利用したエッチング工程によって実施されてもよい。これにより、製造工程を簡略化できる。
［本願発明の実施形態の詳細］
本願発明の実施形態に係る受光素子の具体例を、以下に図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、本願発明の効果がある限りにおいて他の成分が含まれていてもよい。
図１（ａ）から図３（ｂ）は、実施例１に係る受光素子の製造方法を示す断面図である。図１（ａ）のように、ＩｎＰからなる半導体基板１０上にｎ型ＩｎＰの半導体層からなるバッファ層１２を形成する。バッファ層１２上にｎ型ＩｎＧａＡｓの半導体層からなる光吸収層１４を形成する。光吸収層１４上にｎ型ＩｎＧａＡｓＰの半導体層からなる衝撃緩和層１６を形成する。衝撃緩和層１６上にｎ型ＩｎＰの半導体層からなる電界降下層１８を形成する。電界降下層１８上にｎ型ＩｎＰの半導体層からなる増倍層２０を形成する。増倍層２０上にｐ型ＩｎＰの半導体層からなるウィンドウ層２２を形成する。ウィンドウ層２２上にｐ型ＩｎＧａＡｓの半導体層からなるコンタクト層２４を形成する。コンタクト層２４上に酸化シリコン（例えばＳｉＯ２）などの絶縁体からなる絶縁層２６を形成する。絶縁層２６上に略円形状のパターンを有するレジスト５０を形成する。なお、略円形状とは、完全な円形状の場合に限られずに、製造誤差程度のゆがみなどを有する場合を含むものである。
例えば、半導体基板１０の厚さは３５０μｍである。バッファ層１２の厚さは１．０μｍである。光吸収層１４の厚さは１．０μｍである。衝撃緩和層１６の厚さは０．０５μｍである。電界降下層１８の厚さは０．０５μｍである。増倍層２０の厚さは０．０５μｍである。ウィンドウ層２２の厚さは１．０μｍである。コンタクト層２４の厚さは０．３μｍである。絶縁層２６の厚さは０．６μｍ程度である。
図１（ｂ）のように、レジスト５０をマスクとして、絶縁層２６をエッチングにより除去する。レジスト５０を除去した後、絶縁層２６をマスクとして、コンタクト層２４をエッチングにより除去する。メサ構造体が形成される領域において、レジスト５０は略円形状のパターンを有することから、絶縁層２６及びコンタクト層２４は略円形状にパターン化される。
パターン化された絶縁層２６をマスクとして、ウィンドウ層２２にドープされているｐ型不純物を含む雰囲気中で熱処理（アニール処理）を施す。このアニール処理は、例えば温度が６００℃で且つガス圧が６．０×１０−３ｔｏｒｒの雰囲気において３０分行う。このアニール処理によって、絶縁層２６が形成されていない領域の下方においては、ウィンドウ層２２から増倍層２０側へｐ型不純物が拡散する。すなわち、絶縁層２６の開口からｐ型不純物が導入される。したがって、絶縁層２６が形成されていない領域の下方において、ウィンドウ層２２が増倍層２０側へ拡大する。また、ｐ型不純物の熱拡散は、半導体層の積層方向（以下縦方向と称す）だけでなく、積層方向に交差する方向（以下横方向と称す）にも進行する。このため、絶縁層２６のエッジ部分の下方においても、ウィンドウ層２２が増倍層２０側へ拡大する。これにより、絶縁層２６の開口の領域から増倍層２０までの間を含む領域にｐ型不純物が導入される。このアニール処理を行うことで、ウィンドウ層２２の上面に面荒れが発生する。なお、ｐ型不純物の熱拡散は、温度が６００℃で且つガス圧が５．０×１０−３ｔｏｒｒ以上且つ７．０×１０−３ｔｏｒｒ以下の雰囲気において２０分以上且つ４０分以下行う条件によって行われてもよい。ｐ型不純物として、例えばＺｎ、Ｃｄ、Ｍｇなどを用いることができる。
図１（ｃ）のように、絶縁層２６をエッチングにより除去した後、レジストをマスクにコンタクト層２４をエッチングする。これにより、メサ構造体が形成される領域におけるコンタクト層２４の大きさを小さくし、且つ、メサ構造体が形成されない領域におけるコンタクト層２４を除去する。その後、ウィンドウ層２２上にコンタクト層２４を覆う絶縁層２８を形成した後、メサ構造体が形成される領域に略円形状のパターンを有するレジストを用いて絶縁層２８をエッチングにより除去する。これにより、絶縁層２８はメサ構造体が形成される領域において略円形状にパターン化される。この際、パターン化された絶縁層２８の半径が、図１（ｂ）のパターン化された絶縁層２６の半径以下の大きさになるようにする。すなわち、パターン化された絶縁層２８と図１（ｂ）のパターン化された絶縁層２６の同じ方向の幅を比べた場合に、絶縁層２８の幅が絶縁層２６の幅以下の大きさになるようにする。さらに、パターン化された絶縁層２８が、増倍層２０に拡大した部分のウィンドウ層２２を覆うようにする。絶縁層２８は酸化シリコン（例えばＳｉＯ２）などの絶縁体からなる。
図４（ａ）及び図４（ｂ）は、図１（ｂ）における絶縁層２６と図１（ｃ）における絶縁層２８とを説明するための平面図である。図４（ａ）及び図４（ｂ）では、絶縁層２６が形成される領域を点線で示し、絶縁層２８が形成される領域を破線で示している。図４（ａ）及び図４（ｂ）のように、メサ構造体が形成される領域において、絶縁層２６と絶縁層２８は平面視で略円形状となっている。図４（ａ）のように、平面視で絶縁層２８は絶縁層２６が形成された領域と同じ領域に形成されているか、又は、図４（ｂ）のように、平面視で絶縁層２８は絶縁層２６が形成された領域よりも内側に形成されている。
図２（ａ）のように、絶縁層２８をマスクとして用いてＩＣＰ（Inductive Coupled Plasma）ドライエッチング処理を施す。この場合、バッファ層１２が露出するまでエッチング処理を施す。これにより、絶縁層２６の開口の領域の全てを含むウィンドウ層２２、増倍層２０、電界降下層１８、衝撃緩和層１６、光吸収層１４、及びバッファ層１２が除去される。したがって、バッファ層１２、光吸収層１４、衝撃緩和層１６、電界降下層１８、増倍層２０、ウィンドウ層２２、及びコンタクト層２４を含むメサ構造体３０が形成される。メサ構造体３０においては、増倍層２０の側面にウィンドウ層２２（すなわち、ｐ型不純物が導入された領域）が形成されている。ＩＣＰドライエッチングは、例えば、アンテナパワーを２００Ｗに設定し、バイアスパワーを１００Ｗに設定し、エッチングガスとしてＳｉＣｌ４及びＡｒを用い、雰囲気を０．５Ｐａ〜０．７Ｐａｒ且つ１５０℃〜２５０℃に調整して行う。
図５（ａ）は、実施例１におけるメサ構造体３０の断面図、図５（ｂ）は、増倍層２０での平面図である。図５（ａ）及び図５（ｂ）のように、メサ構造体３０は略円形状となっている。増倍層２０の周囲にはウィンドウ層２２が形成されている。増倍層２０の領域が受光領域４８となる。
図２（ｂ）のように、バッファ層１２の露出部及びメサ構造体３０の側壁に、ＩｎＰからなるパッシベーション膜３２を形成する。パッシベーションにおいては、例えば、雰囲気をＰＨ３とし、温度を６００℃、成長速度を２．０μｍ／ｈに設定する。その後、絶縁層２８を除去し、コンタクト層２４上にＡｕとＺｎとＡｕの積層膜などの金属膜からなるｐ電極３４を形成する。バッファ層１２上にＡｕＧｅとＡｕの積層膜などの金属膜からなるｎ電極３６を形成する。
図２（ｃ）のように、メサ構造体３０を覆う保護膜３８を形成する。保護膜３８は、窒化シリコン（例えばＳｉ３Ｎ４）などの絶縁体からなる。その後、ｐ電極３４及びｎ電極３６上の保護膜３８を除去する。これにより、ｐ電極３４及びｎ電極３６が露出する。ｐ電極３４とｎ電極３６の上面に接してＴｉとＰｔの積層膜などの金属膜からなるバリア電極４０を形成する。
図３（ａ）のように、バリア電極４０上に、Ａｕなどの金属からなる金属層４２を形成する。メサ構造体３０において、金属層４２上にＡｕＳｎからなるバンプ４４を形成する。図３（ｂ）のように、半導体基板１０の下面を研磨した後、半導体基板１０の下面にレンズ４６を形成する。このように、実施例１の受光素子は、裏面入射型のアバランシェフォトダイオードである。
実施例１の効果を説明するために、比較例１について説明する。図６（ａ）から図６（ｃ）は、比較例１に係る受光素子の製造方法を示す断面図である。図６（ａ）のように、実施例１の図１（ａ）及び図１（ｂ）で説明した工程と同じ工程を実施する。
図６（ｂ）のように、絶縁層２６をエッチングにより除去した後、メサ構造体が形成される領域におけるコンタクト層２４の大きさを小さくすることなく、ウィンドウ層２２上にコンタクト層２４を覆う絶縁層２８を形成する。その後、メサ構造体が形成される領域において略円形状のパターンを有するレジストを用いて絶縁層２８をエッチングにより除去することでパターン化する。
図６（ｃ）のように、絶縁層２８をマスクとして用いて、バッファ層１２が露出するまでＩＣＰドライエッチングを施す。これにより、バッファ層１２、光吸収層１４、衝撃緩和層１６、電界降下層１８、増倍層２０、ウィンドウ層２２、及びコンタクト層２４を含むメサ構造体３０が形成される。その後、実施例１の図２（ｂ）から図３（ｂ）で説明した工程と同じ工程を実施する。
比較例１によれば、図６（ａ）及び図６（ｃ）のように、メサ構造体３０を形成する際にマスクとして用いた絶縁層２８は、ｐ型不純物の熱拡散の際にマスクとして用いた絶縁層２６よりも大きな半径を有する。言い換えると、平面視で絶縁層２８は絶縁層２６よりも大きくて絶縁層２６が形成された領域の外側にも形成されている。このため、絶縁層２８をマスクとしてメサ構造体３０を形成することで、メサ構造体３０の上面に面荒れが残存している。メサ構造体３０の上面が荒れていると、入射光の散乱が生じたり、電界が均一にかかり難くなったりする。
図７（ａ）は、比較例１におけるメサ構造体３０の断面図、図７（ｂ）は、増倍層２０での平面図である。図７（ａ）及び図７（ｂ）のように、比較例１では、増倍層２０に拡大したウィンドウ層２２の領域が大きくなり、その結果、増倍層２０の面積が小さくなっている。すなわち、メサ構造体３０の横方向の断面積に占める増倍層２０の面積の割合が小さくなっている。増倍層２０の領域が受光領域４８となることから、比較例１では、受光領域４８が小さくなっている。このため、帯域特性不良が生じたり、暗電流の増加が生じたりする。
これに対し、実施例１によれば、図４（ａ）及び図４（ｂ）のように、絶縁層２８は平面視で絶縁層２６が形成された領域と同じ領域に形成されているか又は絶縁層２６が形成された領域よりも内側に形成されている。このため、図２（ａ）のように、絶縁層２６の開口の領域を含むウィンドウ層２２、増倍層２０、電界降下層１８、衝撃緩和層１６、光吸収層１４、及びバッファ層１２が除去され、増倍層２０の側面にウィンドウ層２２（ｐ型不純物が導入された領域）を有するメサ構造体３０が形成される。これにより、メサ構造体３０の上面に面荒れが生じることを抑制できる。また、図５（ａ）及び図５（ｂ）のように、メサ構造体３０の横方向の断面積に占める増倍層２０の面積の割合が大きくなるため、受光領域４８を大きくすることができ、帯域特性不良や暗電流の増加を抑制できる。
図４（ｂ）のように、平面視で絶縁層２８は絶縁層２６が形成された領域の内側に形成されることが好ましい。これにより、メサ構造体３０の上面に面荒れが生じることをより確実に抑制できる。
また、図１（ｃ）のように、アニール処理による熱拡散を行った後にコンタクト層２４上に形成された絶縁層２６を除去する。その後、エッチングによって小さくされたコンタクト層２４を覆い且つコンタクト層２４よりも大きな絶縁層２８を形成する。そして、図２（ａ）のように、絶縁層２８をマスクとして用いてメサ構造体３０を形成する。これにより、コンタクト層２４の大きさをメサ構造体３０よりも小さくすることができる。
図８（ａ）から図８（ｃ）は、実施例２に係る受光素子の製造方法を示す断面図である。図８（ａ）のように、アニール処理の条件が実施例１と異なる点以外は、実施例１の図１（ａ）及び図１（ｂ）で説明した工程と同じ工程を実施する。実施例２では、アニール処理は、例えば温度が６００℃で且つガス圧が２．０×１０−３ｔｏｒｒの雰囲気において９０分行う。この条件でアニール処理を行うことで、ｐ型不純物が横方向に拡散し易くなる。したがって、絶縁層２６のエッジ部分の下方において、増倍層２０側に拡大したウィンドウ層２２の領域（すなわち、ｐ型不純物が導入された領域）が大きくなる。
図８（ｂ）のように、絶縁層２６をエッチングにより除去した後、レジストをマスクにコンタクト層２４をエッチングにより除去して、メサ構造体が形成される領域におけるコンタクト層２４の大きさを小さくする。その後、ウィンドウ層２２上にコンタクト層２４を覆う絶縁層２８を形成した後、メサ構造体が形成される領域に略円形状のパターンを有するレジストを用いて絶縁層２８をエッチングにより除去することでパターン化する。この際、実施例１と同じように、平面視で絶縁層２８は絶縁層２６が形成された領域と同じ領域に形成されるか又は絶縁層２６が形成された領域の内側に形成されるようにする。さらに、絶縁層２８が増倍層２０に拡大した部分のウィンドウ層２２を覆うようにする。
図８（ｃ）のように、絶縁層２８をマスクとして、バッファ層１２が露出するまでＩＣＰドライエッチングを施す。これにより、バッファ層１２、光吸収層１４、衝撃緩和層１６、電界降下層１８、増倍層２０、ウィンドウ層２２、及びコンタクト層２４を含むメサ構造体３０が形成される。その後、実施例１の図２（ｂ）から図３（ｂ）で説明した工程と同じ工程を実施する。
図９（ａ）は、実施例２におけるメサ構造体３０の断面図、図９（ｂ）は、増倍層２０での平面図である。実施例２では、図８（ａ）で説明したようにｐ型不純物が横方向に拡散し易い条件でアニール処理を行っているため、図９（ａ）及び図９（ｂ）のように、メサ構造体３０において増倍層２０の外側に形成されたウィンドウ層２２の領域が大きくなっている。これにより、メサ構造体３０のエッジ部分におけるエッジブレークダウンを効果的に抑制できる。
ｐ型不純物の横方向拡散がし易い条件は、上記の場合に限られず、温度が６００℃で且つガス圧が１．０×１０−３ｔｏｒｒ以上且つ３．０×１０−３ｔｏｒｒ以下の雰囲気において８０分以上且つ１００分以下行う条件の場合でもよい。例えば、温度が６００℃で、３．０×１０−３ｔｏｒｒ以下の亜鉛雰囲気において８０分以上行う条件の場合でもよい。この場合でも、メサ構造体３０において増倍層２０の側面に形成されたウィンドウ層２２の領域が大きくなるため、メサ構造体３０のエッジ部分におけるエッジブレークダウンを効果的に抑制できる。
図１０（ａ）から図１０（ｃ）は、実施例３に係る受光素子の製造方法を示す断面図である。図１０（ａ）のように、実施例１の図１（ａ）及び図１（ｂ）で説明した工程と同じ工程を実施する。
図１０（ｂ）のように、メサ構造体が形成される領域での絶縁層２６及びコンタクト層２４を残存させつつ、他の領域の絶縁層２６及びコンタクト層２４を除去する。
図１０（ｃ）のように、絶縁層２６をマスクとして用いて、バッファ層１２が露出するまでＩＣＰドライエッチングを施す。これにより、バッファ層１２、光吸収層１４、衝撃緩和層１６、電界降下層１８、増倍層２０、ウィンドウ層２２、及びコンタクト層２４を含むメサ構造体３０が形成される。その後、実施例１の図２（ｂ）から図３（ｂ）で説明した工程と同じ工程を実施する。
実施例３のように、ｐ型不純物を導入する際にマスクとして用いた絶縁層２６をマスクとして利用したエッチングによってメサ構造体３０を形成してもよい。これによっても、メサ構造体３０の上面に面荒れが生じることを抑制できる。また、ｐ型不純物の導入とメサ構造体３０の形成とを同じ絶縁層２６をマスクに用いているため、製造工程を簡略化できる。
実施例１から実施例３では、受光素子としてアバランシェフォトダイオードの場合を例に示したが、ＰＩＮ型フォトダイオードなどの他の受光素子の場合でもよい。しかしながら、アバランシェフォトダイオードでは高電界がＰＮ接合にかかってエッジブレークダウンが起こり易いため、アバランシェフォトダイオードに本願発明を適用することが好ましい。
実施例１から実施例３では、メサ構造体３０が略円形状である場合を例に示したが、楕円形状や矩形状の場合でもよい。また、半導体基板１０上に形成された第１導電型半導体層がｎ型半導体層で、第１導電型半導体層上に形成された第２導電型半導体層がｐ型半導体層である場合を例に示したが、第１導電型がｐ型で第２導電型がｎ型である場合でもよい。また、各半導体層の材料は上記の材料に限定されず、その他の材料を用いてもよい。また、裏面入射型の受光素子の場合に限られず、表面入射型の受光素子の場合でもよい。
１０ 半導体基板
１２ バッファ層
１４ 光吸収層
１６ 衝撃緩和層
１８ 電界降下層
２０ 増倍層
２２ ウィンドウ層
２４ コンタクト層
２６ 絶縁層
２８ 絶縁層
３０ メサ構造体
３２ パッシベーション膜
３４ ｐ電極
３６ ｎ電極
３８ 保護膜
４０ バリア電極
４２ 金属層
４４ バンプ
４６ レンズ
４８ 受光領域
５０ レジスト

Claims (3)

  1. 半導体基板上に第１導電型の第１半導体層を形成する工程と、
    前記第１半導体層上に光吸収層を形成する工程と、
    前記光吸収層上に増倍層を形成する工程と、
    前記増倍層上に第２導電型の第２半導体層を形成する工程と、
    前記第２半導体層上の第１の領域を覆うマスク層を形成する工程と、
    前記マスク層の開口から前記増倍層までの間を含む領域に不純物を導入する工程と、
    前記マスク層の開口の領域を含む前記第１半導体層、前記光吸収層、前記増倍層、および前記第２半導体層を除去し、前記増倍層の側面に前記不純物が導入された領域を有するメサ構造体を形成する工程と、
    を含む、受光素子の製造方法。
  2. 前記不純物を導入する工程は、３．０×１０−３ｔｏｒｒ以下の亜鉛雰囲気において８０分以上行う条件の熱拡散によって行われる、請求項１に記載の受光素子の製造方法。
  3. 前記第１半導体層、前記光吸収層、前記増倍層、および前記第２半導体層を除去して前記メサ構造体を形成する工程は、前記マスク層をマスクとして利用したエッチング工程によって実施される、請求項１又は２に記載の受光素子の製造方法。
JP2017038793A 2017-03-01 2017-03-01 受光素子の製造方法 Active JP6879617B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017038793A JP6879617B2 (ja) 2017-03-01 2017-03-01 受光素子の製造方法
US15/907,590 US10580927B2 (en) 2017-03-01 2018-02-28 Process of forming light-receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017038793A JP6879617B2 (ja) 2017-03-01 2017-03-01 受光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018147940A true JP2018147940A (ja) 2018-09-20
JP6879617B2 JP6879617B2 (ja) 2021-06-02

Family

ID=63355787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017038793A Active JP6879617B2 (ja) 2017-03-01 2017-03-01 受光素子の製造方法

Country Status (2)

Country Link
US (1) US10580927B2 (ja)
JP (1) JP6879617B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190346A1 (ja) * 2015-05-28 2016-12-01 日本電信電話株式会社 受光素子および光集積回路
CN109473496B (zh) * 2018-10-30 2020-06-26 中国科学院上海技术物理研究所 一种雪崩探测器过渡层结构及制备方法
JP7361490B2 (ja) * 2019-05-07 2023-10-16 日本ルメンタム株式会社 半導体受光素子及び半導体受光素子の製造方法
US11289532B1 (en) * 2020-09-08 2022-03-29 Argo Al, LLC Systems, methods, and devices for reducing optical and electrical crosstalk in photodiodes
CN113138207B (zh) * 2021-04-22 2022-04-19 安徽理工大学 一种正交各向异性固体材料热扩散系数测试系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495380B2 (en) * 2000-12-11 2002-12-17 Nortel Networks Limited Epitaxially grown avalanche photodiode
JP2005327810A (ja) * 2004-05-12 2005-11-24 Anritsu Corp 順メサ型受光素子
JP2006339413A (ja) * 2005-06-02 2006-12-14 Fujitsu Ltd 半導体受光装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274366A (ja) * 1995-03-31 1996-10-18 Nec Corp 半導体受光素子
JPH11354827A (ja) 1998-06-05 1999-12-24 Hitachi Ltd 受光素子およびその製造方法
JP2008252145A (ja) 2002-10-30 2008-10-16 Fujitsu Ltd アバランシェフォトダイオード
JP2005086028A (ja) 2003-09-09 2005-03-31 Fujitsu Ltd 半導体受光装置
JP5195816B2 (ja) * 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495380B2 (en) * 2000-12-11 2002-12-17 Nortel Networks Limited Epitaxially grown avalanche photodiode
JP2005327810A (ja) * 2004-05-12 2005-11-24 Anritsu Corp 順メサ型受光素子
JP2006339413A (ja) * 2005-06-02 2006-12-14 Fujitsu Ltd 半導体受光装置及びその製造方法

Also Published As

Publication number Publication date
US10580927B2 (en) 2020-03-03
JP6879617B2 (ja) 2021-06-02
US20180254373A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
JP6879617B2 (ja) 受光素子の製造方法
US6586718B2 (en) Photodetector and method for fabricating the same
JP4609430B2 (ja) アバランシェフォトダイオード
JP3837606B2 (ja) アバランシェフォトダイオードの製造方法
KR101553817B1 (ko) 애벌란치 포토다이오드의 제조방법
JP5011607B2 (ja) 受光素子
US20060189027A1 (en) Method of fabricating avalanche photodiode
JP2010147158A (ja) 半導体受光素子および半導体受光素子の製造方法
CN103325880B (zh) 一种增强型硅基光电二极管及其制作方法
JP2000332287A (ja) 半導体素子及びその製造方法
US20200075792A1 (en) Silicon nitride hard mask for epitaxial germanium on silicon
US10658538B2 (en) Optical detection device
US10199520B2 (en) Reduced junction area barrier-based photodetector
JP2005116681A (ja) 光半導体受光素子およびその製造方法
JP2005183891A (ja) 双方向ブロック型プレーナデバイスの構造と製法
JP2008028421A (ja) アバランシェフォトダイオード
KR101554290B1 (ko) 애벌란치 포토다이오드
KR100888894B1 (ko) 제너 다이오드 및 그 제조 방법
JP2008060161A (ja) 光検出器及び光検出器の製造方法
JP4401036B2 (ja) フォトダイオードの製造方法
JP6176105B2 (ja) 受光装置の製造方法
JP2023132638A (ja) 受光素子およびその製造方法
KR20170127938A (ko) 메사형 InGaAs/InP 포토 다이오드 및 그 제조 방법
JP4485153B2 (ja) 半導体装置およびその製造方法
JPH02226777A (ja) 半導体受光素子及びその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210423

R150 Certificate of patent or registration of utility model

Ref document number: 6879617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250