CN103325880B - 一种增强型硅基光电二极管及其制作方法 - Google Patents

一种增强型硅基光电二极管及其制作方法 Download PDF

Info

Publication number
CN103325880B
CN103325880B CN201310279895.2A CN201310279895A CN103325880B CN 103325880 B CN103325880 B CN 103325880B CN 201310279895 A CN201310279895 A CN 201310279895A CN 103325880 B CN103325880 B CN 103325880B
Authority
CN
China
Prior art keywords
layer
doped
well layer
low
high pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310279895.2A
Other languages
English (en)
Other versions
CN103325880A (zh
Inventor
金湘亮
陈长平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aixiesheng Technology Co Ltd
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201310279895.2A priority Critical patent/CN103325880B/zh
Publication of CN103325880A publication Critical patent/CN103325880A/zh
Application granted granted Critical
Publication of CN103325880B publication Critical patent/CN103325880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种增强型硅基光电二极管及其制作方法。光电二极管包括P型衬底,P型衬底上设有高压深N阱,高压深N阱上设有P阱,P阱上设有低掺杂的N型层,低掺杂N型层上注入了条纹状P+阳极,条纹状P+阳极与低掺杂N型层形成具有紫外/蓝紫光增强响应的光电二极管结构。低掺杂的N型层与P阱形成寄生光电二极管,P阱与高压N阱形成寄生二极管,两二极管成背对背结构,电极引出端形成短路结构,有效隔离并降低了器件对可见/近红外光的响应程度,大幅度提高了器件的紫外选择性。器件版图设计成八边形环状结构,有效降低边缘击穿效应。感光窗口设计成环形条纹状结构,提高了紫外响应度和量子效率,降低了响应时间。

Description

一种增强型硅基光电二极管及其制作方法
技术领域
本发明涉及一种硅基光电二极管,更具体地说,涉及一种紫外选择性、紫外响应度大幅增强型硅基光电二极管及其制作方法。
背景技术
目前,随着微电子技术和集成电路工艺的快速发展,紫外光电二极管在响应度、量子效率、集成度等方面的性能取得了明显的改善。目前紫外光电二极管主要有光电发射型紫外光电二极管、宽能带间隙半导体型紫外光电二极管和硅基PN结型紫外光电二极管三类。光电发射紫外光电二极管价格昂贵,体积大而且容易碎,它们易疲劳和老化,使得它们的灵敏度降低,它们要避免高密度的辐射,储存时需放在阴暗处,而且需要外加很高的反偏电压,所以应用受到了限制。宽能带间隙半导体,如SiC,GaN,GaAs,AlGaN,ZnS和钻石等,这些材料很难用于工艺过程,晶体质量也不如Si,价格昂贵,不稳定,不能与微电子工艺兼容。从而发展受到限制。
硅基PN结型紫外光电二极管体积小,制作工艺简单,且能与硅工艺兼容,成为了目前紫外光电二极管发展的方向。为了增强紫外响应度、量子效率和响应时间方面的性能,一般采用条纹型或叉指状光电二极管和紫外增强型光电二极管结构,利用二极管的侧边结来响应紫外信号。
但是由于硅材料对紫外/蓝紫光具有非常浅的吸收深度,主要原因是硅材料中的紫外/蓝紫光的吸收系数很大,几乎所有的波长小于380nm的光波在距离硅表面100nm以内的深度被完全吸收,传统的标准CMOS工艺下制作的紫外光电二极管对可见光/近红外光表现出很强的响应,从某种以上说,它们的紫外选择性很差,背景噪声干扰很大,在紫外火焰检测、紫外报警等应用上的出错率较高。
发明内容
有鉴于此,本发明提供一种增强型硅基光电二极管及其制作方法,以实现紫外光电二极管结构简单、制作容易,且具有高紫外选择性、高紫外响应度、低响应时间等优点。
为解决上述技术问题,本发明采用的技术方案为:一种增强型硅基光电二极管,包括:
P型硅衬底;
设置在所述P型硅衬底上的高压N阱层;
设置在所述高压N阱层上的P阱层;
设置在所述P阱层上的低掺杂N型层;
设置在所述低掺杂N型层上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层;
构成所述P型硅衬底电极引出端的第二P+注入层;
构成所述高压N阱层电极引出端的第一N+注入层;
构成所述P阱层电极引出端的第三P+注入层;
构成所述低掺杂N型层电极引出端的第二N+注入层,所述第二N+注入层构成器件的导电阴极;其中:
所述构成电极引出端的第一N+注入层、第三P+注入层和第二N+注入层通过金属铝连接;
所述设置在所述低掺杂N型层上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层与所述低掺杂N型层形成光电二极管结构;
所述低掺杂的N型层与所述P阱层形成第一寄生光电二极管结构;
所述P阱层与所述高压N阱层形成第二寄生二极管结构;
所述第一寄生二极管和所述第二寄生二极管成背对背构造。
一种增强型硅基光电二极管的制作方法,包括以下步骤:
对P型硅衬底进行氧化、刻蚀工艺;
在所述P型硅衬底上注入磷离子,形成高压N阱层;
在所述高压N阱层上注入硼离子,形成P阱层;
在所述P阱层上注入磷离子,形成低掺杂N型层;
在所述P型硅衬底、P阱层和低掺杂N型层上注入硼离子,形成P+重掺杂层;
在所述高压N阱层和低掺杂N型层靠近边界处分别注入磷离子,形成N+重掺杂区;
光刻掩膜板,刻蚀出条纹状P+阳极、N+阴极,以及从P型硅衬底、高压N阱、P阱及低掺杂N型层的体区引出铝电极。
优选地,所述在所述P型硅衬底上注入磷离子,形成高压N阱层的步骤具体为:
在P型硅衬底上通过热氧化法生成一层二氧化硅薄膜;
在所述二氧化硅薄膜上通过低压化学气相淀积方法淀积一层氮化硅,作为掩膜板
利用光刻胶光刻掩膜板形成高压N阱层离子注入窗口;
通过所述高压N阱层离子注入窗口注入磷离子,形成高压N阱层。
优选地,所述在所述高压N阱层上注入硼离子,形成P阱层的步骤具体为:
通过硫酸溶液去除形成高压N阱层时的光刻胶;
利用磷酸湿式刻蚀法去除形成高压N阱层时的的氮化硅层;
重新利用光刻胶光刻掩膜板形成P阱层离子注入窗口;
通过所述P阱层离子注入窗口注入硼离子,形成P阱层。
优选地,所述在所述P阱层上注入磷离子,形成低掺杂N型层的步骤具体为:
通过硫酸溶液去除形成P阱层时的光刻胶;
重新利用光刻胶光刻掩膜板形成低掺杂N型层离子注入窗口;
通过所述低掺杂N型层离子注入窗口注入磷离子,形成低掺杂N型层。
优选地,所述在所述P型硅衬底、P阱层和低掺杂N型层上注入硼离子,形成P+重掺杂层的步骤具体为:
通过硫酸溶液去除形成低掺杂N型层时的光刻胶;
重新利用光刻胶光刻掩膜板形成P+重掺杂层离子注入窗口;
通过所述P+重掺杂层离子注入窗口注入硼离子,形成P+重掺杂层。
优选地,所述在所述高压N阱层和低掺杂N型层靠近边界处分别注入磷离子,形成N+重掺杂区的步骤具体为:
通过硫酸溶液去除形成P+重掺杂层时的光刻胶;
重新利用光刻胶光刻掩膜板形成N+重掺杂区离子注入窗口;
通过所述N+重掺杂层离子注入窗口注入磷离子,形成N+重掺杂区。
优选地,所述光刻掩膜板,刻蚀出条纹状P+阳极、N+阴极,以及从P型硅衬底、高压N阱、P阱及低掺杂N型层的体区引出铝电极的步骤具体为:
通过硫酸溶液去除形成N+重掺杂区时的光刻胶;
通过快速退火和离子激活后,在晶圆表面溅射金属铝;
通过光刻刻蚀出铝电极。
从上述的技术方案可以看出,本发明公开的一种增强型硅基光电二极管及其制作方法,通过采用条纹状P+阳极与低掺杂N型层形成具有紫外/蓝紫光增强响应的光电二极管结构,紫外响应度、量子效率及响应速率得到改善,通过低掺杂N型层与P阱形成第一寄生光电二极管,P阱与高压N阱形成第二寄生二极管,两二极管成背对背结构,电极引出端形成短路结构,有效隔离并降低了器件对可见/近红外光的响应程度,大幅度提高了器件的紫外选择性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明公开的一种增强型硅基光电二极管结构的剖面图;
图2为本发明公开的一种增强型硅基光电二极管结构的俯视图;
图3为本发明公开的一种增强型硅基光电二极管的制作方法的流程图;
图4为本发明公开的在P型硅衬底上形成高压N阱层后的结构示意图;
图5为本发明公开的在高压N阱层上形成P阱层后的结构示意图;
图6为本发明公开的在P阱层上形成低掺杂N型层后的结构示意图;
图7为本发明公开的在P型硅衬底、P阱层和低掺杂N型层上形成P+重掺杂层后的结构示意图;
图8为本发明公开的在高压N阱层和低掺杂N型层靠近边界处形成N+重掺杂区后的结构示意图;
图9为本发明公开的经过刻蚀后的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种增强型硅基光电二极管及其制作方法,以实现紫外光电二极管结构简单、制作容易,且具有高紫外选择性、高紫外响应度、低响应时间等优点。
如图1所示,一种增强型硅基光电二极管,包括:
P型硅衬底100;
设置在P型硅衬底100上的高压N阱层101;
设置在高压N阱层101上的P阱层102;
设置在P阱层102上的低掺杂N型层103;
设置在低掺杂N型层103上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层501、502、503、504、505;
构成P型硅衬底100电极引出端的第二P+注入层10;
构成高压N阱层101电极引出端的第一N+注入层20;
构成P阱层102电极引出端的第三P+注入层30;
构成低掺杂N型层103电极引出端的第二N+注入层40,第二N+注入层40构成器件的导电阴极;其中:
构成电极引出端的第一N+注入层20、第三P+注入层30和第二N+注入层40通过金属铝连接,构成铝电极305,各个铝电极305之间通过二氧化硅301进行隔离;
设置在低掺杂N型层103上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层501、502、503、504、505与低掺杂N型层103形成光电二极管结构,整个条纹状八边环形第一P+注入层所覆盖的面积构成器件的感光区200;
低掺杂的N型层103与P阱层102形成第一寄生光电二极管结构;
P阱层102与高压N阱层101形成第二寄生二极管结构;
第一寄生二极管和第二寄生二极管成背对背构造。
如图2所述,为本发明公开的一种增强型硅基光电二极管结构的俯视图,如图1所述,从俯视图可清楚看到本发明器件的P型硅衬底100,高压N阱层101,P阱层102,低掺杂N型层103,设置在低掺杂N型层103上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层501,502,503,504,505,构成P型硅衬底100电极引出端的第二P+注入层10和构成P阱层102电极引出端的第三P+注入层30,构成高压N阱层101电极引出端的第一N+注入层20和构成低掺杂N型层103电极引出端的第二N+注入层40,以及整个器件的感光区域200,需要说明的是,本发明中的条纹状八边环形P+阳极501,502,503,504,505并不限于此数量,只是作为本发明的一个说明而已。此外,俯视图还给出了P型硅衬底100和高压N阱层101的交界面201,高压N阱层101和P阱层102的交界面202,以及第三P+注入层30和低掺杂N型层103的交界面203。
如图3所示,为本发明公开的一种增强型硅基光电二极管的制作方法,包括:
步骤一:对P型硅衬底进行氧化、刻蚀工艺;
步骤二:在P型硅衬底上注入磷离子,形成高压N阱层;
步骤三:在高压N阱层上注入硼离子,形成P阱层;
步骤四:在P阱层上注入磷离子,形成低掺杂N型层;
步骤五:在P型硅衬底、P阱层和低掺杂N型层上注入硼离子,形成P+重掺杂层;
步骤六:在高压N阱层和低掺杂N型层靠近边界处分别注入磷离子,形成N+重掺杂区;
步骤七:光刻掩膜板,刻蚀出条纹状P+阳极、N+阴极,以及P型硅衬底、高压N阱、P阱及低掺杂N型层的体区引出铝电极。
具体的,如图4所示,上述步骤二在P型硅衬底上注入磷离子,形成高压N阱层具体为:首先,在P型硅衬底100上通过热氧化法生长一层二氧化硅薄膜301,二氧化硅薄膜301能够减缓氮化硅与晶圆间的应力。然后,在二氧化硅薄膜301上利用低压化学气相淀积方法淀积一层二氧化硅302,用来作为离子注入时的掩膜板及后续工艺中定义高压N阱区。利用光刻胶303光刻掩膜板并刻蚀出高压N阱离子注入窗口401,进行磷离子注入和推进,最终形成高压N阱101。
具体的,如图5所示,上述步骤三在高压N阱层上注入硼离子,形成P阱层具体为:在图4的基础上,首先,利用硫酸溶液去除图4中用的光刻胶303,同时利用磷酸湿式刻蚀法去除图4中的二氧化硅层302,重新利用光刻胶304光刻掩膜板并刻蚀出P阱离子注入窗口402,随后进行硼离子注入并形成P阱102。
具体的,如图6所示,上述步骤四在P阱层上注入磷离子,形成低掺杂N型层具体为,在图5的基础上,首先,利用硫酸溶液去除图5中用的光刻胶304,同时重新利用光刻胶305光刻掩膜板并刻蚀出低掺杂N型层离子注入窗口403,随后进行磷离子注入并形成低掺杂N型层103。
具体的,如图7所示,上述步骤五在P型硅衬底、P阱层和低掺杂N型层上注入硼离子,形成P+重掺杂层具体为,在图6的基础上,首先,利用硫酸溶液去除图6中用的光刻胶305,同时重新利用光刻胶306光刻掩膜板并刻蚀出P+重掺杂注入层离子注入窗口404,随后进行硼离子注入并形成环形P+重掺杂注入层501,502,503,504,505,10和30,其中P+重掺杂注入层501,502,503,504,505作为器件的感光阳极和导电阳极。
具体的,如图8所示,上述步骤六在高压N阱层和低掺杂N型层靠近边界处分别注入磷离子,形成N+重掺杂区具体为,在图7的基础上,首先,利用硫酸溶液去除图7中用的光刻胶306,同时重新利用光刻胶307光刻掩膜板并刻蚀出N+重掺杂注入层离子注入窗口405,随后进行磷离子注入并形成环形N+重掺杂注入层20和40,其中N+重掺杂注入层20作为低掺杂N型层的体区电极引出端,N+重掺杂注入层40作为器件的导电阴极。
具体的,如图9所示,上述步骤七光刻掩膜板,刻蚀出条纹状P+阳极、N+阴极,以及P型硅衬底、高压N阱、P阱及低掺杂N型层的体区引出铝电极具体为,在图8的基础上,首先,利用硫酸溶液去除图8中用的光刻胶307,进行快速退火和离子激活等工艺步骤。之后在晶圆表面溅射金属铝,也即通过蒸发镀铝膜的方法在器件表面生成一层薄铝层,再通过光刻刻蚀出铝电极305,各个铝电机305之间通过二氧化硅301进行隔离。最后进行自对准硅化物工艺,形成P+重掺杂注入区和N+重掺杂注入区的金属电极接触。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种增强型硅基光电二极管,其特征在于,包括:
P型硅衬底;
设置在所述P型硅衬底上的高压N阱层;
设置在所述高压N阱层上的P阱层;
设置在所述P阱层上的低掺杂N型层;
设置在所述低掺杂N型层上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层;
构成所述P型硅衬底电极引出端的第二P+注入层;
构成所述高压N阱层电极引出端的第一N+注入层;
构成所述P阱层电极引出端的第三P+注入层;
构成所述低掺杂N型层电极引出端的第二N+注入层,所述第二N+注入层构成器件的导电阴极;其中:
构成电极引出端的第一N+注入层、第三P+注入层和第二N+注入层通过金属铝连接;
所述设置在所述低掺杂N型层上,形成条纹状八边环形,构成感光阳极以及导电阳极的第一P+注入层与所述低掺杂N型层形成光电二极管结构;
所述低掺杂的N型层与所述P阱层形成第一寄生光电二极管结构;
所述P阱层与所述高压N阱层形成第二寄生二极管结构;
所述第一寄生二极管和所述第二寄生二极管成背对背构造。
2.一种增强型硅基光电二极管的制作方法,包括以下步骤:
对P型硅衬底进行氧化、刻蚀工艺;
在所述P型硅衬底上注入磷离子,形成高压N阱层;
在所述高压N阱层上注入硼离子,形成P阱层;
在所述P阱层上注入磷离子,形成低掺杂N型层;
在所述P型硅衬底、P阱层和低掺杂N型层上注入硼离子,形成P+重掺杂层;
在所述高压N阱层和低掺杂N型层靠近边界处分别注入磷离子,形成N+重掺杂区;
光刻掩膜板,刻蚀出条纹状P+阳极、N+阴极,以及从P型硅衬底、高压N阱、P阱及低掺杂N型层的体区引出铝电极。
3.根据权利要求2所述的方法,所述在所述P型硅衬底上注入磷离子,形成高压N阱层的步骤具体为:
在P型硅衬底上通过热氧化法生成一层二氧化硅薄膜;
在所述二氧化硅薄膜上通过低压化学气相淀积方法淀积一层氮化硅,作为掩膜板;
利用光刻胶光刻掩膜板形成高压N阱层离子注入窗口;
通过所述高压N阱层离子注入窗口注入磷离子,形成高压N阱层。
4.根据权利要求3所述的方法,所述在所述高压N阱层上注入硼离子,形成P阱层的步骤具体为:
通过硫酸溶液去除形成高压N阱层时的光刻胶;
利用磷酸湿式刻蚀法去除形成高压N阱层时的的氮化硅层;
重新利用光刻胶光刻掩膜板形成P阱层离子注入窗口;
通过所述P阱层离子注入窗口注入硼离子,形成P阱层。
5.根据权利要求4所述的方法,所述在所述P阱层上注入磷离子,形成低掺杂N型层的步骤具体为:
通过硫酸溶液去除形成P阱层时的光刻胶;
重新利用光刻胶光刻掩膜板形成低掺杂N型层离子注入窗口;
通过所述低掺杂N型层离子注入窗口注入磷离子,形成低掺杂N型层。
6.根据权利要求5所述的方法,所述在所述P型硅衬底、P阱层和低掺杂N型层上注入硼离子,形成P+重掺杂层的步骤具体为:
通过硫酸溶液去除形成低掺杂N型层时的光刻胶;
重新利用光刻胶光刻掩膜板形成P+重掺杂层离子注入窗口;
通过所述P+重掺杂层离子注入窗口注入硼离子,形成P+重掺杂层。
7.根据权利要求6所述的方法,所述在所述高压N阱层和低掺杂N型层靠近边界处分别注入磷离子,形成N+重掺杂区的步骤具体为:
通过硫酸溶液去除形成P+重掺杂层时的光刻胶;
重新利用光刻胶光刻掩膜板形成N+重掺杂区离子注入窗口;
通过所述N+重掺杂层离子注入窗口注入磷离子,形成N+重掺杂区。
8.根据权利要求7所述的方法,所述光刻掩膜板,刻蚀出条纹状P+阳极、N+阴极,以及从P型硅衬底、高压N阱、P阱及低掺杂N型层的体区引出铝电极的步骤具体为:
通过硫酸溶液去除形成N+重掺杂区时的光刻胶;
通过快速退火和离子激活后,在晶圆表面溅射金属铝;
通过光刻刻蚀出铝电极。
CN201310279895.2A 2013-07-05 2013-07-05 一种增强型硅基光电二极管及其制作方法 Active CN103325880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310279895.2A CN103325880B (zh) 2013-07-05 2013-07-05 一种增强型硅基光电二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310279895.2A CN103325880B (zh) 2013-07-05 2013-07-05 一种增强型硅基光电二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN103325880A CN103325880A (zh) 2013-09-25
CN103325880B true CN103325880B (zh) 2015-10-07

Family

ID=49194527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310279895.2A Active CN103325880B (zh) 2013-07-05 2013-07-05 一种增强型硅基光电二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN103325880B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289272A (zh) * 2019-06-28 2019-09-27 湖南师范大学 一种具有侧边pn结的复合光电探测器及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107607552B (zh) * 2017-09-07 2020-02-21 上海科华光电技术研究所 背投影式光电探测清纱装置及其紫外增强型硅光电二极管
CN108767072B (zh) * 2018-05-31 2019-11-08 广州锋尚电器有限公司 增强型cmos传感器发光二极管单元结构制备方法
CN110289273A (zh) * 2019-06-28 2019-09-27 湖南师范大学 一种具有多指漏极的光电探测器件及其制作方法
WO2023193385A1 (zh) * 2022-04-08 2023-10-12 神盾股份有限公司 光感测元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059787A (en) * 1990-03-22 1991-10-22 Northrop Corporation High speed broadband silicon photodetector
CN102024863A (zh) * 2010-10-11 2011-04-20 湘潭大学 高速增强型紫外硅选择性雪崩光电二极管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4324685B2 (ja) * 2007-03-29 2009-09-02 Okiセミコンダクタ株式会社 紫外線受光素子およびその製造方法、並びに紫外線量測定装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059787A (en) * 1990-03-22 1991-10-22 Northrop Corporation High speed broadband silicon photodetector
CN102024863A (zh) * 2010-10-11 2011-04-20 湘潭大学 高速增强型紫外硅选择性雪崩光电二极管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289272A (zh) * 2019-06-28 2019-09-27 湖南师范大学 一种具有侧边pn结的复合光电探测器及其制作方法
CN110289272B (zh) * 2019-06-28 2021-12-21 湖南师范大学 一种具有侧边pn结的复合光电探测器及其制作方法

Also Published As

Publication number Publication date
CN103325880A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
CN103325880B (zh) 一种增强型硅基光电二极管及其制作方法
CN104282793A (zh) 一种三台面p-π-n结构III族氮化物半导体雪崩光电探测器及其制备方法
US20190363228A1 (en) Nitride Semiconductor Light-Emitting Device and Manufacture Method Therefore
CN110660882B (zh) 一种栅控PIN结构GaN紫外探测器及其制备方法
JP6879617B2 (ja) 受光素子の製造方法
CN111739975A (zh) 一种三台面结构的雪崩光电二极管及其制造方法
CN106549031A (zh) 一种基于体GaN材料的单片集成器件及其制备方法
CN114914325B (zh) 一种多结的近红外单光子雪崩二极管及制备方法
KR101553817B1 (ko) 애벌란치 포토다이오드의 제조방법
JP2006040919A (ja) アバランシェフォトダイオード
CN104617184B (zh) PIN台面型InGaAs红外探测器及其制备方法
CN212461704U (zh) 一种三台面结构的雪崩光电二极管
JP2014003069A (ja) 受光素子、その製造方法、および光学装置
US10199520B2 (en) Reduced junction area barrier-based photodetector
US10686093B2 (en) Semiconductor light receiving element including si avalanche multiplication part and compound semiconductor light receiving layer
US20160035928A1 (en) Photodiode
US10797200B2 (en) Method for producing an optoelectronic device comprising a step of etching the rear face of the growth substrate
TW202327117A (zh) 包括設置於半導體基底中的鍺區的半導體裝置及其形成方法
CN110690314B (zh) 吸收层与倍增层为分离结构的紫外探测器及其制备方法
CN111312835B (zh) 单电子传输雪崩光电二极管结构及制作方法
CN112289883B (zh) 一种三维半导体雪崩光电探测芯片及其制备方法
CN111755948B (zh) 具有脊波导结构的GePb激光器及其形成方法
CN111477715A (zh) 正入射盖革模式雪崩探测器焦平面阵列及其制备方法
US20150034155A1 (en) Optoelectronic device and the manufacturing method thereof
KR102078316B1 (ko) 2차원 도핑 기술을 이용한 수광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Chen Changping

Inventor after: Liang Pishu

Inventor after: Liu Wenming

Inventor after: Jin Xiangliang

Inventor before: Jin Xiangliang

Inventor before: Chen Changping

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180410

Address after: 518101 D, E, 7 building, 3 building, Ting Wei Industrial Park, 6 Baoan District street, Xin'an, Shenzhen, Guangdong

Patentee after: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

Address before: Donkey pond in Hunan province Xiangtan City Yuhu District 411105

Patentee before: Xiangtan University

TR01 Transfer of patent right

Effective date of registration: 20181123

Address after: 523000 Room 102, 1st Floor, Building 5, Zhongji Valley, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province

Patentee after: Dongguan Aixiesheng Semiconductor Co.,Ltd.

Address before: 518101 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181130

Address after: 523000 Zhongji Valley Building, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province

Patentee after: DONGGUAN AIXIESHENG INTELLIGENT TECHNOLOGY CO.,LTD.

Address before: 523000 Room 102, 1st Floor, Building 5, Zhongji Valley, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province

Patentee before: Dongguan Aixiesheng Semiconductor Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210126

Address after: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

Address before: 523000 Zhongji Valley Building, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province

Patentee before: DONGGUAN AIXIESHENG INTELLIGENT TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Aixiesheng Technology Co.,Ltd.

Address before: 518000 District D and E, 7th Floor, Building 3, Tingwei Industrial Park, 6 Liufang Road, Xin'an Street, Baoan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.