JP2005183891A - 双方向ブロック型プレーナデバイスの構造と製法 - Google Patents

Abstract

【課題】Ｎ型基盤から製作する高耐圧双方向ブロック形プレーナデバイスの設計及び製法においては、周辺部Ｐ型分離拡散はチップの厚さ全体にわたってＰ型拡散層を表面及び裏面から連結させるため、拡散にきわめて長時間を要し、生産性が悪いばかりか、大量の拡散炉とその設置のための工場面積の増大を招いている。この拡散時間の短縮が課題である。
【解決手段】従来チップ周辺でのＰ型分離拡散５を表面、裏面からお互いに連結させずまた分離電極１１を形成し、電圧を加えた時に両者の間のＮ領域が空亡層によって連結することで分離を実現する。同時に表面裏面の電界緩和のためのガードリングなどの手段を有効に使用する。これによって更に拡散時間を短縮できるのみでなく、分離拡散と主拡散を１回の拡散に減らすことが出来る。
【選択図】図１

Description

本発明は半導体デバイスの中でサイリスタなどのような双方向ブロック型プレーナ デバイスの構造と製法を改善する技術に関する。

従来、サイリスタなどのような双方向ブロック型プレーナ デバイスではチップ周辺に裏面から表面に亘って、この場合はＰ層を、連続させる構造にする。
以下図３によって従来の双方向ブロック型プレーナ デバイス、例としてサイリスタの構造と製法を説明する。このためまず高温、長時間拡散によってチップ周辺部にチップ両面からチップ厚さ全体にわたる拡散層（図３．の５）を設け、チップ全体をＰ型層によって中心部のＮ型（図３．の１）と分離する。この拡散工程は拡散温度が１２５０度Ｃの場合、１１０ミクロン以上の深さの拡散を行わなければならないので、１回２週間程度の長時間が必要である。
更に、それぞれの方向の耐電圧を確保するために、チップの主表面において表面電界を緩和する構造、すなわちガードリング（図３．の４）などを主ＰＮ接合が表面に接する部分を囲繞するように廻らすのが通常である（例えば特許文献１参照）。耐圧の高い、例えば２０００Ｖ 耐圧のデバイスではこのガードリングの本数は複数（図３の４では４本）に上り、そのために主ＰＮ接合部以外にこのガードリングの占める面積が増大し、チップサイズの増大をもたらしている。
特許出願公告 昭４０−１２７３９（第２ページ図２）

発明が解決しようとする課題は従来の双方向ブロック型プレーナ デバイス、特に高耐圧デバイスにおいて必要となる周辺部の長時間拡散時間の短縮を緩和或いは廃止するという課題である。

本発明は図１、図２に示すように、表面及び裏面の主ＰＮ接合を形成し、チップ周辺部にそれぞれ主ＰＮ接合を一定距離で囲繞するように独立のＰ型拡散（図１、２の５）を施し、それらの拡散先端部がチップ内部においてお互いに結合せず、両者の間に一定の距離のＮ型領域を残して形成されるようにする。
表面及び裏面は図１に示すように電極部以外は厚い酸化膜（図１の６）に覆われ、ガードリング（４）及び周辺拡散領域は（５）主ＰＮ接合領域（３）からは分離されている。
表面主ＰＮ接合（３）が逆方向にバイアスされた場合、空亡層はチップ内部方向及び表面に沿ってチップ周辺部に広がり、ガードリング（４）に到達し、更にその反対側に伸び、周辺拡散部のＰ領域（５）に達する。そこで周辺Ｐ型分離拡散領域に電極を配置し、チップの内側に酸化膜上に電極を張り出させて空亡層の伸びをここで抑える。この例の場合にはガードリングは３本になり、従来例と同じである。同時に周辺Ｐ拡散領域（５）はチップ全体を貫通するように拡散する必要がないので、拡散時間は大きく減少することができる。
裏面はガードリングを一本配置している。裏面のＰＮ接合に逆電圧が加われば、空亡層はガードリングに到達して更に周辺Ｐ型拡散層（５）に達し、空亡層はチップ内を伸びて表面からの周辺Ｐ型分離層に達し、更に表面に沿ってガードリング層を次々と伸びて裏面のＰＮ接合の耐圧を確保する。主ＰＮ接合にはチャンネルストップの効果を兼ねて隣接する酸化膜上にカソード電極が張り出すようにする。
設計上の要点は耐圧仕様にしたがって基板結晶（Ｎ型）の抵抗率を決定し、それに基づいてガードリングの寸法設計、周辺Ｐ拡散領域の拡散深さ、その両拡散層の先端部の残りの基板Ｎ型部分の厚さの設計である。どの部分にどれだけの電圧を負担させるかと言う設計である。例えば２０００Ｖ耐圧サイリスタでは３ｘ１０Ｅ１３ｃｍ^−３の基板濃度を用いる。この場合は表面主ＰＮ接合（３）からガードリング（４）までの距離はマスク上で７５ミクロン、このガードリングのマスク上で次のガードリングまでの距離は同じく８０ミクロン、その次のガードリングとの距離は同様に８５ミクロン、その次の周辺Ｐ型拡散分離層までの距離は同じく２５０ミクロンである。表面と裏面の周辺拡散領域（５）のチップ内部の距離は１００ミクロンに設定すれば、所定の耐圧を確保できる。
もう一つの重要な構造要因はチップ周辺構造についてである。周辺Ｐ拡散層（５）のチップ外側は一定距離、すなわちその領域から空亡層が外側に広がる距離の間、例えばこの場合は２００ミクロンの間はこのチップの切断面があってはならないと言うことである。その先端にはＮ＋のチャンネルストップ層が設けられるのが望ましい。さらにパッケージ金属部分と基板エッジが電気的に接触しないようなパッケージ上の配慮が必要である。
以上が基本的解決法であるが、様々な応用が考えられる。すなわち図３、図４に示すように、周辺Ｐ拡散層の形成に当たってはその部分にあらかじめトレンチ（１０）を設けておけばこの領域の拡散時間はさらに短縮できる。図３に示すように表面、裏面双方からトレンチを作ることも出来るし、基板の厚さを考慮し、図４に示すように表面からのみトレンチを形成することも出来る。耐圧仕様によっては周辺部Ｐ拡散領域の形成を主Ｐ領域拡散と同じ拡散で、すなわち１回の拡散で完了することも出来る。
周辺分離用Ｐ拡散時間を短縮する方法はＰ＋ウェファーとＮウェファーを張り合わせる方法でも達成することが出来る。図６に示すように、その張り合わせ後、Ｎ領域の厚さを必要な厚さにＮ側から研磨して減少させ、Ｎ側のＰ分離拡散領域に一定の深さのトレンチ（１１）を掘り、主表面からの主Ｐ拡散と同時に周辺分離拡散を行い、周辺部Ｐ拡散の先端部が裏面からのＰ拡散層（５）に到達するようにすれば、１回の拡散で周辺分離と主ＰＮ接合を形成することが出来る。この際は周辺Ｐ層による分離は空亡層を用いず、上下からのＰ拡散の結合による分離であるので、チップの切断は分離領域内で行うことが出来る。この方法では点線で示したＰ＋基板結晶とＮ基板結晶の接合面（図よりは（この方法は耐圧仕様によって使用するウェファーの厚さを決める必要がないことが特徴である。すなわち、従来はウェファーの厚さが２００ミクロンないしは４００ミクロンという薄いウェファーを用いなければならなかったので、ウェファーの工程中の割れが問題でウェファーの直径を大きく出来ず、直径４インチ程度のウェファーが主に用いられていたが、この張り合わせ方法では更に大きなウェファーも使用可能である。これは生産性の向上、原価の低減につながる。

本発明による双方向ブロック型プレーナ デバイスは次の大きな効果が期待できる。すなわち、周辺分離Ｐ拡散時間の大幅な短縮になる。
周辺分離Ｐ拡散（５）が深さ方向拡散先端部で結合する必要がないことが大きな理由である。さらに周辺Ｐ拡散分離領域にトレンチ（１０）をあらかじめ掘っておけば、設計条件によっては主領域Ｐと周辺分離拡散を１回の拡散で同時に完了することも可能である。従来はこの周辺分離拡散領域（５）の形成にチップ厚さの半分２００ミクロン以上の拡散、すなわち１２４０度Ｃで８週間程度の拡散時間を要していたわけである。本発明ではとレンチ（１０）を設ければ、この拡散工程を廃止することも可能であるからその改善は効果が極めて大きいと言える。

本発明を実施するための最良の形態は図１，２、４、５、６に示したとおりであるが、耐圧仕様によって変化しうる。実施例によって詳しく説明する。

実施例としてこの場合は２，０００Ｖ、１Ａ双方向ブロック型サイリスタに本発明を適用する場合の構造および工程について図１及び図２に基づいて説明する。
使用するウェファーはＮ型（１１１）ＦＺ結晶で２５０オームｃｍ，ウェファーの厚さは４００ミクロンとする。チップサイズは約２．４ｍｍである。ウェファーの両側に第一酸化膜を約３，０００Ａ設け、幅約２０ミクロンの周辺分離パターンを両側マスクあわせによって形成し、その部分の酸化膜を除去し高濃度ボロン拡散を行う。拡散深さは約１００ミクロンとする。これによって周辺分離拡散層（５）が完成する。この際このパターンのチップ終端側の端からチップ終端までは３００ミクロンとする。その後両面マスク合わせによって、表裏両面からガードリング領域（４）及び主ＰＮ接合形成のための酸化膜窓あけを行う。この際、主ＰＮ接合窓あけ端部から隣接するガードリング領域までのマスク上の距離は約７５ミクロンとする。そしてその次のガードリングまでの距離は同様にして８０ミクロン、その次のガードリング領域端までは８５ミクロン、その次の周辺Ｐ型拡散分離領域（５）までの距離は同じく２５０ミクロンとする。ミクロンとする。このガードリング（４）、および主拡散領域（５）の拡散深さは３０ミクロンとする。次に主表面にカソード領域（３）となるＮ＋拡散の酸化膜窓を開け、Ｎ＋拡散を行う。拡散深さは約５ミクロンである。この際、チップ切断部に幅８０ミクロン程度のチャンネルストップ層を隣接するチップにまたがってカソードのＮ＋拡散と同時に形成する。これはチャンネル層がチップ端に到達するのを防ぐためである。次にカソード、ゲート、アノードおよび周辺Ｐ型分離拡散領域部分に電極窓形成用の酸化膜窓明けを行う。この際注意すべきことは、アノードの電極（９）以外の部分に酸化膜（６）を残すことである。その後それぞれに電極（７，８，９，１１）を形成して完成する。この電極８及び１２は電極窓あけ部から隣接する酸化膜の上にそれぞれチップの外方と内方に向かって張り出すように形成する。その理由はこの部分でそれぞれその部分に伸びてくる空亡層に対してチャンネルストップ効果を持たせるためである（特許出願中）。裏面の電極９の周辺は酸化膜を残すと説明したが、その理由はチップの切断後組み立てを行うが、裏面のアノード電極（９）がチップ周辺に於いて酸化膜の上側でパッケージ金属と接触しないようにするためである。必要に応じてチップ下部のエッジをエッチングなどで、えぐっておく必要がある。

耐圧６００Ｖ、１Ａのサイリスタの場合には、図４に示すようにガードリングは表面に１本だけ必要である。チップサイズは約１．４ｍｍである。ウェファーの抵抗率は５０オームｃｍ、ウェファー厚さは約２１０ミクロンである。主拡散層（２）端及びトレンチ（５）の内側端からガードリング（４）まではマスク上でそれぞれ７５ミクロンである。その際周辺Ｐ拡散領域（５）形成以前に、主表面の同領域に当たるところに深さ約１１０ミクロンのトレンチ（１０）を掘っておく。トレンチの作り方はＲＩＥ法もあるがダイシングに用いるブレードで切込みを入れ、その後その表面を溶液で少しエッチしておくことが生産的である。幅は約５０ミクロン。その後表裏主ＰＮ接合形成の酸化膜窓明けを行い、ボロン拡散３０ミクロンを行い１回の拡散で分離拡散も完成させる。その後の工程は実施例１と同様である。

本発明を示すチップ断面図 本発明を示すチップ平面図 従来の構造を示すチップ断面図 本発明の他の応用例１ 本発明の他の応用例２ 本発明の他の応用例３

符号の説明

１．Ｎ型基板
２．Ｐ型拡散領域
３．Ｎ＋拡散領域、カソード
４．Ｐ型拡散領域、ガードリング
５．Ｐ型拡散領域、周辺分離拡散領域
６．酸化膜、ＳｉＯ２
７．カソード電極
８．ゲート電極
９．アノード電極
１０．Ｎ＋チャンネルストップ
１１．周辺Ｐ型分離層電極
１２．トレンチ
１３．Ｐ＋基板（張り合わせ基板）
１４．張り合わせ面（Ｐ＋基板とＮ基板の接合面）
ａ−ａ’切断面（図１に示す断面図）
ｂ−ｂ’中心線（チップの中心線、ゲート電極８は中心線から外れているために見えない）
ｃ−ｃ’中心線（同上）
ｄ−ｄ’中心線（同上）

Claims (5)

1. 両方向ブロック型プレーナ デバイスの製法に於いて、表面及び裏面のＰ型（Ｎ型）拡散層はその面内に孤立したプレーナ構造であり、チップ周辺部には上記孤立したＰ型（Ｎ型）領域を一定の距離を保って囲繞する独立の閉じた回廊状の拡散領域が表面及び裏面に設けられており、表面及び裏面内の孤立したＰ型（Ｎ型）拡散層よりは表面及び裏面から深く形成され、その両拡散層の深さ方向の先端が結晶内部で一定の距離を保って分離されており、主表面及び裏面のＰＮ接合が逆バイアスされた時にそれらは表面内孤立Ｐ領域のガードリングの役割を果たすと共に、更なる高電圧印加に対して両者を分離しているＮ型（Ｐ型）結晶領域を空亡層が伸び、両者を連結し、結晶内部を通って反対表面のガードリングに電界緩和機能を連結できるプレーナ型高耐圧デバイス。
2. 上記請求項１においてチップ周辺部回廊状拡散領域が同部の両面或いは片面からの回廊状トレンチ形成後に拡散により形成されたもの。
3. 上記請求項１、及び２において表面及び裏面の電界緩和用ガードリングが複数形成されたもの。
4. 上記請求項２においてチップ周辺回廊状拡散はチップ中心部の拡散領域形成と同時に行って形成するもの。
5. 両方向ブロック型プレーナ デバイスの製法において、Ｐ＋基板と薄い高抵抗Ｎ基板を張り合わせ、Ｎ基板表面中心に主Ｐ型領域を設けるデバイスにおいて、チップ周辺にこれを囲繞する回廊状拡散領域を形成するに当たり、適当な深さのトレンチを同部にあらかじめ形成し、主領域の拡散と同時に回廊部拡散を行い、一回の拡散でチップ周辺部を連結したＰ領域で分離する製法。

Images