JPS6246534A - ガラス被覆半導体チツプの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、側面に露出するｐｎ接合をガラス被覆したダ
イオードチック等のガラス被覆半導体チップの製造方法
に関する。

〔従来の技術〕

ガラス被覆ダイオードチップの代表的な製造方法として
第７図に示す方法と、第８図に示す方法とが知らｔてい
る。第７図に示す方法では、第７図ｒＡｌに示す如＜、
ｎ　　型１）領域（２）の上にエピタキシャル成長法で
ｎ型領域（３）を設けたシリコン基板中を用意する。次
に、硼素を拡散させてｐ型領域（４１Ｙ　ｈ成し、更に
ライフタイムキラーとしτ金を拡散させる。こｔｌＶＣ
よシ、高速スイッチング特性を有する整流ダイオードを
構成できるｐ　−ｎ　−ｎ＋三層構造の基板（１）が得
られる。三層構造が形成された後の各領域の厚λは、ｐ
型領域（４；が２０μｍ、ｎ型領域（３１が４０μｍ、
ｎ　型基板領域（２１が２４０μｍである。このダイオ
ードでは。

リーチスルー降伏（逆電圧回加時に、ｐｎ接合（５）か
ら主としてｎ型領域（３）に伸びる空乏層がｎ　型領域
（２）に到達することによって誘発さＴする降伏現象】
で耐圧が規定されるようにｎ型領域（３）の比抵抗と厚
みを設計している。

次に、第７図＋Ｂｌに示す如く、弗酸−硝酸系の混酸な
用いたエツチングにより、ｎ型領域＋２１　ＶＣ達する
溝（６）な形成し、この溝（６）の側壁にｐｎ接合＋５
１を露出させる。

次に、第７図（ＯＫ示す如く、溝（６）を冶するシリコ
ン基板＋１）の一方の主表面上ＶｃＰｂＯ系パッシベー
ションガラスからなるガラス被ｉ層（７）を形成する。

なお、ガラス被覆１）ｉｉ（７１は、平坦でない面ＩＩ
ｃ対しても比較的均一な厚さのガラス層を形成できる電
気泳動法（溶液中に懸濁したガラス粉末に重荷を帯びさ
せ、浴液中に配したシリコン基板を一方の電極にして溶
液中に直流ｔＦＦを発生させ、ちょうど電気メッキのよ
うにガラス粉末なシリコン基板に性情させる方法］を用
いてガラス粉末ン基叛（１すに付９Ｍさせ、その後、熱
処理を施してガラス粉末を焼成することによシ形成する
。

次に、第７図（Ｉ）に示す如く、硝酸と塩酸の混酸によ
りガラス被覆層（７１をエツチングして、電極用の開０
（８）を形成する口 次に、第７図■に示す如＜、２Ｉ板（１）のシリコン露
出部にｓ’ａ六メッキ法によシＮｉ電極（９）αωを形
成する。その後、溝部（６）の底部で基板（１）を切断
して、ダイオードチック１ｌｌａ）を守成′：！ぜる。

−万、第８図に示す別の従来方法においては。

テす、第８図（Ａｌに示す如く、第７図（＾１の場合と
同様に、ｎ　型基板領域（２）とｎ型領域（３）とｐ型
領域（４）と〃・ら成るシリコン基板（１）を用意し、
１つ熱酸化によるＳｉｎ、膜α２１（１３）を形成する
。

次に、第８図［Ｅ３１）Ｃ示す如く、第７図（８１と同
様な溝（６）を設ける。

次Ｉ’ｍ、第８図（０に示す如く、ガラス被覆層（７１
を電気泳動法で形成する。電気泳動法では、絶縁膜であ
るｓ　ｒｏ、膜α２０３Ｉの上に昏ゴけとんどガラス粉
末は付着しないので、溝（６；に選択的にガラス被覆層
（７）が形成さ才する。なお、溝＋６１に隣接するＳ　
ｉＯ＊　Ｋｆｉ　（ｌりの周辺部にも電気泳動法におけ
る端部電界集中効果により、ガラス被覆層（７）が形成
される。

次に、第８図１Ｄに示す如く、弗酸系のエツチング液に
よ９１周辺部を残してＳ　ｉｏｎ　Ｈ０２’　Ｙエツチ
ング除去して電極用の開口（８１ン形成する。この時。

層板中の下面の’Ｓ　ｉｏ、膜（１３１も除去する。

次に、第８図（ＥＩＫ示す如く、１！極を形成し、しか
る後湾Ｔ６１　において切断分離し、ダイオードチツ７
　（１）ｂＪン完成させる。

〔発明が解決しようとする間麹虜〕

ところで、第７図の従来方法においては６寸法及び形状
の精度良く、たつ角現性良くガラス被袴層（７）の開口
（８１ケ形成することが困難であった。こＴ′Ｌは、第
８図のＳ　ｉＯ，膜αオｕ９が通常は］μｍｍ上下厚み
であるのに対し、ガラス被覆層（７）の厚２が例えは２
０μｍと非常に厚いπめである。開口（８）の梢直及び
ｐ９現性ン艮〈するためにガラス被覆層（７）ヶ薄く形
成することは可能であるが、ガラスパッシベーションの
効果が不十分となシ、信頼性が低下する。ｆｌｕち、溝
＋６１に形成されるガラス被覆層（７１の厚さがｐ型領
域（４１の上に形成さｉするガラス被ａ層（７）の厚さ
より少し薄くなることもあって、ガラス被覆層（７）馨
薄くすると、溝（６）においてガラス被ｆｆｉ　ＩＩ＋
７１にピンホールが発生する。このピンホールが存在す
ると、チツ７　ｔＨａＪ　Ｙ　Ｉ７−ド接続や樹脂封止
等の組立工程を経て製品とし℃守成させた後に高温逆バ
イアス試験に供すると、比較的鰻時間で特性劣化を起こ
してしまう。

一方、第８図の従来方法によれは、第７図の方法の間趙
は解決される。しかしながら、第８図の方法で作製した
チップ（３１ｂ）Ｙ使用したダイオード製品では、逆電
圧印加中に耐圧が劣化する現象（以下、バイアス劣化と
いう］が発生しや丁いことが判明した。バイアス劣化は
、逆電圧印加中にｐｎ接合（５）から伸びる空乏層がｎ
＋型領領域２）に到達する前に降伏するように設計され
た非リーチスルー降伏タイプの製品よりもリーチスルー
降伏タイプの製品において、顕著に観察された。また、
ｎ”型領域（４）が浅い一１＃１＠に多く発生した。

そこで不発例の目的は、逆方向特性及び信頼性の優れた
カラス被覆半導体チップな容易に製造する方法を提供す
ることにある。

〔間ｗＩ！点ケ解決するための手段〕

上述の如き問題βを解決し、上記目的を達成するための
本発明に係わるガラス被覆牛導体チップの製造方法は、
牛纒体Ｍ板に少なくとも】つのｐｎ接合を形成し、且つ
この半導体Ｍ板上に絶縁膜を形成する工程と、前記半導
体基板の一方の主表面に、前記ｐｎ接合を露出させる深
さに溝ン形成し。

且つこの溝の形成前又は後においてこの溝の周縁部の＃
上絶縁ｇｉケ除去する工程と、前記溝の表面及び＠配信
に膜が除去さｉた前記溝の周縁部に前記泳動法によシ前
＃ｒ、絶縁膜よりも厚い保護用ガラス被積層ケ形成する
工程と、前記溝に囲まｎでいる領域の前牝絶＆膜に開ロ
ケ形成する工程と、前記開口によって露出さｔた前記半
導体基板の表面に電極を形成する工程と、前記溝又はこ
の溝よりも外側において前叱半導体基取ン切断する工程
とを含む。

〔作　用〕

上記本発明の方法では、ガラス被覆層に電極小開ロケ設
けずに、こｔよりも薄い絶縁層に！極用開ロケ設けるの
で、開口を高精度に且つ再埃性良く形成することができ
る。また、上記方法では。

溝の周縁部の絶縁膜を予め除去した上でガラス被覆層を
形成するから、絶縁層からｐｎ接合までの沿面距離が大
きくなシ、絶縁膜に含まれる電荷・の悪影響がｐｎ接合
近傍に及ぶ確率が非常に小さくなると共に、絶縁膜を設
けることによって半導体基板に生じる歪みの影響が溝に
露出するｐｎ接合近傍まで及ぶ確率が低くなる。従って
、バイアス劣化等の逆方向特性不良の発生が少なくなる
。

〔実施例〕

次に、第］図〜第５図ケ診照して本発明の実施例に係わ
るガラス被検ダイオードチップの製造方法を説明する。

まず、第１図（Ａｌに示す如＜、　ｎ　型基板頭載（２
）とｎ型領域（３１とｐ　型領域（４）とから成るシリ
コシ基板＋１）の一方及び他方の主表面に熱酸化のＳｉ
ｎ、膜α力α３１を有するものを、第８図ＴＡＩと同様
に形成する。

次に、第１図（Ｂｌに示すように、弗酸−硝酸系の混酸
を用いたエツチングによって、基［１）１の上面に浅い
溝ａ４Ｉｙｒ形成すると同時に基板山の下面に浅いマー
カライン用溝α５１ケ形成する。上面の溝α４１は。

十 ｐＦＪ頒域（４１の一部も除去をしているが、　Ｓｉｎ
、膜０２ヲ除去することケ目的とするものであるから。

ｐｎ接合（５）を露出させないように十分に浅く形成さ
ｔている。なお、この溝α４Ｉはｓｈｏ、膜α４１を島
状に残存させるために環状に形成さｊている。下面の溝
ｕ５１＆″ｔ、厚板１）１を複数のチップに切断すると
きのマ一カラインヶ与えるものである。

次に、第】図（０及び第２図に示す如く、弗酸−硝酸系
の混酸を用いたエツチングによって、浅い溝Ｉの中にｎ
　型領域（２１に違する深い溝（６）馨形成し、ｐｎ接
合（５）を露出させる。溝（６）α４Ｉ（１シはシリコ
ンウェハー中のイ固々のダイオードチップの区画に対応
するように網状に形成さすｊている。従って。

５ｉｏｔ膜ａ′Ｌ！Ｊ＆プ島状に残存し、溝（６）α旬
によって環状Ｑて囲まれている。

次に、第】図（ＩＪＩに示す如く、溝（６１（１４＋の
表面上にガラス被覆層（７）を電気泳動法により形成す
る。第８図Ｃ）ト同じ＜　、　５ｉＯｔ＃ＱＺＩ７Ｊ　
上Ｋ　Ｇ２　、　ソ（７）周辺部ケ除いてはほとんどガ
ラス被覆＃　（７＋は形成されない。電気泳動法でガラ
ス粉末ケ付Ｎさせる１稈において、溶液としてはイング
ロビルアルコールが使用さｎ、ガラス粉末に電荷を付与
する電解質としてはアンモニアまたは専用の界面活性剤
が使用さハる。

次に、第１図［Ｆ］に示す如く、弗酸系のエツチングｇ
によｐ、ガラス被接Ｎ（７）で被覆されている周辺部を
残してＳｉｎ、膜α１）択的にエツチング除去し、！極
用の開口（８）ン彫成する。こす１と同時に基板（１；
の下面の５ｉｘｔｈ（１３）もエツチング除去する。

次に、第１図（Ｄ及び第３図に示す如く、基板＋１）の
上面の開口（８１内と、基板（１）の下面とに無電界メ
ッキ法によシＮｉ電極（９）ａωを形成し、その後、マ
ーカラインとしての溝０５１に沿って基板１）１’に切
断し。

個々のダイオードチップ（ＩＩＣ）　Ｋ分離する。

ダイオードチップＩＩＩｃ）　Ｙ第】図〜第３図の方法
で作製すると、薄いＳ　ｉＯ，膜ａカに開口（８１を設
けるので、この開口（８）の寸法精度が高くなる。また
。

逆方向不良が少なくなシ０％にバイアス劣化が大幅に減
少した。

逆方向不良の改善効果ケ調べるために、第８図の従来例
と本実施例との両方ＶＣ訃いて、／１・、中。

大の３種類の寸法のチップを夫々作製し、これ等の逆方
向不良モードの発生率ン求めたところ、次表の結果が得
ろ１″Ｌだ。なお、逆方向不良モードは。

逆電圧−逆電流特性の不安定パターンと、逆電圧−逆電
ｆｉ％性のループ状パターンと、バイアス劣化との３つ
に分類さｊている。

この表から明らかなように１本発明によれば。

バイアス劣化を了大幅に減少し、更に不安定パターンや
ループ状パターンも減少している。

逆方向不良が減少する理由は明確には判かつていないが
１次のように考えている。第８図［Ｆ］の一部を拡大図
示する第４図の従来例のダイオードチップ（ｌｌｂ）の
場合、及び第】図（Ｐの一部を拡大図示する第５図のダ
イオードチップ＋ＩＩＣ）において。

ｓｉｏ、膜１号１シリコンに比べて熱膨張係数か一桁程
度小さいため、　Ｓｉｎ、膜α２とｐ　型領域（４）の
界面付近には、これらの熱膨張係数の違いに伴う残留余
が存在する。この残留φ）２　、　Ｓｉｇｍａ（１３の
端部（１２ａ）に集中して住じ、第４図の領域ルおよび
第５図の領域αｎの近辺でシリコン結晶に対する残留歪
の影！＃が強まシ、残留歪の影響がｐｎ接合まで及ぶと
逆方向不良モードとたつ１：現わｎる。

第４図の従来例の場合、領域Ｕ（へ）がシリコン結晶の
主表面と側面との境界に位ｇＩｔ、″′ｆるｋめに、シ
リコン結晶が残留妙の影４１）’＆受けや丁＜、ｐｎ接
合１５１　Ｋ残留歪の影響が及ぶ確率が旨い。しかも、
特性変動に影響の大きいｐｎ接合１５）の露出部（５ａ
）ケ言む溝（６）の表面がｓｉｏ、膜の端部（１２ａ）
に近いため。

残留φの影響が及ぶ確率が高い。また、　Ｓｉｎ、膜Ｕ
Ｚ中に存在するＮａイオン等のプラス電荷による静電ボ
テフシ−１−ンの影響も、溝（６）の表面に及びやす（
１゜ 一方、第５図の不発明に従つツ施例の場合、領域αηが
シリフン結晶の上面と側面との境ｎ端α校から離れてい
るために、第４図の従来例に比べると。

シリコン結晶が残留歪の影響を受ける度合いが小さく、
ｐｎｎ接合５）に残留歪の影＠１が及ぶ確率は低い。し
かも、ｐｎ接合の露出＃　（５ａＪがＳ　ｉＯ，膜の端
部（３：ｌＪから離間しているので、残留歪の影響およ
びＳ　ｉＯ，膜じ中の電荷の影響が溝（６１の表面に及
ぶ＃率は非常に小さい。従って１本実施例によれば。

従来例と比較し、バイアス劣化等の逆方向不良モードの
発生が大幅に少なくなる。

〔変形例〕

不発ａＡは上述の実施例に限定さｒるものでなく。

例えば次の変形例が可能なものである。

［ａｌ　　溝ｔ１４１ケ形成しｔｐ　型領域（４）まで
エツチングぜずに、溝ｕ４１に相当する部分のＳ　ｉＱ
、膜Ｇｚのみケ第６図に示す如くエツチングで除去して
、この部分と溝（６）の表面とにガラス被積層（７１を
設け、第６図に示すようにダイオードテラ７　（１）ｄ
Ｊを作製してもよい。ただしこの場合、　ｓｉｏ、膜ａ
カのエッチングヶ溝ａシの形成工程と同時に行うＣとが
できないので、溝■を形成する場合［ｉｆｆ　、フォト
エツチングの工程（〕オドレジスト塗布、露光、現像、
エツチング、フォトレジスト除去といった一連の選択エ
ツチングの工程】が】回追加さｎることになる。

（ｂｌ　　溝α勾のエツチング工程あるいは第６図に示
す如く溝α句に対応するように５ｉｌｌ膜Ｕカをエツチ
ング除去する工程は、深い溝（６）の形成工程の後工程
とじ℃もよい。

（ｃｌ　　シリコンＭ　ａ　１）１としてエビタキシャ
ルウエハン使用した例を示したが、ｎ型基板にｐ型領域
とｎ型仙域ケ不純物拡散で形成してｐ−ｎ−ｎ＋＋ の三層ダイオード構造ケ作製してもよい。

（ｄｉ　　ダイオード以外のトランジスタやサイリスタ
にも本発明を適用することができる。またり−チスルー
降伏で耐圧が規定さｔているタイプの半導体チツ１の場
合に本発明は顕著な改！！効果が得られているが、リー
チスルー降伏に至る前にアバランシェ降伏を起こ丁卯リ
ーチスルー降伏タイプの半導体チップにも適用できる。

〔発明の効果〕

上述力為ら明らかな如く１本発明によれば、バイアス劣
化等の逆方向不良の発生率が大幅に少なくなる。また、
逆方向特性及び消和性の優ｊたガラス被覆半導体チツ１
ン高い寸法精度ン有して容易ＶＣ製造することかできる
。

【図面の簡単な説明】

第】図（八）〜（Ｄは本発明の１実施例に係わるガラス
被株ダイオードチツズの製造工程ケ説明するための断面
図。 第２図は第１図（ＯＫ対応する工程における基板表面を
示す平面図、 第３囚＆ゴｗＪ］図（Ｆ′１のダイオードチップの平面
図。 第４図及び第５図は作用効果を説明するために第８図（
Ｄ及び第）１）９ｆＦｌの一部乞拡大して夫々示すＭ面
図。 第６図は本発明の変形例に係わるガラス被覆ダイオード
チップを示す断面図。 第７図（Ａｔへ（Ｅｌは従来のガラス被覆ダイオードチ
ップの製造工程を説明するための断面図。 第８図（Ａｔへ（Ｅｌは従来の別のガラス被覆ダイオー
ドチップの製造工程を説明するための断面図である。 ｉｆｆ・・・基板、（３）・・・ｎ型佃琥、（４）・・
・ｐ　型領域、（５）・・・ｐｎ接合、（６ｊ・・・溝
、（７）・・・ガラス被積層、（８１・・・開口。 （９）・・・電極、Ｇｚ・・・Ｓｉｎ、膜、　ｔ１４１
・・・浅い溝。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板に少なくとも１つのｐｎ接合を形成し
   、且つこの半導体基板上に絶縁膜を形成する工程と、 前記半導体基板の一方の主表面に、前記ｐｎ接合を露出
   させる深さに溝を形成し、且つこの溝の形成前又は後に
   おいてこの溝の周縁部の前記絶縁膜を除去する工程と、 前記溝の表面及び前記絶縁膜が除去された前記溝の周縁
   部に電気泳動法により前記絶縁膜よりも厚い保護用ガラ
   ス被覆層を形成する工程と、前記溝に囲まれている領域
   の前記絶縁膜に開口を形成する工程と、 前記開口によつて露出された前記半導体基板の表面に電
   極を形成する工程と、 前記溝又はこの溝よりも外側において前記半導体基板を
   切断する工程と を含むことを特徴とするガラス被覆半導体チップの製造
   方法。
2. （２）前記溝を形成し、且つ前記絶縁膜を除去する工程
   は、 前記ｐｎ接合を露出させない深さを有する浅い溝を形成
   することによつて前記絶縁膜を島状に残存させるように
   前記絶縁膜を除去する工程と、前記浅い溝の中に前記ｐ
   ｎ接合を露出させる深さを有する深い溝を形成する工程
   と を含むものである特許請求の範囲第１項記載のガラス被
   覆半導体チップの製造方法。
3. （３）前記溝を形成し、且つ前記絶縁膜を除去する工程
   は、 前記絶縁膜を島状に残存させるように前記絶縁膜のみを
   除去する工程と、 前記絶縁膜を除去した領域内に前記ｐｎ接合を露出させ
   るように溝を形成する工程と を含むものである特許請求の範囲第１項記載のガラス被
   覆半導体チップの製造方法。