JPS5836495B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5836495B2
JPS5836495B2 JP48066191A JP6619173A JPS5836495B2 JP S5836495 B2 JPS5836495 B2 JP S5836495B2 JP 48066191 A JP48066191 A JP 48066191A JP 6619173 A JP6619173 A JP 6619173A JP S5836495 B2 JPS5836495 B2 JP S5836495B2
Authority
JP
Japan
Prior art keywords
junction
ohmic contact
layer
pellet
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP48066191A
Other languages
English (en)
Other versions
JPS5017176A (ja
Inventor
丈祐 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP48066191A priority Critical patent/JPS5836495B2/ja
Publication of JPS5017176A publication Critical patent/JPS5017176A/ja
Publication of JPS5836495B2 publication Critical patent/JPS5836495B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 この発明は半導体ペレットの周辺部を耐エッチング性の
絶縁膜で覆うようにした半導体装置の製造方法に関する
ものである。
一般にメサ型半導体装置は、PN接合を有する半導体ウ
エノ・を適当な方法で多数のペレットに分割し、PN接
合の露出した切断面を腐蝕液でエッチングする方法が行
なわれている。
第1図はそのような従来の製造方法の一例を示す断面図
である。
多くの場合、捷ず素材のシリコンウエ・・の両面に適当
な不純物を拡散してP+NN+接合を形或し、次いでそ
の両面にニッケル、金などのオーミツクコンタクト層を
メッキ等により形成した後、適当な大きさのペレットに
分割するプロセスが用いられている。
第1図aは、このように分割されたべレット1の断面図
で、P+NN十接合を有する半導体基体2の両面に、ニ
ッケルと金を逐次メッキしてなるオーミツクコンタクト
層3を介して鉛を主体とする半田層4を融着したもので
ある。
第1図において、5はN形の高比抵抗層、6はP十拡散
層、7は両層5,6間に形戒されるP+N接合、8はN
+拡散層、9は両層5,8間に形或されるNN十接合で
ある。
このペレット1は、硝酸と弗酸を主とするエッチング液
にて、すでに分割されてP+N接合7が露出した側面を
エッチングし、その表面の破砕層を除去すると共にイオ
ン等の汚れのない清浄な表面状態に仕上げられる。
第1図bは、上記側面エッチング後の断面図を示す。
上記オーミツクコンタクト層3とこれに接した低比抵抗
拡散層6,8が、半田層4やN形高比抵抗層5よりもエ
ッチングされ易いため、半田層4と半導体義体2の間に
、エッチングによって喰われた空隙10ができる。
この空隙10は、かなり狭い間隔で半導体基体2の側面
より深いところ捷でできる。
その結果オーミツクコンタクト層3が剥れやすく、昔た
この部分を化学的にきれいに洗浄することが困難になる
第1図Cは、ペレット1を他の電極体11に半田付けし
た状態を示す断面図である。
電極体11は銅のような電極材料からなり、下側の半田
層4の溶融によって半導体基体2と半田付けされる。
この時、電極体11側の半田層4ぱ空隙10の力に盛上
がり、反対側の半田層4は下側に垂れ下つ+ てPN接合70表面に付着し、P+N接合7を短絡させ
たりP+N接合7の逆特性を劣化させる場合がある。
このように半導体基体2の側面をエッチングすると、エ
ッチングされやすいニッケル、金などのオーミツクコン
タクト層3とそれに接する半導体基体の表面が著しく喰
い込捷れるため、この種の半導体装置の製造歩留が低く
安定しない問題点が生じていた。
この発明は上記問題点を解決するためになされたもので
、高耐圧でかつ特性の安定した半導体装置を歩留り良く
製造する方法を提供するものである。
即ち、この発明の特徴は、シリコン酸化膜のような絶縁
膜を半導体基体の主面上に設け、これに窓あけを行なっ
て格子状あるいは環状とし、窓あけ部分に電極のオーミ
ツクコンタクト層を設け、その後絶縁膜上でペレットに
分割しエッチングしようとするもので、分割されたペレ
ットの上記オーミツクコンタクト層の周辺部には絶縁膜
が残っているため、ペレットとオーミツクコンタクト層
の界面近傍のサイドエッチングが防止され、筐た半田付
けにおいて余分な半田が横方向に流れてPN接合表面に
広がらないようにしようとするものである。
以下、この発明について第2図に示すこの発明の一実施
例を用いて詳細に説明する。
第2図はこの発明の一実施例の製造工程を示す断面図で
、第2図aぱペレット12に分割する前のシリコンウエ
ハの断面図を示す。
第1図の従来のものと同様に、N形高比抵抗層5、P+
拡散層6およびN十拡散層8がシリコンウエ・・内に形
成されている。
1たシリコンウエハの両主面14には、格子状のシリコ
ン酸化膜13が選択的に設けられている。
このシリコン酸化膜13は、後でペレット12に分割し
たときペレット12の縁部に残るように、予め所定の寸
法形状になるよう配置される。
シリコン酸化膜13は、厚さが約1.5ミクロンで、熱
酸化によって成長させた酸化膜にホトエッチングの技法
で窓あけを行なって格子状に形或する。
この酸化膜が除去されたシリコンウエハの両主面14に
ニッケル、金等のメッキをしてシンターシ、シリコンウ
エハとのオーミツクコンタクト層3を形成する。
次にオーミックコンタクト層3の表面に、鉛を主体とし
た半田層4を熔着する。
それから格子状のシリコン酸化膜13の中心を通って切
断し、ペレット12を得る。
この切断の方法には、既知のダイヤモンドを使ったスク
ライブ法あるいはレーザスクライブ法が利用できる。
第2図bぱ、このようにしてペレット12に分割した状
態を示す。
次に、分割によってペレット12の側面にP+N接合7
が露出した半導体基体2の側面をエッチングする。
エッチング液として、硝酸と弗酸を混合したものを用い
る。
このとき半田層4とペレット12の縁部にあるシリコン
酸化膜13は、エッチング液に対するマスクとして作用
する。
シリコン酸化膜13は、硝酸と弗酸からなるエッチング
液によって徐々にエッチングされるが、シリコンよりも
エッチング速さが小さいため上記マスクとして使用し得
るものであり、半導体基体2の側面のエッチングが完了
する1で幾らか残存するように、予め厚く或長してトく
ことが必要である。
このようにすれば、第2図Cに示すように半導体基体2
の側面のみがエッチングされ、第1図bにみられるよう
にオーミツクコンタクト層3とその界面近傍の半導体基
体2がエツタングされて空隙ができるという現象が生じ
ない。
第2図Cはこのようにして作られたダイオードペレット
12を示している。
このペレット12を、第2図dのように電極体11に半
田層4を利用して鑞付けする。
その際、半田層4が再度融解するが、半導体基体2の縁
部に残されたシリコン酸化膜13は半田層4と濡れない
ため、半田層4が横方向へ拡がるのを防止し、半導体基
体2の側面に流れてPN接合の逆特性の劣化や、あるい
は短絡を起さない働きをする。
1たシリコン酸化膜13は、オーミソクコンタクト層3
および半田層4とPN接合の端縁とを隔離するため、エ
ッチングにおける金属イオンによる汚染の機会を少くシ
、沿面の放電距離を大きくする作用がある。
以上、この発明についてこの発明の一実施例を用いて説
明したが、必らずしもこれに限定されるものではない。
すなわち、シリコン酸化膜の代りにシリコン窒?膜や酸
化アルミニウムのような無機絶縁物を用いること、ある
いはこれらの絶縁物の被膜を組合わせて用いることもで
きる。
1たシリコン材料の代りにこれ以外の他の半導体材料か
らなるウエハを用いた半導体装置の製造にも用いること
ができる。
捷たダイオードに限らずトランジスタ、サイリスタ等の
他の半導体装置の製造についても同様に適用できる。
以上のように、この発明は、半導体ウエ・・からペレッ
トに分割する以前に予め帯状の絶縁膜を、分割を予定す
る線に重なるように設けることによってオーミツクコン
タクト層の周辺部のエッチングヲ防止し、オーツクコン
タクト層や半田層とペレット側面のPN接合端縁とを隔
離することを特徴としている。
この結果、この発明によって得られる効果は次の通りで
ある。
(1)ペレット側面にPN接合の端縁が露出した半導体
基体の表面のエッチングにむいて、エッチングの防止を
行なうべき部分を簡単かつ確実にマスクできる。
(2)上記ペレット側面の半導体基体表面とオーミソク
コンタクト層とを上記絶縁膜によって隔離するので、オ
ーミツクコンタクト層の金属イオンにより、上記PN接
合の露出した半導体基体表面の汚染が少なくなり、筐た
電極間の沿面距離が長くなる。
(3)必要に応じ電極の半田付けを行なう際、半田がペ
レット上を横方向に流れ難くなり、逆特性の劣化、短絡
が防止できる。
(4)エッチングが、分割された上記ペレットの側面か
らのみ進行するので、エッチング後のペレットの形状が
整っており、素子特性の均一なものが得られる。
【図面の簡単な説明】
第1図a”−cは、従来のメサ芸半導体装置の製造工程
を示す断面図である。 第2図a−dは、この発明の一実施例の製造工程を示す
断面図である。 なお図中同一符号は、同一又は相当部分を表わす。 2・・・半導体基体、3・・・オーミツクコンタクト層
、4・・・半田層、7・・・PN接合、12・・・ペレ
ット、13・・・絶縁膜。

Claims (1)

    【特許請求の範囲】
  1. I PN接合を有する半導体基体からなる半導体ウエ
    ハの少なくとも一方の主面上の複数個のペレットに分割
    すべき個所に絶縁膜を選択的に設ける第1の工程、前記
    半導体基体の主面上に前記絶縁膜と隣接してオーミツク
    コンタクト層を設ける第2の工程、前記オーミツクコン
    タクト層の外面に半田層を形成する第3の工程、前記絶
    縁膜を通って前記ペレットに分割し前記半導体基体の外
    層の周辺部を覆うように前記絶縁膜を残す第4の工程、
    前記ペレットの側面をエッチングする第5の工程を具備
    したことを特徴とする半導体装置の製造方法。
JP48066191A 1973-06-12 1973-06-12 半導体装置の製造方法 Expired JPS5836495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP48066191A JPS5836495B2 (ja) 1973-06-12 1973-06-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48066191A JPS5836495B2 (ja) 1973-06-12 1973-06-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5017176A JPS5017176A (ja) 1975-02-22
JPS5836495B2 true JPS5836495B2 (ja) 1983-08-09

Family

ID=13308694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP48066191A Expired JPS5836495B2 (ja) 1973-06-12 1973-06-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5836495B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH649789A5 (de) * 1980-09-29 1985-06-14 Sandoz Ag Elektrolytische zelle.
JPS5886743A (ja) * 1981-11-18 1983-05-24 Nec Home Electronics Ltd 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114365A (ja) * 1973-02-28 1974-10-31
JPS506144A (ja) * 1973-05-18 1975-01-22

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114365A (ja) * 1973-02-28 1974-10-31
JPS506144A (ja) * 1973-05-18 1975-01-22

Also Published As

Publication number Publication date
JPS5017176A (ja) 1975-02-22

Similar Documents

Publication Publication Date Title
US3608186A (en) Semiconductor device manufacture with junction passivation
US3775200A (en) Schottky contact devices and method of manufacture
US4179794A (en) Process of manufacturing semiconductor devices
JPH11297980A (ja) のこ引きにより切り離されるメサ構造の半導体チップ
US3351825A (en) Semiconductor device having an anodized protective film thereon and method of manufacturing same
JPH1140797A (ja) 半導体装置及びその製造方法
US3427708A (en) Semiconductor
US2911706A (en) Method of making a semi-conductor device
US4524376A (en) Corrugated semiconductor device
US3166448A (en) Method for producing rib transistor
JPS5847852B2 (ja) 半導体装置における埋込みコンタクトの形成方法
JPS5836495B2 (ja) 半導体装置の製造方法
JP2005183891A (ja) 双方向ブロック型プレーナデバイスの構造と製法
JP2000294805A (ja) ショットキバリアダイオード及びその製造方法
US3099776A (en) Indium antimonide transistor
US3448354A (en) Semiconductor device having increased resistance to second breakdown
JPH0728044B2 (ja) ガラス被覆半導体チツプの製造方法
JPS5950104B2 (ja) ハンドウタイソウチ
US3739239A (en) Semiconductor device and method of manufacturing the device
US3270255A (en) Silicon rectifying junction structures for electric power and process of production thereof
US4320571A (en) Stencil mask process for high power, high speed controlled rectifiers
JPS584815B2 (ja) 半導体装置の製造方法
JP7469134B2 (ja) SiC半導体装置及びSiC半導体装置製造方法
JPS6412105B2 (ja)
JPS6156617B2 (ja)