CN106910769A - 台面型半导体器件及其制造方法 - Google Patents
台面型半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN106910769A CN106910769A CN201710192418.0A CN201710192418A CN106910769A CN 106910769 A CN106910769 A CN 106910769A CN 201710192418 A CN201710192418 A CN 201710192418A CN 106910769 A CN106910769 A CN 106910769A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- semiconductor layer
- groove
- layer
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 13
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000007738 vacuum evaporation Methods 0.000 claims 1
- 239000000356 contaminant Substances 0.000 abstract description 3
- 230000000415 inactivating effect Effects 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 206010011376 Crepitations Diseases 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 210000002421 cell wall Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
本发明公开了一种台面型半导体器件的制造方法，包括N+型半导体衬底；N型半导体层，接合于所述N+型半导体衬底的表面；P+型半导体层，接合于所述N型半导体层的表面，与所述N型半导体层共同形成PN接合部；第一沟槽，从所述P+型半导体层的表面到达所述N型半导体层中；钝化层，填充于所述第一沟槽内；第二沟槽，位于相邻的两个第一沟槽之间；钝化薄膜，设在第二沟槽的表面；金属层，形成在所述P+型半导体层和N+型半导体衬底的表面。本发明可以很好的阻隔开外界杂质，抑制破裂、微裂纹的产生，从而可以获得更佳的钝化性能，实现高性能、高可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，尤其是一种台面型半导体器件及其制造方法。
背景技术
在以往的台面型(Mesa型)半导体器件中，已知的以下几种形成钝化层及金属层的方法，如刀刮法、电泳法、光阻玻璃法、CVD等，均采用将完成PN结制作的晶片腐蚀出窄槽，在槽壁上涂布或烧结玻璃等单层或者多层绝缘膜形成钝化层，然后在半导体层的表面上制作电极。玻璃属于一种脆性材料，这些方法形成的玻璃厚度大多不均匀，且后续切割成单颗芯片时，玻璃层是脆性材料在切割断面处易产生微裂纹；以往台面型半导体器件的玻璃钝化层位于芯片的最外侧，易受到碰撞等损伤，也会导致产生微裂纹。这些裂纹在使用中会逐渐扩展，从而影响到PN结乃至整个芯片，导致器件寿命降低或很快失效。另外，之后利用电镀法等形成金属层时，易在钝化层上附着金属，因钝化层都较薄，影响PN结的电场分布和器件的耐ESD能力，降低了器件的可靠性。
发明内容
本发明所要解决的技术问题是克服现有技术的缺陷，提供一种高性能、高可靠性、和使用寿命长的台面型半导体器件。
实现本发明的第一个目的的技术方案是：一种台面型半导体器件，包括N+型半导体衬底；N型半导体层，接合于所述N+型半导体衬底的表面；P+型半导体层，接合于所述N型半导体层的表面，与所述N型半导体层共同形成PN接合部；第一沟槽，从所述P+型半导体层的表面到达所述N型半导体层中；钝化层，填充于所述第一沟槽内；第二沟槽，位于相邻的两个第一沟槽之间；钝化薄膜，设在第二沟槽的表面；金属层，形成在所述P+型半导体层和N+型半导体衬底的表面。
进一步地，所述钝化薄膜延伸到所述第一沟槽的钝化层上。
进一步地，所述钝化层由SiO2、Si3N4、SIPOS、SiC、聚酰亚胺、玻璃中的一种或多种材料固化制作形成。
本发明的第二个目的是提供前述台面型半导体器件的制造方法。
实现本发明第二个目的的技术方案是：一种台面型半导体器件的制造方法，包括以下步骤：
①、首先通过半导体扩散、离子注入制程制作出一半导体基体，该半导体基体包括N+型半导体衬底、N型半导体层和P+型半导体层；
②、在半导体基体的P+型半导体层的整个表面上采用蚀刻的方式刻蚀出深度超过PN接合部的第一沟槽；
③、将上述第一沟槽内部填充满钝化材料，形成钝化层；
④、采用蚀刻的方式，将上述钝化层间连接的部分刻蚀出第二沟槽；
⑤、第二沟槽表面通过高温氧化、CVD或者涂敷法形成钝化薄膜；
⑥、通过丝网印刷或者光敏蚀刻的方式在半导体基体上表面开出窗口，并在窗口中及半导体基体下表面利用电镀、溅射或者真空蒸镀的方法形成金属层；
⑦、通过热处理在半导体基体与金属层的接合面处形成金属硅化物。
所述步骤②的工艺具体为：先在半导体基体的P+型半导体层的整个表面上设置光敏抗蚀膜，利用光刻技术进行开口，形成掩膜，利用蚀刻液从掩膜露出的P+型半导体层的表面开始，蚀刻到超过PN接合部的深度，去除掩膜，P+型半导体层成为台面突出的形状；
所述步骤③的工艺具体为：将第一沟槽内填充满玻璃浆，然后采用温度500～900℃，时间50～80分钟的烧结处理，形成钝化层。
所述步骤③中，钝化层也可采用依次生成高温氧化层、SIPOS层、玻璃层等复合钝化的方式制作。
所述步骤④中的工艺具体为：在半导体基体的P+型半导体层的整个表面和上述钝化层上设置光敏抗蚀膜，利用光刻技术进行开口，形成掩膜，利用蚀刻液从掩膜露出P+型半导体层的表面开始，蚀刻出第二沟槽，去除掩膜，P+型半导体层和上述钝化层剩余部分一起成为台面突出的形状。
所述步骤⑦中的热处理的具体步骤为：在真空中进行温度300℃～700℃、时间40～80分钟的高温合金化处理，形成接合面的金属硅化物。
所述步骤②和步骤④中的蚀刻液为氢氟酸、硝酸和乙酸的混合液。
采用了上述技术方案，本发明具有以下的有益效果：
(1)本发明的钝化层均匀且厚，可以很好的阻隔开外界杂质，从而可以获得最佳的钝化性能。
(2)本发明可以形成较深的沟槽，即使PN接合部耗尽层增宽时也不会暴露到芯片截断面，从而实现器件的更高耐压。
(3)本发明的切断面不含有脆性材质，能够抑制破裂、微裂纹的产生，且切断面与半导体结面距离较远，有效降低了切断面的影响，有效实现了台面型半导体器件的高性能、高可靠性。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1～图5是表示本发明实施方式的台面型半导体器件及其制造方法的剖视图；
其中，图5是表示本发明台面型半导体器件的剖视图。
图中：1、N+型半导体衬底，2、N型半导体层，3、P+型半导体层，4、PN接合部，5、第一沟槽，6、第二沟槽，7、钝化薄膜，8、金属层，9、掩膜。
具体实施方式
为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
如图5所示的一种台面型半导体器件，包括N+型半导体衬底1；N型半导体层2，接合于所述N+型半导体衬底1的表面；P+型半导体层3，接合于所述N型半导体层2的表面，与所述N型半导体层2共同形成PN接合部4；第一沟槽5，从所述P+型半导体层3的表面到达所述N型半导体层2中；钝化层，填充于所述第一沟槽5内；第二沟槽6，位于相邻的两个第一沟槽5之间；钝化薄膜7，设在所述第二沟槽6的表面；金属层8，形成在所述P+型半导体层3和N+型半导体衬底1的表面。
具体地，第二沟槽6的深度超过第一沟槽5的深度，第一沟槽5的宽度为350μm-450μm，深度为35μm-45μm。第一沟槽5的宽深比大，底部平坦，填充的钝化层完全填满第一沟槽5。
具体地，该钝化层由SiO2、Si3N4、SIPOS、SiC、聚酰亚胺、玻璃等中的一种或多种材料固化制作形成。
具体地，该钝化薄膜7为SiO2或者聚酰亚胺薄膜。
如图1至图5所示，一种台面型半导体器件的制造方法，包括以下步骤：
①、首先通过半导体扩散、离子注入制程制作出一半导体基体，该半导体基体包括N+型半导体衬底1、N型半导体层2和P+型半导体层3；
②、在半导体基体的P+型半导体层3的整个表面上采用蚀刻的方式刻蚀出深度超过PN接合部4的第一沟槽5；
③、将上述第一沟槽5内部填充满钝化材料，形成钝化层；
④、采用蚀刻的方式，将上述钝化层间连接的部分刻蚀出第二沟槽6；
⑤、第二沟槽6通过高温氧化、CVD或者涂敷法形成钝化薄膜7；
⑥、通过丝网印刷或者光敏蚀刻的方式在半导体基体上表面开出窗口，并在窗口中及半导体基体下表面利用电镀、溅射或者真空蒸镀的方法形成金属层8；
⑦、通过热处理在半导体基体与金属层的接合面处形成金属硅化物，得到本发明的半导体器件。
步骤②的工艺具体为：先在半导体基体的P+型半导体层3的整个表面上设置光敏抗蚀膜，利用光刻技术进行开口，形成掩膜9，利用蚀刻液从掩膜9露出的P+型半导体层3的表面开始，蚀刻到超过PN接合部4的深度，去除掩膜9，P+型半导体层3成为台面突出的形状；
步骤③的工艺具体为：将第一沟槽5内填充满玻璃浆，然后采用温度500～900℃，时间50～80分钟的烧结处理，形成钝化层。步骤③中，钝化层也可采用依次生成高温氧化层、SIPOS层、玻璃层等复合钝化的方式制作。
步骤④中的工艺具体为：在半导体基体的P+型半导体层3的整个表面和上述钝化层上设置光敏抗蚀膜，利用光刻技术进行开口，形成掩膜9，利用蚀刻液从掩膜9露出P+型半导体层3的表面开始，蚀刻出第二沟槽6，去除掩膜9，P+型半导体层3和上述钝化层剩余部分一起成为台面突出的形状。
步骤⑦中的热处理的具体步骤为：在真空中进行温度300℃～700℃、时间40～80分钟的高温合金化处理，形成接合面的金属硅化物。
步骤②和步骤④中蚀刻方法所用的蚀刻液为氢氟酸、硝酸和乙酸的混合液。
在上述的实施方式中，以作为台面型半导体器件的PN结二极管为例说明了本发明，但本发明并不受此限制。例如，本发明可适用于除PN结二极管外的二极管(例如：肖特基二极管、触发二极管、PIN二极管等)、晶体管(三极管、MOSFET、IGBT等)、可控硅以及其它半导体器件。钝化层的材质仅需考虑作为半导体钝化作用的要求，而不必考虑后续切割的影响。钝化层均匀且厚，可以很好的阻隔开外界杂质，从而可以获得最佳的钝化性能。此外，最终可以形成较深的沟槽，即使PN接合部耗尽层增宽时也不会暴露到芯片截断面，可以实现器件的更高耐压。器件的切断面不在含有脆性材质，能够抑制破裂、微裂纹的产生，且切断面与半导体结面距离较远，有效降低了切断面的影响，这些措施有效实现了台面型半导体器件的高性能、高可靠性。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种台面型半导体器件，包括N+型半导体衬底；N型半导体层，接合于所述N+型半导体衬底的表面；P+型半导体层，接合于所述N型半导体层的表面，与所述N型半导体层共同形成PN接合部；第一沟槽，从所述P+型半导体层的表面到达所述N型半导体层中；钝化层，填充于所述第一沟槽内；第二沟槽，位于相邻的两个第一沟槽之间；钝化薄膜，设在所述第二沟槽的表面；金属层，形成在所述P+型半导体层和N+型半导体衬底的表面。
2.根据权利要求1所述的一种台面型半导体器件，其特征在于：所述钝化薄膜延伸到所述第一沟槽的钝化层上。
3.根据权利要求1所述的一种台面型半导体器件，其特征在于：所述钝化层由SiO2、Si3N4、SIPOS、SiC、聚酰亚胺、玻璃中的一种或多种材料固化制作形成。
4.台面型半导体器件的制造方法，包括以下步骤：
①、首先通过半导体扩散、离子注入制程制作出一半导体基体，该半导体基体包括N+型半导体衬底、N型半导体层和P+型半导体层；
②、在半导体基体的P+型半导体层的整个表面上采用蚀刻的方式刻蚀出深度超过PN接合部的第一沟槽；
③、将上述第一沟槽内部填充满钝化材料，形成钝化层；
④、采用蚀刻的方式，将上述钝化层间连接的部分刻蚀出第二沟槽；
⑤、第二沟槽表面通过高温氧化、CVD或者涂敷法形成钝化薄膜；
⑥、通过丝网印刷或者光敏蚀刻的方式在半导体基体上表面开出窗口，并在窗口中及半导体基体下表面利用电镀、溅射或者真空蒸镀的方法形成金属层；
⑦、通过热处理在半导体基体与金属层的接合面处形成金属硅化物。
5.根据权利要求4所述的台面型半导体器件的制造方法，其特征在于：所述步骤②的工艺具体为：先在半导体基体的P+型半导体层的整个表面上设置光敏抗蚀膜，利用光刻技术进行开口，形成掩膜，利用蚀刻液从掩膜露出的P+型半导体层的表面开始，蚀刻到超过PN接合部的深度，去除掩膜，P+型半导体层成为台面突出的形状。
6.根据权利要求4所述的台面型半导体器件的制造方法，其特征在于：所述步骤③的工艺具体为：将第一沟槽内填充满钝化材料，对其进行温度500～900℃，时间为50～80分钟烧结处理，形成钝化层。
7.根据权利要求4所述的台面型半导体器件的制造方法，其特征在于：所述步骤④中的工艺具体为：在半导体基体的P+型半导体层的整个表面和上述钝化层上设置光敏抗蚀膜，利用光刻技术进行开口，形成掩膜，利用蚀刻液从掩膜露出P+型半导体层的表面开始，蚀刻出第二沟槽，去除掩膜，P+型半导体层和上述钝化层剩余部分一起成为台面突出的形状。
8.根据权利要求4所述的台面型半导体器件的制造方法，其特征在于：所述步骤⑦中的热处理的具体步骤为：在真空中进行温度300℃～700℃、时间40～80分钟的高温合金化处理，形成接合面的金属硅化物。
9.根据权利要求5所述的台面型半导体器件的制造方法，其特征在于：所述步骤②中的蚀刻液为氢氟酸、硝酸和乙酸的混合液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710192418.0A CN106910769A (zh) | 2017-03-28 | 2017-03-28 | 台面型半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710192418.0A CN106910769A (zh) | 2017-03-28 | 2017-03-28 | 台面型半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106910769A true CN106910769A (zh) | 2017-06-30 |
Family
ID=59195845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710192418.0A Pending CN106910769A (zh) | 2017-03-28 | 2017-03-28 | 台面型半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106910769A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234073A (ja) * | 1985-04-10 | 1986-10-18 | Hitachi Ltd | 半導体装置 |
| JPH0728044B2 (ja) * | 1985-08-23 | 1995-03-29 | サンケン電気株式会社 | ガラス被覆半導体チツプの製造方法 |
| CN1199930A (zh) * | 1997-05-19 | 1998-11-25 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
| CN101350378A (zh) * | 2007-07-18 | 2009-01-21 | Jds尤尼弗思公司 | 具有横向扩散结的台面型光电探测器 |
-
2017
- 2017-03-28 CN CN201710192418.0A patent/CN106910769A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234073A (ja) * | 1985-04-10 | 1986-10-18 | Hitachi Ltd | 半導体装置 |
| JPH0728044B2 (ja) * | 1985-08-23 | 1995-03-29 | サンケン電気株式会社 | ガラス被覆半導体チツプの製造方法 |
| CN1199930A (zh) * | 1997-05-19 | 1998-11-25 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
| CN101350378A (zh) * | 2007-07-18 | 2009-01-21 | Jds尤尼弗思公司 | 具有横向扩散结的台面型光电探测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311317B (zh) | 碳化硅半导体装置及其制造方法 | |
| CN106298512A (zh) | 一种快恢复二极管及其制备方法 | |
| US9570408B2 (en) | Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device | |
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN107611236A (zh) | 一种led芯片及其制作方法 | |
| JP2010062524A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN107799616A (zh) | 一种叉指背接触太阳能电池片及其制作方法 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN104681646A (zh) | 碳化硅嵌入式电极平面型光导开关及其制作方法 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN108336207B (zh) | 一种高可靠性led芯片及其制作方法 | |
| CN109659399A (zh) | 一种mwt小掩膜太阳能电池的制备方法 | |
| CN104393031A (zh) | 一种插入层复合结构及其制作方法 | |
| CN108206220A (zh) | 金刚石肖特基二极管的制备方法 | |
| CN110061066B (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN106910769A (zh) | 台面型半导体器件及其制造方法 | |
| KR20110020659A (ko) | 개선된 후면구조를 구비한 후면접합 태양전지 및 그 제조방법 | |
| JPWO2018096642A1 (ja) | 半導体装置の製造方法 | |
| CN107768260A (zh) | 一种平面终端钝化方法及半导体功率器件 | |
| JP2008205398A (ja) | 光電変換素子およびその製造方法 | |
| CN207925512U (zh) | 一种高可靠性led芯片 | |
| CN104103513A (zh) | 一种高反压肖特基二极管制造工艺 | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| JP6235190B1 (ja) | 半導体装置の製造方法 | |
| CN113506826B (zh) | 一种沟槽型碳化硅晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |