JP2010062524A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2010062524A
JP2010062524A JP2009110002A JP2009110002A JP2010062524A JP 2010062524 A JP2010062524 A JP 2010062524A JP 2009110002 A JP2009110002 A JP 2009110002A JP 2009110002 A JP2009110002 A JP 2009110002A JP 2010062524 A JP2010062524 A JP 2010062524A
Authority
JP
Japan
Prior art keywords
film
metal
silicon carbide
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009110002A
Other languages
English (en)
Other versions
JP5458652B2 (ja
Inventor
Masahide Goto
雅秀 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2009110002A priority Critical patent/JP5458652B2/ja
Publication of JP2010062524A publication Critical patent/JP2010062524A/ja
Application granted granted Critical
Publication of JP5458652B2 publication Critical patent/JP5458652B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】炭化珪素半導体基板と電極膜との間のコンタクト抵抗が低く、炭化珪素半導体基板から電極膜が剥離しにくい炭化珪素半導体装置およびその製造方法を提供すること。
【解決手段】p型炭化珪素エピタキシャル層3の表面層に、p+コンタクト領域6を形成する。炭化珪素半導体基板の表面にパッシベーション膜8を形成し、p+コンタクト領域6上のパッシベーション膜8を除去する。ついで、炭化珪素半導体基板の表面に、第1のニッケル膜9、第2のチタン膜10、第3のニッケル膜11を順次積層する。ついで、エッチングにより、p+コンタクト領域6上にのみ、第1のニッケル膜9および第2のチタン膜10を残す。ついで、熱処理を行い、ニッケルシリサイドおよびチタンカーバイドからなるコンタクト電極を形成する。ニッケル膜のエッチングには、酸系薬液を用いる。チタン膜のエッチングには、アンモニア水もしくは過酸化水素水を用いる。
【選択図】図5

Description

この発明は、炭化珪素半導体装置の製造方法に関し、特に、高耐圧縦型半導体装置の製造方法に関する。
単結晶炭化珪素(以下、SiCとする)は、単結晶シリコン(Si)と比べてバンドギャップが広く、絶縁破壊に至る電界強度が大きいという特徴を有している。そのため、SiC基板を用いることにより、Si基板を用いる場合に比べて低オン抵抗および高耐圧な半導体装置を作製することができる。特に、高耐圧半導体装置において、主流のIGBT(Insulated Gate Bipolar Transistor)を、より電力損失の少ないSiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に置き換えることが期待されている。
また、半導体装置から電流を取り出す領域として、半導体基板のおもて面や裏面に金属電極が形成される。応用装置の低損失化を目指すにあたって、この金属電極と半導体基板との間のコンタクト抵抗は無視できない要素となってくる。そのため、半導体基板と金属電極の接合は、低いコンタクト抵抗を有するオーミック接合である必要がある。
そこで、SiC基板にオーミック接合を形成するために広く活用されている方法としては、基板表面上のシリコン酸化膜以外の部分にニッケル膜のパターンを形成し、1000℃以上の熱処理を行った後、ニッケル膜上からシリコン酸化膜上にかけて第2の金属膜のパターンを形成する方法が提案されている(例えば、下記特許文献1参照)。
上述した特許文献1の技術では、n型SiC半導体において、電極材料として、例えばニッケルを用いることで、高濃度にイオン注入されたn型SiC領域(>1019cm-3)の表面で10-6Ω・cm2以下の低いコンタクト抵抗値を示すことが知られている。つまり、応用装置への実用化において、電極材料としてニッケルを用いたn型SiC半導体は極めて有望であるといえる。しかしながら、上述した特許文献1の技術では、熱処理に際し、ニッケルとSiC基板中のシリコンとが結合してニッケルシリサイド(Ni2Si)を生成する。そのため、SiC基板中の余った炭素(C:以下、遊離炭素とする)は、グラファイトを形成し、コンタクト電極の内部や表面に析出してしまう。グラファイトの析出は、コンタクト抵抗の増大や、SiC基板とコンタクト電極との間の密着性の低下などの問題を招くことが知られている。
このような問題に対する解決策の一つとして、SiCを用いた半導体テバイスにおいて、オーミック電極の材質を、炭化物(カーバイド)を形成し易い金属とニッケルとの合金としたことを特徴とするSiC半導体デバイスが提案されている(例えば、下記特許文献2参照)。
また、別の方法として、炭化珪素(SiC)基板を用いた半導体装置の製造方法であって、前記SiC基板の表面に、第2金属からなる層を形成する第2金属層形成工程と、前記第2金属層上に、第1金属からなる層を形成する第1金属層形成工程と、前記第2金属層/前記第1金属層が形成されたSiC基板を、600℃以上で熱処理する熱処理工程とを有してなり、前記第1金属が、ニッケル(Ni)もしくはニッケル合金であり、前記第2金属が、チタン(Ti)、タンタル(Ta)もしくはタングステン(W)であることを特徴とする半導体装置の製造方法が提案されている(例えば、下記特許文献3参照)。
また、オーミック電極を形成するための熱処理方法として、炭化珪素半導体基板上に形成されたn型炭化珪素エピタキシャル層上にオーミック電極用金属を形成した後、窒素ガス(N2)中で900℃以上1000℃以下の温度で熱処理を施し、オーミック接触をとる方法が提案されている(例えば、下記特許文献4参照)。
また、別の熱処理方法として、p型SiC半導体において、電極材料としてチタンおよびアルミニウムを用いる方法が提案されている(例えば、下記非特許文献1参照)。
また、上述した高濃度にイオン注入されたn型SiC領域と同様に、高濃度にイオン注入されたp型SiC領域(>1019cm-3)においても、電極材料としてニッケルを用いた金属電極との接合において、良好なオーミック接合を形成することができ、低いコンタクト抵抗値を示すことが公知である。
特開平8−64801号公報 特開2000−208438号公報 特開2006−344688号公報 特許第3996282号公報
ジェイ・クロフトン(J.Crofton)、外5名、チタニウム アンド アルミナムチタニウム オーミック コンタクツ トゥー ピータイプ エスアイシー(TITANIUM AND ALUMINUM−TITANIUM OHMIC CONTACTS TO p−TYPE SiC)、(英国)、ソリッド ステート エレクトロニクス(Solid−State Electronics)、1997年、第41巻、第11号、p.1725〜1729
しかしながら、実際の半導体装置ではSiC基板上に金属膜を部分的に設けることになるが、上述した特許文献2または3に記載された技術では、実際の半導体装置に即した電極パターンの形成方法について明示されていない。SiC基板の表面に蒸着された電極材料の金属膜(以下、電極膜とする)に電極パターンを形成するには、従来、リフトオフ法やウェットエッチング法が用いられている。リフトオフ法は、フォトレジストで電極の逆パターンを形成し、その上に電極膜を蒸着し、電極膜の不要部分をフォトレジストと共に剥離する方法である。一方、ウェットエッチング法は、電極膜の不要部分をエッチング薬液で溶解する方法である。一般的に、コンタクト抵抗の測定のみを目的とした電極パターンを形成する方法として、リフトオフ法が広く用いられている。しかしながら、この手法では、除去された電極膜が基板表面に再付着するという問題があり、ウェットエッチング法と比べて歩留まりが低くなる。そのため、実プロセスでは、ウェットエッチング法を用いることがより好適であるといえる。
ところが、本発明者が、ウェットエッチング法を用いて、電極膜に電極パターンを形成した結果、次のことが判明した。ニッケル膜に対して電極パターンを形成するには、フォトレジストをマスクにして、例えば、リン酸、硝酸および酢酸の混合液などの酸系薬液によりウェットエッチングを行うことができる。しかしながら、例えば、チタンなどのカーバイドを生成しやすい金属に対して、同様にフォトレジストをマスクとしたウェットエッチングを行う場合、正確に電極パターンを形成できない。その理由は、チタンなどのカーバイドを生成しやすい金属のエッチング薬液として用いるアンモニア水や過酸化水素水は有機物を変質させる性質を有しているため、有機物であるフォトレジストは、簡単にひび割れ、あるいは剥離を起こしてしまう。この変質は、特にパターンの線幅が細い部分で顕著に発生する。また、チタンに使用可能な他のエッチング薬液として緩衝フッ酸があるが、緩衝フッ酸を用いると、層間絶縁膜などに用いられるシリコン酸化膜まで溶けてしまう。これは、効率的な製造工程の構築の妨げとなるなど、製造工程の自由度から見て好ましくない。
また、金属電極膜としてチタンを用いた場合、n型SiC基板とチタンなどの金属電極の接合は、n型SiC基板の表面に金属電極の仕事関数とn型SiC基板の電子親和力の差分の障壁ができるため、整流作用を示すショットキー接合となってしまう。そこで、擬似的にオーミック接合を得る方法として、半導体基板の表面のドーパント濃度を高くして、障壁を通してのトンネル効果により電流が流れるようにする方法がある。しかしながら、通常、n型SiC基板の場合、製造工程上の制約から、半導体基板に金属電極膜を蒸着させただけで熱アニール処理を行い、金属電極を形成している。そのため、n型SiC基板と金属電極の接合がショットキー接合となってしまうことは、コンタクト抵抗を低減させる上で大きな阻害要因の一つとなる恐れがある。これは、上述した特許文献4に記載された技術において、金属電極膜としてチタンを用いる場合でも同様である。
また、SiC基板上に形成された導電型の異なる領域に、異なる電極材料を用いて金属電極を形成する場合、n型SiC領域とp型SiC領域のそれぞれに対して別々に、金属電極膜を積層する工程と電極パターンを形成する工程とを行わなければならない。製造工程を簡略化するためには、n型SiC領域の金属電極およびp型SiC領域の金属電極を、同一の金属を用いて形成し、各領域の金属電極に同時に熱アニール処理を行うことが好ましい。その場合、例えばMOSFETなどのスイッチング素子を製造するにあたって、n型SiC領域だけでなく、p型SiC領域においてもオーミック接合を形成する必要がある。
しかしながら、電極材料として例えばニッケルのように珪化物(シリサイド)を生成しやすい金属を用いた場合に、例えば上述した特許文献2の技術を適用しグラファイトの析出を抑えたとしても、チタンなどのカーバイドを生成しやすい金属は、熱アニール処理後の電気的特性が、n型SiC領域およびp型SiC領域それぞれの領域に対して異なった特性となる。
例えば、金属電極膜としてチタンを用いた場合、希ガス雰囲気中で行われた熱アニール処理により生成されたチタンカーバイド(炭化チタン:TiC)は、p型SiC領域に対してオーミック接合を形成する。一方、n型SiC領域に対しては、1×1019cm-3以上のドーパント濃度でn型SiC領域を形成していない場合、ショットキー接合となってしまう。
また、窒素雰囲気中で行われた熱アニール処理により生成された窒化チタンは、n型SiC領域に対してオーミック接合を形成する。一方、p型SiC領域に対しては、1×1020cm-3以上のドーパント濃度でp型SiC領域を形成したとしても、ショットキー接合となってしまう。
このように、SiC基板上に形成された導電型の異なる領域に金属電極を形成する場合、ショットキー障壁の高さが原因となり、n型SiC領域またはp型SiC領域のいずれかにおいて、半導体装置と金属電極との間のコンタクト抵抗が増大してしまうという問題が発生する。また、このようなトレードオフの関係は、製造工程を増大させる原因となる。
この発明は、上述した従来技術による問題点を解消するため、半導体基板と電極膜との間のコンタクト抵抗が低い炭化珪素半導体装置の製造方法を提供することを目的とする。また、この発明は、半導体基板から電極膜が剥離しにくい炭化珪素半導体装置の製造方法を提供することを目的とする。さらに、この発明は、炭化珪素半導体装置の製造方法において、歩留まりを向上させ、より効率的な製造工程を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素領域の表面に、可溶なエッチング薬液が異なる金属積層膜を2層以上形成する金属膜形成工程と、前記金属積層膜に、ウェットエッチングによって電極パターンを形成するパターン形成工程と、前記パターン形成工程の後に、非酸化性雰囲気中で熱処理を行う熱処理工程と、を含むことを特徴とする。
また、請求項2の発明にかかる炭化珪素半導体装置の製造方法は、請求項1に記載の発明において、前記金属積層膜は、ニッケルからなる第1の金属膜の上または下に、カーバイドを形成しやすい金属を主成分とする第2の金属膜が積層された膜であることを特徴とする。
また、請求項3の発明にかかる炭化珪素半導体装置の製造方法は、請求項2に記載の発明において、前記金属積層膜の最表面層が前記第2の金属膜である場合、前記金属積層膜の最表面層に更に第3の金属膜を積層し、前記パターン形成工程では、前記第3の金属膜の表面に塗布したレジスト膜に、マスクパターンを転写してレジストパターンを形成する工程と、前記レジストパターンが形成された前記レジスト膜をマスクにして、前記第3の金属膜の不要部分を除去する工程と、を含むことを特徴とする。
また、請求項4の発明にかかる炭化珪素半導体装置の製造方法は、請求項2に記載の発明において、前記金属積層膜の最表面層が前記第1の金属膜である場合、前記パターン形成工程では、前記第1の金属膜の表面に塗布したレジスト膜に、マスクパターンを転写してレジストパターンを形成する工程と、前記レジストパターンが形成された前記レジスト膜をマスクにして、前記第1の金属膜の不要部分を除去する工程と、を含むことを特徴とする。
また、請求項5の発明にかかる炭化珪素半導体装置の製造方法は、請求項3または4に記載の発明において、前記パターン形成工程は、前記金属積層膜を形成する膜のうち、最表面層の膜以外の膜をエッチングするに際し、エッチングを行う膜の上層に残された膜をマスクにして、前記エッチングを行う膜の不要部分を除去する工程と、をさらに含むことを特徴とする。
また、請求項6の発明にかかる炭化珪素半導体装置の製造方法は、請求項5に記載の発明において、前記パターン形成工程の終了後に残される前記金属積層膜は、前記第1の金属膜および前記第2の金属膜を、少なくともそれぞれ1層ずつ含むことを特徴とする。
また、請求項7の発明にかかる炭化珪素半導体装置の製造方法は、請求項2〜6のいずれか一つに記載の発明において、前記第2の金属膜は、酸系薬液に不溶で、かつアンモニア水もしくは過酸化水素水、またはアンモニア水と過酸化水素水との混合液に可溶であることを特徴とする。
また、請求項8の発明にかかる炭化珪素半導体装置の製造方法は、請求項2〜7のいずれか一つに記載の発明において、前記第2の金属膜を形成する金属は、チタン、ジルコニウムもしくはタングステン、またはこれらの内2種類以上の合金であることを特徴とする。
また、請求項9の発明にかかる炭化珪素半導体装置の製造方法は、請求項2〜8のいずれか一つに記載の発明において、前記パターン形成工程において、前記第2の金属膜の除去に用いるエッチング薬液は、アンモニア水もしくは過酸化水素水、またはアンモニア水と過酸化水素水との混合液であることを特徴とする。
また、請求項10の発明にかかる炭化珪素半導体装置の製造方法は、請求項2〜9のいずれか一つに記載の発明において、前記パターン形成工程において、前記第1の金属膜の除去に用いるエッチング薬液は、酸系薬液であることを特徴とする。
また、請求項11の発明にかかる炭化珪素半導体装置の製造方法は、請求項1〜10のいずれか一つに記載の発明において、前記非酸化性雰囲気は、真空もしくは不活性ガス雰囲気とすることを特徴とする。
また、請求項12の発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素領域の表面に、第1の金属膜、および前記第1の金属膜よりも炭化物および窒化物の両方を生成しやすい金属を含む第2の金属膜を備えた金属積層膜を形成する金属膜形成工程と、前記金属積層膜が積層された前記炭化珪素領域に対して、窒素雰囲気中で熱処理を行う熱処理工程と、を含むことを特徴とする。
また、請求項13の発明にかかる炭化珪素半導体装置の製造方法は、請求項12に記載の発明において、前記第1の金属膜は、ニッケルを含む金属であり、前記第1の金属膜は、n型炭化珪素からなる半導体基板の表面、または前記半導体基板の表面に形成された高濃度n型領域の表面に積層されることを特徴とする。
また、請求項14の発明にかかる炭化珪素半導体装置の製造方法は、請求項12または13に記載の発明において、前記第2の金属膜を形成する金属は、チタン、ジルコニウムもしくはタングステン、またはこれらの内2種類以上の合金であることを特徴とする。
また、請求項15の発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素領域の表面層に、第1導電型の第1の半導体領域と、第2導電型の第2の半導体領域とを形成する工程と、前記第1の半導体領域および前記第2の半導体領域の表面に、第1の金属膜、および前記第1の金属膜よりも炭化物および窒化物の両方を生成しやすい金属を含む第2の金属膜を備えた金属積層膜を形成する金属膜形成工程と、前記金属積層膜の最表面層である第1の金属膜の、前記第2の半導体領域の上に形成された不要部分を除去する工程と、前記不要部分を除去した後の前記金属積層膜が積層された前記炭化珪素領域に対して、窒素雰囲気中で熱処理を行う熱処理工程と、を含むことを特徴とする。
また、請求項16の発明にかかる炭化珪素半導体装置の製造方法は、請求項15に記載の発明において、前記第1の半導体領域は、p型の導電型を有することを特徴とする。
また、請求項17の発明にかかる炭化珪素半導体装置の製造方法は、請求項15または16に記載の発明において、前記第2の半導体領域は、n型の導電型を有することを特徴とする。
また、請求項18の発明にかかる炭化珪素半導体装置の製造方法は、請求項15〜17のいずれか一つに記載の発明において、前記第1の金属膜は、ニッケルを含む金属であることを特徴とする。
また、請求項19の発明にかかる炭化珪素半導体装置の製造方法は、請求項15〜18のいずれか一つに記載の発明において、前記第2の金属膜を形成する金属は、チタン、ジルコニウムもしくはハフニウム、またはこれらの内2種類以上の合金であることを特徴とする。
上述した発明によれば、電極パターン形成後の金属積層膜は、ニッケル膜と、カーバイドを形成しやすい金属を主成分とする金属膜とが、少なくともそれぞれ1層ずつ積層されている。そのため、熱処理を行うことで、ニッケルシリサイドの微結晶同士の間を網目状にカーバイド(カーバイドを形成しやすい金属により生成された金属化合物、以下同様)で繋いだ構造のコンタクト電極が形成される。このとき、カーバイドは、炭化珪素基板中の余った炭素(遊離炭素)から生成される。そのため、コンタクト電極の内部および表面へのグラファイトの析出を抑えることができる。これにより、炭化珪素基板とコンタクト電極との間にオーミック接合が形成され、炭化珪素基板とコンタクト電極との間のコンタクト抵抗を低く抑えることができる。また、上述したようにグラファイトの析出を抑えることができるため、炭化珪素基板とコンタクト電極との密着性が向上する。また、金属積層膜への電極パターン形成にウェットエッチング法を用いることで、除去された金属積層膜が炭化珪素基板の表面に再付着するのを防ぐことができる。これにより、炭化珪素半導体装置の歩留まりを向上させることができる。また、金属積層膜への電極パターン形成に際し、金属積層膜の最表面層のニッケル膜は、レジスト膜をマスクにして酸系薬液によりエッチングされる。そして、ニッケル膜の下層に形成される金属膜は、上層に残されたニッケル膜をマスクにして、アンモニア水もしくは過酸化水素水、またはアンモニア水と過酸化水素水の混合液によりエッチングされる。さらに、金属膜の下層にニッケル膜が形成されている場合は、そのニッケル膜は、上層に残された金属膜をマスクにして酸系薬液によりエッチングされる。このとき、ニッケル膜はアンモニア水もしくは過酸化水素水、またはアンモニア水と過酸化水素水の混合液に不溶である。一方、金属膜は酸系薬液に不溶である。
また、上述した請求項12〜14の発明によれば、窒素雰囲気中で熱アニール処理を行うことで、炭化珪素基板の表面または炭化珪素基板の高濃度領域の表面に、ニッケルシリサイドの微結晶同士の間を網目状に第2の金属膜の金属からなるカーバイドおよび窒化物の混合層で繋いだ層が形成される。これにより、炭化珪素基板とコンタクト電極の接合がショットキー接合となることを防止することができ、コンタクト抵抗を低減させることができる。
また、上述した請求項15〜19の発明によれば、p型の第1の半導体領域の表面に第2の金属膜および第1の金属膜を積層し、窒素雰囲気中で熱アニール処理を行うことにより、第1の半導体領域の表面に形成されるコンタクト電極に、窒化チタンが含まれることを回避することができる。そのため、p型の第1の半導体領域とコンタクト電極との接合を、オーミック接合とすることができる。また、n型の第2の半導体領域の表面に第2の金属膜のみを形成し、窒素雰囲気中で熱アニール処理を行うことにより、第2の半導体領域の表面に、窒化チタンを含むコンタクト電極を形成することができる。そのため、第2の半導体領域とコンタクト電極との接合を、オーミック接合とすることができる。これにより、炭化珪素領域の表面に、第1の半導体領域と第2の半導体領域とが混在していたとしても、コンタクト電極との接合をオーミック接合とすることができる。また、炭化珪素領域上の導電型の異なる領域に、同一の電極材料を積層し、同一の熱アニール処理を行うことで、コンタクト電極との接合をオーミック接合に形成し、かつ従来に比べて製造工程数を低減することができる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、半導体基板と電極膜との間のコンタクト抵抗を低くすることができるという効果を奏する。また、半導体基板から電極膜を剥離しにくくすることができるという効果を奏する。また、炭化珪素半導体装置の歩留まりを向上させ、効率的な製造工程を得ることができるという効果を奏する。
実施の形態1にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態1にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 本発明にかかる炭化珪素半導体装置のコンタクト電極を示す断面図である。 実施の形態2にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態2にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態2にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態3にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態3にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態3にかかる炭化珪素半導体装置の製造過程を示す断面図である。 実施の形態3にかかる炭化珪素半導体装置のコンタクト電極を示す断面図である。 実施の形態3にかかる炭化珪素半導体装置の電流−電圧の関係を示す特性図である。 従来技術にかかる炭化珪素半導体装置の電流−電圧の関係を示す特性図である。 実施の形態4にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態4にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態4にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。 実施の形態4にかかる炭化珪素半導体装置のコンタクト電極を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態1)
図1〜4は、実施の形態1にかかる炭化珪素半導体装置の製造過程を示す断面図である。まず、n+型SiC基板1のおもて面を薬液洗浄やプラズマエッチングなどの方法によって清浄する。ついで、n+型SiC基板1のおもて面に、n-型SiCエピタキシャル層2を成長させる。その後、連続してn-型SiCエピタキシャル層2の表面に、p型SiCエピタキシャル層3を成長させる(図1)。n+型SiC基板1のおもて面にエピタキシャル層を成長させるにあたり、n-型SiCエピタキシャル層2とp型SiCエピタキシャル層3とを連続して形成するのが好ましい。その理由は、エピタキシャル層間の境界面に酸化膜が形成されてしまうことや、異物が混入してしまうなどの問題を回避することができるからである。また、n-型SiCエピタキシャル層2とp型SiCエピタキシャル層3は、半導体装置が目標とする耐圧などの電気特性に応じたドーパント濃度と膜厚としている。
ついで、p型SiCエピタキシャル層3の表面に、シリコン系酸化膜の一種である、例えば、正珪酸四エチル(以下、TEOSとする)を堆積し、第1のマスク酸化膜4aを形成する。ついで、トリフルオロメタン(CHF3)系ガスによるドライエッチングを行い、p+コンタクト領域6を形成する部分の第1のマスク酸化膜4aを開口し、p型SiCエピタキシャル層3の表面を露出させる(以下、第1のエピタキシャル層露出部とする)。ついで、第1のエピタキシャル層露出部に、例えば、熱酸化法などによってスクリーン酸化膜5を形成する。スクリーン酸化膜5は、例えば、数十nmの厚さで形成され、第1のエピタキシャル層露出部を保護する。ついで、スクリーン酸化膜5の上から、p型SiCエピタキシャル層3の表面層にイオン注入を行い、活性化処理を行う。これにより、p型SiCエピタキシャル層3の表面層にp+コンタクト領域6が形成される(図2)。
ついで、フッ酸を用いてウェットエッチングを行い、残された第1のマスク酸化膜4aを全て除去する。ついで、p型SiCエピタキシャル層3の表面に、新たにTEOSを堆積し、第2のマスク酸化膜4bを形成する。ついで、pnダイオードとなる領域の部分の第2のマスク酸化膜4bを開口し、p型SiCエピタキシャル層3の表面を露出させる(以下、第2のエピタキシャル層露出部とする)。ついで、第2のエピタキシャル層露出部に六フッ化硫黄(SF6)系ガスによるドライエッチングを行い、n+型SiC基板1まで達するトレンチを形成する。このとき、n+型SiC基板1の表面層もわずかにエッチングされる。そして、このトレンチ部分が素子分離領域7である(図3)。
ついで、フッ酸を用いてウェットエッチングを行い、残された第2のマスク酸化膜4bを全て除去する。ついで、n+型SiC基板1の表面全体(p型SiCエピタキシャル層3の表面、素子分離領域7の側壁および底面)に、シリコン系酸化膜の一種である、例えば、HTO(High Temperature Oxide)を堆積してパッシベーション膜8を形成する。ついで、CHF3系ガスを用いたドライエッチングにより、パッシベーション膜8を開口してp+コンタクト領域6の表面を露出させる(図4)。
続けて、p+コンタクト領域6の表面にコンタクト電極を形成する。図5〜8は、実施の形態1にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。まず、n+型SiC基板1(図示省略)およびn-型SiCエピタキシャル層2の表面に、ニッケルおよびチタンを連続して蒸着し、第1のニッケル膜9、第2のチタン膜10および第3のニッケル膜11を順次積層する。これにより、n+型SiC基板1の表面には、3層の金属積層膜が形成されることになる(図5)。
ついで、第3のニッケル膜11の表面全体に、フォトレジスト12を塗布する。ついで、フォトレジスト12にフォトリソグラフィを施し、p+コンタクト領域6の上にのみフォトレジスト12を残す。ついで、残されたフォトレジスト12をマスクにして、例えば、リン酸、硝酸および酢酸混合液などの酸系薬液(以下、第1の薬液とする)を用いてエッチングを行い、第3のニッケル膜11をマスクに合わせて不要部分を除去する(以下、第1の金属膜除去工程とする)。これにより、図6に示すように、n+型SiC基板1の最表面層である第3のニッケル膜11は、p+コンタクト領域6の上にのみ残る。
ついで、アセトンなどの有機溶媒もしくはフォトレジスト専用の剥離液を用いて、残されたフォトレジスト(図6のフォトレジスト12)を全て溶解し除去する。ついで、アンモニア水と過酸化水素水との混合液などのアルカリ系薬液(以下、第2の薬液とする)を用いてエッチングを行い、第2のチタン膜10の不要部分を除去する(以下、第2の金属膜除去工程とする)。このとき、第2のチタン膜10の上層に残存する第3のニッケル膜11がマスク膜として機能し、第2のチタン膜10はp+コンタクト領域6の上にのみ残る(図7)。
ついで、例えば、リン酸、硝酸および酢酸混合液などの酸系薬液(以下、第3の薬液とする)を用いてエッチングを行い、第1のニッケル膜9の不要部分を除去する(以下、第3の金属膜除去工程とする)。このとき、第1のニッケル膜9の上層に残存する第2のチタン膜10がマスク膜として機能し、第1のニッケル膜9は、p+コンタクト領域6の表面にのみ残る。また、残存する最表面層の第3のニッケル膜11も、第3の薬液によりエッチングされて除去される。これにより、n+型SiC基板1の表面において、p+コンタクト領域6の表面にのみ、第1のニッケル膜9および第2のチタン膜10が残る(図8)。
ついで、n+型SiC基板1に、例えば、真空中もしくはアルゴンなどの不活性ガス雰囲気中で、例えば、温度800〜1000℃の熱処理を行い、オーミック接合を形成する。図9は、本発明にかかる炭化珪素半導体装置のコンタクト電極を示す断面図である。熱処理を行うことにより、図9に示すように、第1のニッケル膜9および第2のチタン膜10から、p+コンタクト領域6の表面に、ニッケルシリサイド13の微結晶同士の間を網目状にチタンカーバイド14で繋いだ構造のコンタクト電極15が形成される。
+コンタクト領域6の形成にあたり、シート抵抗換算で実用レベル104Ω/sq以下のコンタクト抵抗値を得るためには、p+コンタクト領域6へのドーパント濃度を1019cm-3以上とするのが好ましい。
また、n+型SiC基板1の表面に3層の金属膜を形成するに際し、最下層の第1のニッケル膜9と第2のチタン膜10との膜厚比が5:3から5:4になるように調節するのが好ましい。その理由は、膜形成後の熱アニール処理により、ニッケルシリサイドおよびチタンカーバイドをほぼ過不足なく生成することができ、グラファイトの析出を抑えることができるからである。この膜厚比は、ニッケルおよびチタンの密度が理科年表などに記載されている基準値であると仮定した場合のモル体積比から算出したものであり、必ずしもこの膜厚比に限定されるものではない。また、第3のニッケル膜11の厚さを第1のニッケル膜9の厚さよりも薄くすることで、前記第3の金属膜除去工程において、第3のニッケル膜11の完全な除去を容易にすることができる。
第1の金属膜除去工程において、第3のニッケル膜11の下層に第2のチタン膜10が形成されていることで、第1の薬液により、3層の金属膜の最下層である第1のニッケル膜9の露出していない部分がエッチングされることはない。また、工程終了のタイミングは、第1の薬液のエッチング速度を予め把握しておくことで、そのエッチング速度と第3のニッケル膜11の膜厚とから算出したエッチング時間により決定される。
第2の金属膜除去工程において、第3のニッケル膜11がマスク膜として機能するのは、第3のニッケル膜11が、第2の薬液に不溶であるからである。また、工程終了のタイミングは、第1の金属膜除去工程と同様に、第2の薬液のエッチング速度および第2のチタン膜10の膜厚から決定される。
第3の金属膜除去工程において、第2のチタン膜10がマスク膜として機能するのは、第2のチタン膜10が、第3の薬液に不溶であるからである。また、工程終了のタイミングは、第1の金属膜除去工程と同様に、第3の薬液のエッチング速度および第1のニッケル膜9の膜厚から決定される。第1のニッケル膜9のエッチングに伴って、第1のニッケル膜9の下層であるパッシベーション膜8が露出してくるため、工程終了のタイミングは目視によっても確認することができる。このとき、パッシベーション膜8は、第3の薬液として用いる酸系薬液にはほとんど溶けない。また、第3の薬液は、第1のニッケル膜9および第3のニッケル膜11の両方を溶解できる薬液であれば、第1の薬液と同じであってもよい。
+型SiC基板1の熱処理工程において、ニッケルを主成分とする電極の熱処理で一般的に好ましいとされている温度範囲で処理している。この温度範囲については、詳しくは、例えば、社団法人表面技術協会発行、谷本智氏著、表面技術Vol.55(2004)No.1、P29「パワーデバイスのためのオーミックコンタクト形成技術」などに記載されている。
また、実施の形態1において、カーバイドを生成しやすい金属としてチタンを用いているが、これに限らず、カーバイドを生成しやすい金属であり、第2の薬液に可溶で、かつ六価クロムのような有害な副生成物を発生させない金属であればよく、例えば、ジルコニウム(Zr)やタングステンでもかまわない。そして、カーバイドを生成しやすい金属の上に積層する金属としてニッケルを用いているが、第3の薬液および第1の薬液に可溶な金属であり、かつ第2の薬液に不溶な金属であれば、他の金属でもかまわない。また、熱処理を、アルゴン雰囲気中で行っているが、アルゴン以外の不活性ガス雰囲気を用いてもかまわない。
以上、説明したように、実施の形態1によれば、n+型SiC基板1の表面層のp+コンタクト領域6の表面に、ニッケルシリサイド13およびチタンカーバイド14からなるコンタクト電極15が形成される。このとき、チタンカーバイド14は、n+型SiC基板1中の余った炭素(遊離炭素)から生成される。そのため、コンタクト電極15の内部および表面へのグラファイトの析出を抑えることができる。これにより、n+型SiC基板1とコンタクト電極15との間にオーミック接合が形成され、n+型SiC基板1とコンタクト電極15との間のコンタクト抵抗を低く抑えることができる。また、上述したようにグラファイトの析出を抑えることにより、n+型SiC基板1とコンタクト電極15との密着性が向上する。これにより、n+型SiC基板1とコンタクト電極15とが剥離しにくくなる。また、電極パターンの形成にウェットエッチング法を用いることで、除去した第1のニッケル膜9、第2のチタン膜10または第3のニッケル膜11がn+型SiC基板1の表面に再付着するのを防ぐことができる。これにより、SiC半導体装置の歩留まりを向上させることができる。また、金属膜への電極パターン形成に際し、フォトレジスト12をマスクにして第3のニッケル膜11をエッチングし、そして、その第3のニッケル膜11をマスクにして第2のチタン膜10をエッチングし、さらに、その第2のチタン膜10をマスクにして第1のニッケル膜9をエッチングしている。そのため、エッチングのためのマスクとして用いる膜を新たに用意する必要がないので、製造工程を効率化することができる。
(実施の形態2)
実施の形態2にかかる半導体装置の製造方法について説明する。実施の形態2の説明および添付図面について、実施の形態1と重複する説明は省略する。実施の形態2では、実施の形態1と同様に、図1に示すように、n+型SiC基板1のおもて面を清浄し、続けてn+型SiC基板1のおもて面に、n-型SiCエピタキシャル層2およびp型SiCエピタキシャル層3を連続して成長させる。ついで、図2に示すように、p型SiCエピタキシャル層3の表面層にイオン注入を行い、そして、活性化処理を行うことで、p型SiCエピタキシャル層3の表面層にp+コンタクト領域6が形成される。ついで、図3に示すように、n+型SiC基板1に、素子分離領域7を形成する。ついで、n+型SiC基板1の表面全体にパッシベーション膜8を形成する。ついで、ドライエッチングによりパッシベーション膜8を開口して、p+コンタクト領域6を露出させる(図4)。
続けて、p+コンタクト領域6の表面にコンタクト電極を形成する。図10〜12は、実施の形態2にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。まず、図10に示すように、n+型SiC基板1(図示省略)およびn-型SiCエピタキシャル層2の表面に、チタンおよびニッケルをこの順で連続して蒸着させ、第2のチタン膜10および第1のニッケル膜16を順次積層する。つまり、実地の形態1におけるn+型SiC基板1と第2のチタン膜10との間に形成されたニッケル膜(図5の第1のニッケル膜9)がない状態であり、n+型SiC基板1の表面には、2層の金属積層膜が形成されることになる。
ついで、n+型SiC基板1の表面全体に、フォトレジスト12を塗布する。ついで、フォトレジスト12にフォトリソグラフィを施し、p+コンタクト領域6の上にのみフォトレジスト12を残す。ついで、第1の金属膜除去工程を行う。これにより、n+型SiC基板1の最表面層である第1のニッケル膜16は、p+コンタクト領域6の上にのみ残る(図11)。
ついで、アセトンなどの有機溶媒もしくはフォトレジスト専用の剥離液を用いて、残されたフォトレジスト(図11のフォトレジスト12)を全て溶解し除去する。ついで、第2の金属膜除去工程を行う。このとき、第2のチタン膜10の上層に残存する第1のニッケル膜16がマスク膜として機能し、第2のチタン膜10はp+コンタクト領域6の表面にのみ残る(図12)。
ついで、実施の形態1と同様に、n+型SiC基板1に熱処理を行う。図9に示すように、第2のチタン膜10および第1のニッケル膜16から、p+コンタクト領域6の表面に、実施の形態1と同様にニッケルシリサイド13とチタンカーバイド14とからなるコンタクト電極15が形成される。
また、第2の金属膜除去工程において、第1のニッケル膜16の効果は、実施の形態1における第3のニッケル膜11の効果と同様である。また、工程終了のタイミングも、実施の形態1と同様である。また、第2のチタン膜10のエッチングに伴って、第2のチタン膜10の下層であるパッシベーション膜8が露出してくるため、工程終了のタイミングは目視によっても確認することができる。このとき、パッシベーション膜8は、第2の薬液として用いるアンモニア水と過酸化水素水の混合液に可溶であるが、そのエッチング速度は遅く、常温ではほぼ無視することができる。
以上、説明したように、実施の形態2によれば、実施の形態1と同様の効果が得られる。
また、実施の形態1および実施の形態2にかかる技術により形成されたコンタクト電極(以下、第1の試料とする)、および、従来技術にかかる技術でニッケルのみを用いて形成されたコンタクト電極(以下、第2の試料とする)に対して、それぞれテープ剥離試験を行った。第1の試料では、試行10回目においても、コンタクト電極はテープに付着しなかった。第2の試料では、試行1回目において、コンタクト電極の剥離片がテープに付着した。これにより、実施の形態1および実施の形態2にかかる技術により形成されたコンタクト電極において、密着性が向上したことを確認した。また、第1の試料および第2の試料のコンタクト抵抗を測定した。第1の試料および第2の試料ともに10-4Ω・cm2台前半の抵抗値となった。これにより、実施の形態1および実施の形態2にかかる技術により形成されたコンタクト電極は、ニッケルのみを用いて形成された従来のコンタクト電極と同等の低いコンタクト抵抗を維持していることが確認できた。
(実施の形態3)
実施の形態3にかかる半導体装置の製造方法について説明する。図13〜15は、実施の形態3にかかる炭化珪素半導体装置の製造過程を示す断面図である。実施の形態3の説明および添付図面について、実施の形態1と重複する説明は省略する。実施の形態3では、実施の形態1と同様に、n+型SiC基板1の表面を清浄する。ついで、図13に示すように、清浄後のn+型SiC基板1を例えばメタルスパッタ装置に導入し、n+型SiC基板1の表面にニッケルおよびチタンをこの順で連続して蒸着し、第1のニッケル膜9および第2のチタン膜10を順次積層する。これにより、n+型SiC基板1の表面には、2層の金属積層膜が形成されることになる。
ついで、第1のニッケル膜9および第2のチタン膜10に電極パターンを形成する。実施の形態1と同様に、第2のチタン膜10の表面に、フォトレジスト12を塗布する。ついで、フォトレジスト12にフォトリソグラフィを施し、フォトレジスト12の不要部分を除去して所望のパターンを形成する。ついで、フォトレジスト12をマスクにして、ウェットエッチングまたはドライエッチングを行うことにより、第2のチタン膜10の不要部分を除去する(以下、第4の金属膜除去工程とする)(図14)。ついで、図15に示すように、第3の金属膜除去工程を行い、第1のニッケル膜9の不要部分を除去する。
ついで、図15に示すn+型SiC基板1を例えばアニール炉に導入し、純度の高い窒素ガスを流しながら熱アニール処理を行う。図16は、実施の形態3にかかる炭化珪素半導体装置のコンタクト電極を示す断面図である。熱アニール処理を行うことにより、まず、n+型SiC基板1とその表面に形成されている第1のニッケル膜9が反応して、ニッケルシリサイド17が生成される。また、図示省略するグラファイトが析出する。このグラファイトと、第2のチタン膜10から第1のニッケル膜9中に侵入したチタンとが反応して、チタンカーバイドが生成される。このとき、第1のニッケル膜9は、ニッケルシリサイド17の微結晶同士の間を網目状にチタンカーバイドで繋いだ構造となる。一方、熱処理の初期段階で、第2のチタン膜10の例えば30nm程度の深さまでの表面層のチタンと、窒素が反応して窒化チタン(TiN)膜18が生成される。また、第1のニッケル膜9中に侵入したチタンの一部も窒素と反応し、チタンカーバイドおよび窒化チタンの混合層19が生成される。これにより、図16に示すように、n+型SiC基板1の表面に、ニッケルシリサイド17の微結晶同士の間を網目状にチタンカーバイドおよび窒化チタンの混合層19で繋いだ層と、その表面に窒化チタン膜18が形成された構造のコンタクト電極20が形成される。
第1のニッケル膜9の厚さは、少なくとも50nm程度とするのが好ましい。その理由は、膜形成後の熱アニール処理により、オーミック接合を形成することができるからである。また、n+型SiC基板1の裏面電極を形成する場合は、第1のニッケル膜9の厚さは、少なくとも100nm程度とするのが好ましい。その理由は、次に示す通りである。裏面電極を形成するに際し、半導体基板の裏面には、例えばダイヤモンドスラリーなどで機械研磨されることによる研磨ダメージ層が残る。そのため、研磨ダメージ層の深い箇所まで第1のニッケル膜9を浸透させることが好ましいからである。
第2のチタン膜10の厚さは、第1のニッケル膜9の厚さの1.0〜1.5倍とするのが好ましい。その理由は、上述したように、窒素雰囲気中での熱アニール処理において、チタンカーバイドと窒化チタンを生成するのに充分な量のチタンが必要であるからである。実施の形態1と同様に、真空中もしくはアルゴンなどの不活性ガス雰囲気中で熱アニール処理を行う場合は窒化チタンを生成しないので、第2のチタン膜10の厚さは、第1のニッケル膜9の厚さの0.6〜0.8倍でよい。
第4の金属膜除去工程において、ウェットエッチングを行う場合は、前記第2の薬液を用いるのが好ましい。第2の薬液を用いることにより、第2のチタン膜10の下層である第1のニッケル膜9がエッチングされることはない。また、ドライエッチングを行う場合は、例えば、塩素系ガスを原料とするプラズマをエッチャントとして用いるのが好ましい。また、上述したエッチャントに限定されるものではなく、第2のチタン膜10を溶かすことができ、かつ第1のニッケル膜9を溶かさないようなエッチャントであればよい。また、第3の金属膜除去工程を行う効果は、実施の形態1と同様である。また、第1のニッケル膜9の不要部分をドライエッチングで除去してもよい。また、第1のニッケル膜9および第2のチタン膜10に電極パターンを形成しなくてもよい。また、n+型SiC基板1の表面に、例えばイオン注入により高濃度領域を形成して、そのn型高濃度領域の表面に第1のニッケル膜9を形成してもよい。
熱アニール処理において導入される窒素の純度は、半導体デバイス製造工程で一般に用いられる、例えば6N(99.9999%)程度の純度でよい。また、窒素の分圧は、反応性スパッタリングにより窒化チタンを成膜する場合(例えば、1Pa前後の分圧)と比べて高めに設定する必要があり、例えば100kPa程度とするとよい。
次に、実施の形態3にかかる炭化珪素半導体装置について、伝送線路モデルに基づく測定を行うための試料を作製し、TLM(Transmission Line Matrix)法により求めた電気的特性からコンタクト抵抗を算出した。図17は、実施の形態3にかかる炭化珪素半導体装置の電流−電圧の関係を示す特性図である。まず、実施の形態3に従い、n+型SiC基板1の表面にコンタクト電極20を形成した。n+型SiC基板1として、窒素ドープのn型ベア基板を用いた。n+型SiC基板1の表面は、0.5μmのダイヤモンドスラリーにより機械研磨を行った仕上げとした。熱アニール処理前の第1のニッケル膜9および第2のチタン膜10の厚さは、それぞれ100nmおよび120nmとした。第1のニッケル膜9および第2のチタン膜10に、電極パターンを形成した。電極間のギャップ長を10μmから100μmまで、10μmおきとした。窒素雰囲気中で熱アニール処理を行い、そのピーク温度を1000℃とした。このようにして作製した試料を第3の試料とする。比較のため、真空中で熱アニール処理を行った試料(以下、第4の試料とする)を作製した。その他は第3の試料と同様の条件とした。第4の試料の電流−電圧の特性を図18に示す。
第3の試料では、図17に示すように、電極間の距離の違いによらず、直線的な電流−電圧特性を示しており、ショットキー接合の成分が含まれていないことがわかった。第3の試料において、コンタクト抵抗は、1×10-4Ω・cm2である。一方、第4の試料では、図18に示すように、電極間の距離の違いによらず、電流−電圧特性にショットキー接合の成分が含まれていることがわかった。第4の試料において、ほぼ直線と見なせる範囲から算出したコンタクト抵抗は、5×10-3Ω・cm2である。これにより、実施の形態3に従いコンタクト電極を形成することにより、コンタクト抵抗を低減させることができることが確認できた。
以上、説明したように、実施の形態3によれば、実施の形態1と同様の効果が得られる。また、窒素雰囲気中で熱アニール処理を行うことにより、n+型SiC基板1とコンタクト電極20の接合がショットキー接合となることを防止することができ、コンタクト抵抗を低減させることができる。
(実施の形態4)
実施の形態4にかかる半導体装置の製造方法について説明する。図19〜図21は、実施の形態4にかかる炭化珪素半導体装置の製造過程のコンタクト電極を示す断面図である。実施の形態4の説明および添付図面について、実施の形態1と重複する説明は省略する。実施の形態4では、実施の形態1と同様に、n+型SiC基板1の表面を清浄する。ついで、図19に示すように、n+型SiC基板1のおもて面の表面層に、イオン注入によって、p型領域21およびn型領域22を形成する。p型領域21は、第1導電型の第1の半導体領域に相当する。n型領域22は、第2導電型の第2の半導体領域に相当する。
ついで、清浄後のn+型SiC基板1を例えばメタルスパッタ装置に導入し、n+型SiC基板1のおもて面にチタンおよびニッケルをこの順で連続して蒸着し、第2のチタン膜10および第1のニッケル膜16を順次積層する。第1のニッケル膜16は、第1の金属膜に相当する。第2のチタン膜10は、第2の金属膜に相当する。これにより、n+型SiC基板1の表面には、2層の金属積層膜が形成されることになる。
第2のチタン膜10の膜厚は、第1のニッケル膜16の膜厚の0.6〜0.8倍とするのが好ましい。その理由は、次に示すとおりである。後述する熱アニール処理によって、n+型SiC基板1の表面で、次の(1)式を満たす反応が起きる。このとき、過不足なくカーバイドとシリサイドが生成することができ、n+型SiC基板1中の遊離炭素の析出を抑制することができるからである。
SiC + 2Ni + Ti → Ni2Si + TiC・・・(1)
また、第1のニッケル膜16の膜厚は、50nm以上200nm以下であることが好ましい。その理由は、n+型SiC基板1に対するオーミック接合を形成することができ、かつn+型SiC基板1と第1のニッケル膜16との化学反応を所望の深さで抑えることができるからである。
ついで、図20に示すように、フォトレジストにフォトリソグラフィを施し、第2のチタン膜10を残す領域の上に、第1のレジストパターン31を形成する。ついで、第1のレジストパターン31をマスクにして、ウェットエッチングまたはドライエッチングを行うことにより、第1のニッケル膜16および第2のチタン膜10の不要部分を除去する(以下、第5の金属膜除去工程とする)。これにより、p型領域21およびn型領域22を覆うように、第1のニッケル膜16および第2のチタン膜10が残る。
このとき、ウェットエッチングによって第5の金属膜除去工程を行う場合、第1のレジストパターン31をマスクにしてウェットエッチングを行い、第1のニッケル膜16の不要部分を除去する(例えば、第1の金属膜除去工程:図11参照)。その後、第1のレジストパターン31を全て溶解し除去する。ついで、第2のチタン膜10の上層に残存する第1のニッケル膜16をマスクとしてエッチングを行い、第2のチタン膜10の不要部分を除去してもよい(例えば、第2の金属膜除去工程:図12参照)。その理由は、第1のニッケル膜16は、アルカリ系薬液に対して高い耐エッチング性(高選択比)を有するからである。その効果は、実施の形態3と同様である。
また、ウェットエッチングにおいて、第1のニッケル膜16の除去には、例えば第1の薬液(リン酸、硝酸および酢酸混合液などの酸系薬液)を用いてもよい。また、第2のチタン膜10の除去には、例えば第2の薬液(アンモニア水と過酸化水素水との混合液などのアルカリ系薬液)を用いてもよい。
ついで、図21に示すように、フォトレジストにフォトリソグラフィを施し、第1のニッケル膜16を残す領域の上に、第2のレジストパターン32を形成する。第2のレジストパターン32は、第1のレジストパターン31の不要部分を除去して形成されてもよい。ついで、第2のレジストパターン32をマスクにして、ウェットエッチングまたはドライエッチングを行うことにより、第1のニッケル膜16の不要部分を除去する(以下、第6の金属膜除去工程とする)。第6の金属膜除去工程をウェットエッチングで行う場合、例えば第1の薬液を用いてもよい。
ついで、第2のレジストパターン32を全て溶解し除去する。その後、図示省略するが、n+型SiC基板1の裏面に、裏面電極の材料として例えばチタンを蒸着してもよい。裏面電極の材料として、さらに、例えばニッケルを用いてもよい。例えばn+型SiC基板1の表面に、ニッケルおよびチタンがこの順で積層してなる裏面電極を形成してもよい。その場合、チタン膜の膜厚は、ニッケル膜の膜厚を0.6〜0.8倍した値に、30〜40nmを加算した膜厚とするのがよい。その理由は、次に示すとおりである。チタン膜が最表面層である場合、後述する熱アニール処理において、まず、アニール炉に導入した窒素と、チタン膜の表面から30〜40nm程度の深さまでのチタンとが反応する。そのため、n+型SiC基板1中の遊離炭素と反応するチタンの量が相対的に減少してしまうからである。
ついで、図21に示すn+型SiC基板1を例えばアニール炉に導入し、純度の高い窒素ガスを流しながら熱アニール処理を行う。熱アニール処理において導入される窒素の純度および分圧は、実施の形態3と同様であってもよい。例えば窒素の分圧を100kPa程度とすることで、確実にチタンの窒化反応が起こることが、発明者によって確認されている。
図22は、実施の形態4にかかる炭化珪素半導体装置のコンタクト電極を示す断面図である。熱アニール処理を行うことにより、次のような反応が起こる。n型領域22の表面には第2のチタン膜10のみが形成されているため、第2のチタン膜10の表面では、第2のチタン膜10とアニール炉中の窒素との反応が進行し、窒化チタンが生成される。一方、第2のチタン膜10とn型領域22の界面では、第2のチタン膜10とn型領域22中の炭素との反応が進行し、チタンカーバイドが生成される。これにより、図22に示すように、コンタクト電極25として、チタンカーバイドおよび窒化チタンの混合層24が生成される。
これに対して、p型領域21の表面では、第2のチタン膜10の上に第1のニッケル膜16が形成されているため、第2のチタン膜10とアニール炉中の窒素との反応は起こらない。また、最表面層である第1のニッケル膜16は、窒化物を生成しにくいニッケルにより形成されているため、第1のニッケル膜16とアニール炉中の窒素は反応しにくい。一方、第2のチタン膜10とp型領域21の界面では、第2のチタン膜10とp型領域21中の炭素との反応が進行し、チタンカーバイドが生成される。また、この反応によりp型領域21中に余ったシリコンは、第1のニッケル膜16と反応して、ニッケルシリサイドが生成される。これにより、図22に示すように、コンタクト電極25として、チタンカーバイドおよびニッケルシリサイドの混合層23が生成される。
また、p型領域21の表面では、コンタクト電極として窒化チタンは生成されない。その理由は、チタンと炭素とが反応してチタンカーバイドに変化した場合、その後、窒素雰囲気中で加熱されたとしても、チタンカーバイドは窒化チタンには変化しないからである。そのため、p型領域21とコンタクト電極との接合がショットキー接合となることを回避することができ、コンタクト抵抗が増大することを防止することができる。
上述した製造方法では、電極材料としてニッケルを用いて第1のニッケル膜16を形成しているが、これに限らず、珪化物(シリサイド)を生成しやすく、窒化物を生成しにくい金属であれば、他の金属でもかまわない。また、電極材料としてチタンを用いて第2のチタン膜10を形成しているが、カーバイドおよび窒化物の両方を生成しやすい金属であればよく、チタン、ジルコニウムもしくはハフニウム(Hf)、またはこれらの内2種類以上の合金であってもよい。
次に、炭化珪素半導体装置の製造工程数について検証した。製造工程数は、1層の電極膜を堆積する工程、フォトリソグラフィ工程、1層の電極膜をエッチングする工程および熱アニール処理工程をそれぞれ1工程とし、コンタクト電極が完成するまでの工程数を数えた。まず、上述した製造方法に従い、実施の形態4にかかる炭化珪素半導体装置を作製した(以下、実施例とする)。実施例では、n+型SiC基板1のおもて面に、p型領域21およびn型領域22を形成した。p型領域21の表面には、チタンおよびニッケルがこの順で積層されてなる金属積層膜を形成した。この金属積層膜の熱アニール処理は、窒素雰囲気中で行った。n型領域22の表面には、チタンからなる金属膜を形成した。この金属膜の熱アニール処理は、窒素雰囲気中で行った。一方、n+型SiC基板1の裏面には、チタンからなる金属膜を形成した。この金属膜の熱アニール処理は、窒素雰囲気中で行った。
ついで、第1の比較例として、n+型SiC基板上のおもて裏電極を、導電型によって異なる電極材料で形成した炭化珪素半導体装置を作製した。第1の比較例では、実施例と同様に、n+型SiC基板のおもて面に、p型領域およびn型領域を形成した。p型領域の表面には、チタンおよびアルミニウムがこの順で積層されてなる金属積層膜を形成した。この金属積層膜の熱アニール処理は、希ガス雰囲気中で行った。n型領域の表面には、チタンおよびニッケルがこの順で積層されてなる金属積層膜を形成した。この金属積層膜の熱アニール処理は、希ガス雰囲気中で行った。一方、n+型SiC基板の裏面には、チタンからなる金属膜を形成した。この金属膜の熱アニール処理は、窒素雰囲気中で行った。
また、第2の比較例として、n+型SiC基板上のおもて裏電極のすべてを、同一の電極材料で形成した炭化珪素半導体装置を作製した。第2の比較例では、実施例と同様に、n+型SiC基板のおもて面に、p型領域およびn型領域を形成した。p型領域の表面、n型領域の表面およびn+型SiC基板の裏面に、チタンおよびニッケルがこの順で積層されてなる金属積層膜をそれぞれ形成した。この金属積層膜の熱アニール処理は、希ガス雰囲気中で行った。
上述した実施例、第1の比較例および第2の比較例において、製造工程数を計測した。実施例では、製造工程数は、8工程となった。また、p型領域21とコンタクト電極との接合、およびn型領域22とコンタクト電極との接合は、低いコンタクト抵抗を有するオーミック接合となった。
それに対して、第1の比較例では、製造工程数は、14工程となった。それは、n+型SiC基板のおもて面において、p型領域およびn型領域にそれぞれ別々に、金属膜を積層する工程、電極パターンを形成する工程、および熱アニール処理工程を行わなければならないからである。また、n+型SiC基板の裏面電極において、おもて面に行う熱アニール処理と異なる雰囲気中で熱アニール処理を行わなければならないからである。
また、第2の比較例では、製造工程数は、7工程となった。第2の比較例では、p型領域とコンタクト電極との接合、またはn型領域とコンタクト電極との接合のいずれかの接合で、コンタクト抵抗が増大した。それは、コンタクト電極の下層の導電型に合わせた金属膜を形成していないからである。また、その金属膜に合わせた熱アニール処理を行っていないからである。
以上の結果より、上述した実施の形態4にかかる炭化珪素半導体装置の製造方法を用いることにより、n+型SiC基板とコンタクト電極との接合を、低いコンタクト抵抗を有するオーミック接合とすることができることがわかった。また、従来に比べて製造工程数を低減することができることがわかった。
以上、説明したように、実施の形態4によれば、実施の形態1と同様の効果が得られる。また、p型領域21の表面に第2のチタン膜10および第1のニッケル膜16を積層し、窒素雰囲気中で熱アニール処理を行うことにより、p型領域21の表面に形成されるコンタクト電極に、窒化チタンが含まれることを回避することができる。そのため、p型領域21とコンタクト電極との接合を、オーミック接合とすることができる。また、n型領域22の表面に第2のチタン膜10のみを形成し、窒素雰囲気中で熱アニール処理を行うことにより、n型領域22の表面に、窒化チタンを含むコンタクト電極を形成することができる。そのため、n型領域22とコンタクト電極との接合を、オーミック接合とすることができる。これにより、n+型SiC基板1の表面に、p型領域21とn型領域22とが混在していたとしても、コンタクト電極との接合をオーミック接合とすることができる。また、n+型SiC基板上の導電型の異なる領域に、同一の電極材料を積層し、同一の熱アニール処理を行うことで、コンタクト電極との接合をオーミック接合に形成し、かつ従来に比べて製造工程数を低減することができる。
以上において本発明では、上述した実施の形態に限らず、p型のSiC基板を用いて形成された炭化珪素半導体装置に適用することが可能である。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素基板を用いた半導体装置に有用であり、特に、オーミック接合により形成されたコンタクト電極に適している。
2 n-型SiCエピタキシャル層
3 p型SiCエピタキシャル層
6 p+コンタクト領域
8 パッシベーション膜
9 第1のニッケル膜
10 第2のチタン膜
11 第3のニッケル膜

Claims (19)

  1. 炭化珪素領域の表面に、可溶なエッチング薬液が異なる金属積層膜を2層以上形成する金属膜形成工程と、
    前記金属積層膜に、ウェットエッチングによって電極パターンを形成するパターン形成工程と、
    前記パターン形成工程の後に、非酸化性雰囲気中で熱処理を行う熱処理工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記金属積層膜は、ニッケルからなる第1の金属膜の上または下に、カーバイドを形成しやすい金属を主成分とする第2の金属膜が積層された膜であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記金属積層膜の最表面層が前記第2の金属膜である場合、
    前記金属積層膜の最表面層に更に第3の金属膜を積層し、
    前記パターン形成工程では、
    前記第3の金属膜の表面に塗布したレジスト膜に、マスクパターンを転写してレジストパターンを形成する工程と、
    前記レジストパターンが形成された前記レジスト膜をマスクにして、前記第3の金属膜の不要部分を除去する工程と、
    を含むことを特徴とする請求項2に記載の炭化珪素半導体装置の製造方法。
  4. 前記金属積層膜の最表面層が前記第1の金属膜である場合、
    前記パターン形成工程では、
    前記第1の金属膜の表面に塗布したレジスト膜に、マスクパターンを転写してレジストパターンを形成する工程と、
    前記レジストパターンが形成された前記レジスト膜をマスクにして、前記第1の金属膜の不要部分を除去する工程と、
    を含むことを特徴とする請求項2に記載の炭化珪素半導体装置の製造方法。
  5. 前記パターン形成工程は、
    前記金属積層膜を形成する膜のうち、最表面層の膜以外の膜をエッチングするに際し、エッチングを行う膜の上層に残された膜をマスクにして、前記エッチングを行う膜の不要部分を除去する工程と、
    をさらに含むことを特徴とする請求項3または4に記載の炭化珪素半導体装置の製造方法。
  6. 前記パターン形成工程の終了後に残される前記金属積層膜は、前記第1の金属膜および前記第2の金属膜を、少なくともそれぞれ1層ずつ含むことを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。
  7. 前記第2の金属膜は、酸系薬液に不溶で、かつアンモニア水もしくは過酸化水素水、またはアンモニア水と過酸化水素水との混合液に可溶であることを特徴とする請求項2〜6のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  8. 前記第2の金属膜を形成する金属は、チタン、ジルコニウムもしくはタングステン、またはこれらの内2種類以上の合金であることを特徴とする請求項2〜7のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  9. 前記パターン形成工程において、前記第2の金属膜の除去に用いるエッチング薬液は、
    アンモニア水もしくは過酸化水素水、またはアンモニア水と過酸化水素水との混合液であることを特徴とする請求項2〜8のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  10. 前記パターン形成工程において、前記第1の金属膜の除去に用いるエッチング薬液は、酸系薬液であることを特徴とする請求項2〜9のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  11. 前記非酸化性雰囲気は、真空もしくは不活性ガス雰囲気とすることを特徴とする請求項1〜10のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  12. 炭化珪素領域の表面に、第1の金属膜、および前記第1の金属膜よりも炭化物および窒化物の両方を生成しやすい金属を含む第2の金属膜を備えた金属積層膜を形成する金属膜形成工程と、
    前記金属積層膜が積層された前記炭化珪素領域に対して、窒素雰囲気中で熱処理を行う熱処理工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  13. 前記第1の金属膜は、ニッケルを含む金属であり、前記第1の金属膜は、n型炭化珪素からなる半導体基板の表面、または前記半導体基板の表面に形成された高濃度n型領域の表面に積層されることを特徴とする請求項12に記載の炭化珪素半導体装置の製造方法。
  14. 前記第2の金属膜を形成する金属は、チタン、ジルコニウムもしくはタングステン、またはこれらの内2種類以上の合金であることを特徴とする請求項12または13に記載の炭化珪素半導体装置の製造方法。
  15. 炭化珪素領域の表面層に、第1導電型の第1の半導体領域と、第2導電型の第2の半導体領域とを形成する工程と、
    前記第1の半導体領域および前記第2の半導体領域の表面に、第1の金属膜、および前記第1の金属膜よりも炭化物および窒化物の両方を生成しやすい金属を含む第2の金属膜を備えた金属積層膜を形成する金属膜形成工程と、
    前記金属積層膜の最表面層である第1の金属膜の、前記第2の半導体領域の上に形成された不要部分を除去する工程と、
    前記不要部分を除去した後の前記金属積層膜が積層された前記炭化珪素領域に対して、窒素雰囲気中で熱処理を行う熱処理工程と、
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  16. 前記第1の半導体領域は、p型の導電型を有することを特徴とする請求項15に記載の炭化珪素半導体装置の製造方法。
  17. 前記第2の半導体領域は、n型の導電型を有することを特徴とする請求項15または16に記載の炭化珪素半導体装置の製造方法。
  18. 前記第1の金属膜は、ニッケルを含む金属であることを特徴とする請求項15〜17のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  19. 前記第2の金属膜を形成する金属は、チタン、ジルコニウムもしくはハフニウム、またはこれらの内2種類以上の合金であることを特徴とする請求項15〜18のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2009110002A 2008-06-02 2009-04-28 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5458652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110002A JP5458652B2 (ja) 2008-06-02 2009-04-28 炭化珪素半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008144914 2008-06-02
JP2008144914 2008-06-02
JP2008200875 2008-08-04
JP2008200875 2008-08-04
JP2009110002A JP5458652B2 (ja) 2008-06-02 2009-04-28 炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013249678A Division JP5835309B2 (ja) 2008-06-02 2013-12-02 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010062524A true JP2010062524A (ja) 2010-03-18
JP5458652B2 JP5458652B2 (ja) 2014-04-02

Family

ID=42188963

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009110002A Expired - Fee Related JP5458652B2 (ja) 2008-06-02 2009-04-28 炭化珪素半導体装置の製造方法
JP2013249678A Expired - Fee Related JP5835309B2 (ja) 2008-06-02 2013-12-02 炭化珪素半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013249678A Expired - Fee Related JP5835309B2 (ja) 2008-06-02 2013-12-02 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (2) JP5458652B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165513A1 (ja) * 2011-05-30 2012-12-06 独立行政法人産業技術総合研究所 SiC半導体デバイス及びその製造方法
WO2013146446A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP2013211485A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP2013222823A (ja) * 2012-04-17 2013-10-28 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2015050394A (ja) * 2013-09-03 2015-03-16 株式会社東芝 半導体装置
JP2018088462A (ja) * 2016-11-28 2018-06-07 トヨタ自動車株式会社 半導体装置の製造方法
US11183476B2 (en) * 2018-11-09 2021-11-23 Fuji Electric Co., Ltd. Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method of manufacturing silicon carbide semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826136B2 (en) * 2014-07-24 2020-11-03 The Boeing Company Battery pack including stacked battery-board assemblies
JP6540585B2 (ja) * 2016-04-27 2019-07-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR20180124459A (ko) * 2017-05-12 2018-11-21 한국전기연구원 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044404A (ja) * 1999-07-28 2001-02-16 Nec Corp 半導体装置およびその製造方法
JP2002231697A (ja) * 2001-02-01 2002-08-16 Toshiba Corp 半導体装置の製造方法
JP2005026408A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP2006032458A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439597B2 (ja) * 1996-04-10 2003-08-25 新日本製鐵株式会社 n型SiC用オーミック電極とその製造方法
JP2000011863A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd Cr/Cu/Cr配線構造体の製造方法並びにそれを用いたプラズマディスプレイパネルの製造方法並びにそれを用いた画像表示装置
JP2002025934A (ja) * 2000-07-06 2002-01-25 Denso Corp 電極パターン形成方法および半導体装置
EP1416527A1 (de) * 2002-10-23 2004-05-06 ABB Schweiz AG Verfahren zur Herstellung eines Stufenprofils aus einer Schichtfolge

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044404A (ja) * 1999-07-28 2001-02-16 Nec Corp 半導体装置およびその製造方法
JP2002231697A (ja) * 2001-02-01 2002-08-16 Toshiba Corp 半導体装置の製造方法
JP2005026408A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP2006032458A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006332358A (ja) * 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129939B2 (en) 2011-05-30 2015-09-08 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology SiC半導体デバイス及びその製造方法
US9401411B2 (en) 2011-05-30 2016-07-26 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
WO2012165513A1 (ja) * 2011-05-30 2012-12-06 独立行政法人産業技術総合研究所 SiC半導体デバイス及びその製造方法
JP2013211467A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子及びその製造方法
JP2013211485A (ja) * 2012-03-30 2013-10-10 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
US9252218B2 (en) 2012-03-30 2016-02-02 Fuji Electric Co., Ltd. Silicon carbide semiconductor element and fabrication method thereof
WO2013146446A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP2013222823A (ja) * 2012-04-17 2013-10-28 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2015050394A (ja) * 2013-09-03 2015-03-16 株式会社東芝 半導体装置
JP2018088462A (ja) * 2016-11-28 2018-06-07 トヨタ自動車株式会社 半導体装置の製造方法
CN108172508A (zh) * 2016-11-28 2018-06-15 丰田自动车株式会社 半导体装置的制造方法
US11183476B2 (en) * 2018-11-09 2021-11-23 Fuji Electric Co., Ltd. Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2014078732A (ja) 2014-05-01
JP5835309B2 (ja) 2015-12-24
JP5458652B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5458652B2 (ja) 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP4671314B2 (ja) オーミック電極構造体の製造方法、接合型fet又は接合型sitのオーミック電極構造体の製造方法、及び半導体装置の製造方法
JP5286677B2 (ja) P型4H−SiC基板上のオーミック電極の形成方法
JP5860580B2 (ja) 半導体装置及びその製造方法
JP2006156658A (ja) 半導体装置
JP2006024880A (ja) 半導体装置及びその製造方法
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
JP5369581B2 (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
CN103140916A (zh) 碳化硅半导体装置的制造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP2009177102A (ja) 半導体装置の電極の製造方法
CN110491932A (zh) 氮化镓肖特基二极管及其制作方法
TW201001499A (en) A thin-film transistor, method for manufacturing a thin-film transistor
JP5352954B2 (ja) 電極膜/炭化珪素構造体
JP2012222074A (ja) 炭化珪素半導体装置の電極形成方法
JP2004327601A (ja) 炭化珪素半導体装置の製造方法
CN101604660A (zh) 台型半导体装置及其制造方法
JP6156814B2 (ja) 炭化珪素半導体素子の製造方法
JP6089235B2 (ja) 炭化珪素半導体素子の製造方法
JP6040904B2 (ja) 半導体装置およびその製造方法
JP5683139B2 (ja) 半導体装置およびその製造方法
CN113643970A (zh) 一种碳化硅半导体器件的制作方法
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Ref document number: 5458652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees