JP2006032458A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006032458A JP2006032458A JP2004205752A JP2004205752A JP2006032458A JP 2006032458 A JP2006032458 A JP 2006032458A JP 2004205752 A JP2004205752 A JP 2004205752A JP 2004205752 A JP2004205752 A JP 2004205752A JP 2006032458 A JP2006032458 A JP 2006032458A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type sic
- sic layer
- main surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 n+型SiC層1の露出面の状態を荒らす工程と、荒らされたn+型SiC層1の露出面に電極9を形成する工程とを有することを特徴とする。
【選択図】 図2
Description
また、半導体と金属膜(電極)とのコンタクト部分において、その半導体の表層部に欠陥層によるエネルギー準位が形成された構成とすることで、コンタクト抵抗率の低減を図ったものも考え出されている(例えば、特許文献2参照)。
また、現状では、SiC基板に電極を形成する場合、先ずSiC基板の裏面にNi(ニッケル)などの金属を蒸着し、その後1000℃で焼鈍してオーミック接触を形成しているものが多い。次いで、SiC基板の表面側にデバイス構造を形成して、半導体装置を完成させている。
また、本発明は、SiC半導体装置の表面(第1の主面)側におけるデバイスプロセスにおいて汚染を防止でき、且つ、SiC半導体装置の裏面(第2の主面)側の電極に対して良好なオーミック接触を得ることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
また、本発明は、第2の主面に電極を形成する前に、第1の主面にデバイスを形成することができる。したがって、本発明は、電極を形成する工程によって汚染が発生する前に、第1の主面にデバイスを形成でき、第1の主面側の汚染防止と第2の主面側電極のオーミック接触向上との両立を図ることが容易にできる。
(第1実施形態)
図1及び図2は、本発明の第1実施形態に係る半導体装置の製造方法を示す模式断面図である。本実施形態では、一例として、ショットキーダイオード(SBD)の製造方法を挙げて説明する。すなわち、本実施形態では、ショットキーダイオードの裏面電極を本発明に係る製造方法で製造することを特徴とする。先ず、本実施形成の製造方法によって製造された半導体装置10の構成について述べる。
電極9は、n+型SiC層1の裏面、すなわち凸凹Gが設けられている面に形成されている。次に、本実施形態の製造方法について説明する。
具体的には、図1(a)に示すように、シリーズ抵抗を下げる低抵抗のn+型SiC層1の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のn−型SiC層2をエピタキシャル法で形成する。
次いで、図1(b)に示すように、n−型SiC層2の表面に、酸化保護膜3を比較的に厚く(例えば0.5μm〜10μm)堆積する。酸化保護膜3としては、SiO2などの絶縁膜が好適であるが、SiO2以外のものでもよい。SiO2の堆積は、例えばCVDによって行う。
図3は、本発明の第2実施形態に係る半導体装置20を示す模式断面図である。図3において、図1及び図2に示す第1実施形態の半導体装置10の構成要素と同一のものには同一符号を付している。本実施形態の半導体装置20における第1実施形態の半導体装置10との相違点は、電極9’の構造とその電極9’の製造方法である。ここで、半導体装置20の電極9’は、半導体装置10の電極9に対応するものである。本半導体装置20は、n+型SiC層1と、n−型SiC層2と、p型SiC層5と、ショットキー電極6と、引出し電極7と、絶縁物8と、電極9’とを有する。
図4は、本発明の第3実施形態に係る半導体装置30を示す模式断面図である。図4において、図1から図3に示す第1・第2実施形態の半導体装置10,20の構成要素と同一のものには同一符号を付している。本実施形態の半導体装置30における第2実施形態の半導体装置20との相違点は、n+型SiC層1と電極9’との間に、エピタキシャル層(n++型SiC)11が設けられており、そのエピタキシャル層11の裏面が凸凹Gに荒れている点である。したがって、電極9’は、そのエピタキシャル層11の裏面に設けられている。本半導体装置30は、n+型SiC層1と、n−型SiC層2と、p型SiC層5と、ショットキー電極6と、引出し電極7と、絶縁物8と、電極9’と、エピタキシャル層11とを有する。
次に、上記実施形態の変形例について、図5及び図6を参照して説明する。
図5は、上記実施形態の半導体装置10,20,30の変形例に係るSiCショットキーダイオードの基本的な構造を示す断面図である。本SiCショットキーダイオード40は、n+型SiC層31と、n−型SiC層32と、p型SiC層33と、裏面オーミック電極34と、半田接合用金属35と、絶縁物36と、ショットキー電極37と、引出し電極38とを有して構成されている。本SiCショットキーダイオード40と第2実施形態の半導体装置20との相違点は、本SiCショットキーダイオード40では裏面オーミック電極34の裏面に半田接合用金属35が設けられている点である。その他の構成は、第2実施形態の半導体装置20と同様である。
Claims (7)
- SiC基板の露出面の状態を荒らす工程と、
荒らされた前記露出面に電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記荒らす工程は、熱酸化処理を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記SiC基板は、第1の主面と該第1の主面に背向する第2の主面とを有し、
前記露出面は、前記第2の主面であり、
前記荒らす工程は、
前記第1の主面に酸化保護膜を形成する工程と、
前記第2の主面の少なくとも電極形成領域上に熱酸化膜を形成する工程と、
前記熱酸化膜を除去する工程とを有することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記熱酸化膜を形成する工程は、1300℃から2000℃の温度範囲で、且つ酸化雰囲気中で、前記SiC基板を加熱する処理からなることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記酸化雰囲気を形成するガスは、乾燥酸素、湿潤酸素、乾燥酸素又は湿潤酸素と窒素又はアルゴンの希ガスとの混合ガス、のいずれかであることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記荒らす工程と前記電極を形成する工程との間に、前記第1の主面にデバイスを形成する工程を行うことを特徴とする請求項3から5のいずれか一項に記載の半導体装置の製造方法。
- 第1の主面と該第1の主面に背向する第2の主面とを有するSiC基板と、
前記第1の主面上に形成されたデバイスと、
前記第2の主面上に形成された電極とを有し、
前記第2の主面の少なくとも電極形成領域は、該第2の主面について、酸化膜を設けてから、該酸化膜を除去することで生じる荒さが形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004205752A JP4038499B2 (ja) | 2004-07-13 | 2004-07-13 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004205752A JP4038499B2 (ja) | 2004-07-13 | 2004-07-13 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032458A true JP2006032458A (ja) | 2006-02-02 |
JP4038499B2 JP4038499B2 (ja) | 2008-01-23 |
Family
ID=35898470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004205752A Expired - Fee Related JP4038499B2 (ja) | 2004-07-13 | 2004-07-13 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4038499B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062524A (ja) * | 2008-06-02 | 2010-03-18 | Fuji Electric Systems Co Ltd | 炭化珪素半導体装置の製造方法 |
JP4690485B2 (ja) * | 2007-10-24 | 2011-06-01 | パナソニック株式会社 | 半導体素子の製造方法 |
JP2011119585A (ja) * | 2009-12-07 | 2011-06-16 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011176183A (ja) * | 2010-02-25 | 2011-09-08 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2013207017A (ja) * | 2012-03-28 | 2013-10-07 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体素子の製造方法 |
JP2014150278A (ja) * | 2009-07-21 | 2014-08-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2015216242A (ja) * | 2014-05-12 | 2015-12-03 | 新日本無線株式会社 | 半導体装置 |
-
2004
- 2004-07-13 JP JP2004205752A patent/JP4038499B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4690485B2 (ja) * | 2007-10-24 | 2011-06-01 | パナソニック株式会社 | 半導体素子の製造方法 |
US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
JP2010062524A (ja) * | 2008-06-02 | 2010-03-18 | Fuji Electric Systems Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2014078732A (ja) * | 2008-06-02 | 2014-05-01 | Fuji Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
JP2014150278A (ja) * | 2009-07-21 | 2014-08-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2011119585A (ja) * | 2009-12-07 | 2011-06-16 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011176183A (ja) * | 2010-02-25 | 2011-09-08 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2013207017A (ja) * | 2012-03-28 | 2013-10-07 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体素子の製造方法 |
US9040402B2 (en) | 2012-03-28 | 2015-05-26 | Fuji Electric Co., Ltd. | Fabrication method of silicon carbide semiconductor device |
JP2015216242A (ja) * | 2014-05-12 | 2015-12-03 | 新日本無線株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4038499B2 (ja) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5449786B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
JP4594113B2 (ja) | 半導体装置の製造方法 | |
JP5928101B2 (ja) | SiC半導体デバイスの製造方法 | |
JP5408929B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4140648B2 (ja) | SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
JP5427980B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6477106B2 (ja) | 半導体装置 | |
JP2006041248A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010225877A (ja) | ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法 | |
JP2006332358A (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2013084620A1 (ja) | 半導体装置の製造方法 | |
JP6112699B2 (ja) | 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置 | |
JP5401356B2 (ja) | 半導体装置の製造方法 | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP4038499B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4087365B2 (ja) | SiC半導体装置の製造方法 | |
JP4038498B2 (ja) | 半導体素子および半導体素子の製造方法 | |
JPH0864800A (ja) | 炭化珪素半導体素子 | |
JP2016178336A (ja) | 半導体装置の製造方法 | |
JP2005277240A (ja) | 炭化珪素半導体のオーミック電極及びその製造方法 | |
JP6648574B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4087368B2 (ja) | SiC半導体装置の製造方法 | |
JP6395299B2 (ja) | 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法 | |
JP2017118014A (ja) | 積層体、半導体素子及び電気機器 | |
JP2006073923A (ja) | SiC半導体装置およびSiC半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |