JP2011176183A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011176183A
JP2011176183A JP2010039950A JP2010039950A JP2011176183A JP 2011176183 A JP2011176183 A JP 2011176183A JP 2010039950 A JP2010039950 A JP 2010039950A JP 2010039950 A JP2010039950 A JP 2010039950A JP 2011176183 A JP2011176183 A JP 2011176183A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor substrate
semiconductor device
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010039950A
Other languages
English (en)
Inventor
Hirokazu Fujiwara
広和 藤原
Masaki Konishi
正樹 小西
Takeo Yamamoto
武雄 山本
Takeshi Endo
剛 遠藤
Yukihiko Watanabe
行彦 渡辺
Takashi Katsuno
高志 勝野
Shigemasa Soejima
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2010039950A priority Critical patent/JP2011176183A/ja
Publication of JP2011176183A publication Critical patent/JP2011176183A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】炭化ケイ素を材料とするSiC半導体基板にオーミック接合するオーミック電極のコンタクト抵抗を低減する。
【解決手段】 オーミック電極は、鉄(Fe)を主成分とするFe系電極層を含んでいる。Fe系電極層は、オーステナイトもしくはマルテンサイトを少なくともその一部に有しているため、カーボンを固溶して取り込むことができる。Fe系電極層が、オーミック電極のシンター処理工程における副生成物であるカーボンを取り込むことによって、カーボンがSiC半導体基板とオーミック電極との接合界面に堆積してSiC半導体基板とオーミック電極とのコンタクト抵抗が高くなることを抑制できる。
【選択図】 図1

Description

本発明は、炭化ケイ素を材料とする半導体基板を備えた半導体装置に関する。
特許文献1に、炭化ケイ素(SiC)を材料とするSiC半導体基板を備えた半導体装置が開示されている。この半導体装置では、SiC半導体基板に接するNi層を成膜して高温(例えば900℃〜1100℃以上)でシンター処理を行って、SiC半導体基板にオーミック接合するオーミック電極を形成する。SiC半導体基板とNi層が接する状態で高温のシンター処理を行うと、Ni層とSiC半導体基板のシリコン(Si)が反応してニッケルシリサイド(例えばNiSi)が形成され、SiC半導体基板からカーボン(C)が副生する。副生したカーボン等がNi層とSiC半導体基板との界面等に偏析して堆積し、副生成物層が形成される。この副生成物層によって、SiC半導体基板とNi層とのコンタクト抵抗が高くなる。
このため、特許文献1では、この副生成物層をエッチング等によって除去した後で、副生成物層を除去した部分のSiC半導体基板に、再度、Ni層を成膜する。副生成物層を除去した後に成膜するNi層はシンター処理することなく、オーミック電極として利用される。
特開2006−261624号公報
特許文献1においては、副生成物層をエッチング等によって除去するため、半導体装置の製造工程が増え、煩雑化する。また、副生成物層を除去する方法によっては、SiC半導体基板とオーミック電極との接合界面を汚染する恐れがある。
本願は、炭化ケイ素を材料とする半導体基板を備えた半導体装置において、副生成物を除去する工程を行うことなくコンタクト抵抗の低いオーミック電極を形成することを目的とする。
本発明は、炭化ケイ素を材料とする半導体基板(SiC半導体基板)と、半導体基板にオーミック接合するオーミック電極とを備えた半導体装置であって、オーミック電極は、鉄(Fe)を主成分とし、オーステナイトまたはマルテンサイトを少なくともその一部に有するFe系電極層を含んでいる、半導体装置を提供する。
上記の半導体装置では、オーミック電極は、Feを主成分とするFe系電極層を有している。Fe系電極層は、オーステナイトまたはマルテンサイトを少なくともその一部に有しているため、SiC半導体基板から副生するカーボンをFe系電極層中に固溶させることができる。これによって、カーボンがSiC半導体基板とオーミック電極との接合界面に堆積してSiC半導体基板とオーミック電極とのコンタクト抵抗が高くなることを抑制できる。副生成物層を除去する工程が不要となるため、SiC半導体基板とオーミック電極との接合界面が汚染されない。
上記のFe系電極層は、ニッケル(Ni)、マンガン(Mn)、プラチナ(Pt)からなる群から選ばれる少なくとも一種を含むことが好ましい。これらの金属成分が含まれていると、Fe系電極層がオーステナイトもしくはマルテンサイトとなる温度が低下するため、より低温で多くのカーボンをFe系電極層に固溶させることができる。
オーミック電極の半導体基板に接する層は、鉄(Fe)、ニッケル(Ni)、シリコン(Si)の合金層(Fe−Ni−Si合金層)であることが好ましい。
上記の半導体装置は、炭化ケイ素を材料とする半導体ウェハにオーミック電極を構成する電極層を成膜する成膜工程と、成膜した電極層をシンター処理するシンター処理工程とを含んでいる半導体装置の製造方法であって、成膜工程で成膜される電極層は、鉄(Fe)を主成分とするFe含有層を含んでおり、シンター処理工程は、Fe含有層がオーステナイトとなる温度領域内の温度でシンター処理を行う半導体装置の製造方法によって製造することができる。
この製造方法の成膜工程では、半導体ウェハに接する側から順に、ニッケル(Ni)層、鉄(Fe)層、ニッケル(Ni)層を積層して、オーミック電極を構成する電極層を成膜してもよい。
本発明によれば、副生成物を除去する工程を行うことなくコンタクト抵抗の低いオーミック電極を形成することができる。
Fe−C系状態図である。 Fe−Ni系状態図である。 実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置の断面図である。 実施形態に係る半導体装置の断面図である。 実施例に係る半導体装置の断面図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。 実施例に係る半導体装置の製造方法を説明する図である。
本発明に係る実施形態では、半導体装置は、炭化ケイ素を材料とするSiC半導体基板と、SiC半導体基板にオーミック接合するオーミック電極とを備えており、オーミック電極は、鉄(Fe)を主成分とするFe系電極層を含んでいる。Fe系電極層は、オーステナイトもしくはマルテンサイトを少なくともその一部に含有している。
オーステナイトは、面心立方格子構造(fcc構造)を有しており、γ−Fe(ガンマ鉄)とも呼ばれる。図1は、鉄とカーボンとの2元系状態図であるFe−C系状態図を示している。図1は、ASM(American Society of Metals)の"Binary Allay Phase Diagrams 2nd Edition CD-ROM(1990)"を参考に作成された状態図である。縦軸は温度であり、横軸は、カーボンの組成比をmass%(重量パーセント)とmol%で示している。オーステナイトは、図1中の「γ」で示される領域で安定な相である。「γ」相の他に、図1中の「α」で示されるフェライト、「δ」で示されるデルタ鉄、「L」で示される液相との共存相として得ることもできる。図1に示すように、鉄とカーボンの2元系では、オーステナイトは、727℃以上の温度で形成され、800℃で1重量%程度まで、1150℃で2.1重量%までカーボンを固溶することができる。
マルテンサイトは、カーボンを固溶するオーステナイトを急冷することによって現れる準安定相である。カーボンを固溶するオーステナイトを急冷すると、カーボンが結晶格子間に存在する状態のまま、オーステナイトの面心立方格子構造から、フェライトの体心立方格子構造へと結晶格子が変形する。カーボンは、拡散することなく、フェライトの結晶格子を引き延ばして、その間に過飽和の状態で固溶し、準安定相のマルテンサイトとなる(無拡散変態)。オーステナイトがマルテンサイトに変態する場合には、オーステナイトの一部が変態することなく残留する場合がある。尚、マルテンサイトは、準安定相であって、平衡状態にある安定相ではないため、図1に示す状態図には掲載されていない。
上記の半導体装置は、炭化ケイ素を材料とする半導体ウェハにオーミック電極を構成する電極層を成膜する成膜工程と、成膜した電極層をシンター処理するシンター処理工程とを含んでいる半導体装置の製造方法によって製造できる。この製造方法では、成膜工程で成膜される電極層は、鉄(Fe)を主成分とするFe含有層を含んでおり、シンター処理工程は、Fe含有層がオーステナイトとなる温度領域内の温度(A3変態点の温度である727℃以上の温度)でシンター処理を行う。Fe含有層は、Fe系金属層の材料となる層であり、シンター処理工程において、Fe含有層がオーステナイトとなる温度領域内の温度でシンター処理を行うことによって、Fe系金属層が形成される。
従来技術のようにオーミック電極がニッケル(Ni)層である場合、SiC半導体基板とオーミック電極とのコンタクト抵抗を低減するために、オーミック電極のシンター処理工程では、ニッケルシリサイド(例えばNiSi)が形成されるシンター処理温度が採用される。これによって、例えば下記の反応式(1)に示す反応が起こり、SiC半導体基板からカーボン(C)が副生する。
SiC + 2Ni → NiSi + C … (1)
反応式(1)に示す反応によって副生したカーボンがオーミック電極とSiC半導体基板との界面に堆積すると、半導体装置のコンタクト抵抗が高くなってしまう。また、副生したカーボンがオーミック電極の逆側の面上(SiC半導体基板側と逆側の面上)に堆積する場合もある。この場合、その面上に接合電極を形成すると、オーミック電極と接合電極との間に堆積したカーボンが離型剤のように作用し、オーミック電極と接合電極が剥がれ易くなってしまう。
本発明の実施形態に係る半導体装置では、オーミック電極に含まれるFe系電極層が、オーステナイトもしくはマルテンサイトを少なくともその一部に有している。このFe系電極層は、オーミック電極層のシンター処理工程において、オーステナイトとなる処理温度で処理することによって形成される。このため、Fe系電極層にはオーミック電極のシンター処理工程における副生成物であるカーボンが固溶して取り込まれる。これによって、カーボンがSiC半導体基板とオーミック電極との接合界面に堆積してSiC半導体基板とオーミック電極とのコンタクト抵抗が高くなることを抑制できる。また、カーボンがオーミック電極のSiC半導体基板と逆側の面上に堆積することを抑制できるため、オーミック電極の表面に、さらに電極(例えば、はんだ接合のために形成される接合電極)を形成する場合に、オーミック電極と接合電極等との接合界面にカーボンが堆積して、オーミック電極と接合電極等が剥がれ易くなることを防ぐことができる。また、従来技術(特許文献1に記載の技術)と異なり、副生成物層を除去する工程が不要となるため、SiC半導体基板とオーミック電極との接合界面が汚染されない。
Fe系電極層として、鉄を材料とするFe層を用いてもよい。この場合、シンター処理工程において副生するカーボンがFe層に取り込まれ、鉄とカーボンとの固溶層が形成される。SiC半導体基板からの炭素の偏析を抑制するためには、Fe層のカーボンの固溶量は1重量%程度あれば十分である。カーボンの固溶量を1重量%以上とするためには、図1に示すように、オーミック電極のシンター処理工程においては、800℃以上のシンター処理を行えば十分である。Fe系電極層がFe層である場合、シンター処理温度は800℃以上1300℃以下が好ましく、1000℃以上1100℃以下がより好ましい。
Fe系電極層は、Fe以外の成分を含んでいてもよい。この場合、常温でもオーステナイトを安定相として得ることができる場合がある。例えば、Feがニッケル(Ni)やマンガン(Mn)を固溶している場合には、常温でも安定なオーステナイトを得ることができる。
Fe系電極層に含まれる他の成分は、ニッケル(Ni)、マンガン(Mn)、プラチナ(Pt)からなる群から選ばれる少なくとも一種であることが好ましい。これらの金属成分が含まれていると、シンター処理工程において、Fe含有層がオーステナイトとなる温度が低下するため、オーミック電極のシンター処理工程において、シンター処理温度を低温化することができる。
図2は、鉄とニッケルとの2元系状態図であるFe−Ni系状態図を示している。図2は、ASM(American Society of Metals)の"Metals handbook 8th ed., vol.8 (1973)"を参考に作成された状態図である。縦軸は温度であり、横軸は、ニッケルの組成比をmass%(重量パーセント)とmol%で示している。オーステナイトは、図2中の「γ」で示される領域で安定な相である。図2に示すように、鉄とニッケルの2元系では、オーステナイトは、Niの組成比が50重量%程度の場合には、400℃よりも低い温度から形成される。実験的には、Niの組成比が32重量%の場合に、500℃でオーステナイトが形成されることが確認されている。すなわち、Niの組成比が32重量%以上であれば、シンター処理温度を500℃以上とすることによって、シンター処理工程中にFe含有層(Fe系金属層の材料となる層)をオーステナイトとすることができる。Fe系電極層がFeとNiの合金層である場合、Niの組成比は5重量%以上かつ95重量%以下が好ましい。シンター処理温度は500℃以上1300℃以下が好ましい。
オーミック電極のSiC半導体基板に接する層は、鉄(Fe)、ニッケル(Ni)、シリコン(Si)の合金であるFe−Ni−Si合金層であることが好ましい。合金にシリコンが含まれることによって、オーミック電極のコンタクト抵抗がより低減される。また、鉄とニッケルが合金化して少なくともその一部がオーステナイトもしくはマルテンサイトとなることによって、SiC半導体基板から析出するカーボンが、オーミック電極とSiC半導体基板との界面や、オーミック電極のSiC半導体基板と逆側の面に堆積することを抑制できる。Fe系電極層がFe−Ni−Si合金層である場合、Niの組成比は5重量%以上かつ95重量%以下が好ましく、Siの組成比は2重量%以上かつ60重量%以下が好ましい。シンター処理温度は500℃以上1300℃以下が好ましい。
オーミック電極は、単一のFe系電極層がSiC半導体基板に接触しているものであってもよい。単一のFe系電極層をオーミック電極として用いる場合には、Fe系電極層は、Niを含有していることが好ましい。例えば、図3に示す、鉄とニッケルの合金層であるFe−Ni電極層100や、図4に示す、Fe層111内にNi層112が点在するFe系電極層110がSiC半導体基板10に接していることが好ましい。
オーミック電極は、多数の電極層が積層されたものであってもよい。この場合、多数の電極層のうちの少なくとも1つ電極層がFe系電極層であればよい。Fe系電極層としてFe層を用いる場合には、図5に示すように、SiC半導体基板10に接する電極層121は、Niを主成分とする電極層であることが好ましく、ニッケルシリサイド層であることがより好ましい。電極層121に接してFe層122が形成されており、電極層121とFe層122をオーミック電極120が含んでいることが好ましい。さらに、Fe層122の電極層121と逆側の面に接して、Niを主成分とする電極層が形成されていれば、より好ましい。このようなオーミック電極は、SiC半導体基板10に接する側から順に、第1のNi層、Fe層、第2のNi層を積層して成膜し、その後、シンター処理を行うことによって形成されることが好ましい。この場合、成膜するNi層の厚さは50nm以下が好ましい。また、成膜するNi層の厚さdNiと成膜するFe層の厚さdFeとの比は、dNi/dFe≧1/10であることが好ましい。第1のNi層はニッケルシリサイド層を形成する機能を有し、Fe層は、SiC半導体基板から析出するカーボンを取り込む機能を有し、第2のNi層は、シンター処理時にオーミック電極が酸化することを防ぐ保護膜としての機能を有する。
本発明は、ダイオード、MOSFET、JFET、IGBT等の半導体装置に好適に用いることができるが、これに限定されない。
次に、上記で説明した、第1実施形態をより具体化した実施例1を挙げ、さらに詳細に説明する。
(半導体装置)
図6は、半導体装置500の断面を模式的に示す図である。半導体装置500は、ダイオードであって、SiC半導体基板50は、SiCを材料とするN型の基板層501と、基板層501の表面に積層され、SiCを材料とするN型のエピタキシャル層502と、エピタキシャル層502の表面に設けられたP層508とを備えている。P層508は、周辺耐圧構造として設けられたJTE(Junction Terminal Extension)構造である。
SiC半導体基板50の表面(エピタキシャル層502が形成されている側の面)には、SiC半導体基板50側から順に、層間絶縁膜510、表面電極504、表面接合電極505が積層されている。SiC半導体基板50の裏面(基板層501が形成されている側の面)には、SiC半導体基板50側から順に、裏面電極506、裏面接合電極507が積層されている。表面電極504は、層間絶縁膜510に設けられたコンタクトホール512において、SiC半導体基板50のエピタキシャル層502の表面とショットキー接合しているショットキー電極である。裏面電極506は、SiC半導体基板50の基板層501の裏面とオーミック接合しているオーミック電極である。表面接合電極505、裏面接合電極507は、はんだ接合のために形成されている。
表面電極504は、モリブデン(Mo)を材料とするMo電極層である。裏面電極506は、SiC半導体基板50と接合するFe系電極層506aと、Niを主成分とするNi系電極層506bをその一部に含んでいる。Fe系電極層506は、Feを主成分とするFe−Ni−Si合金層である。表面接合電極505は、アルミニウム(Al)を材料とするAl電極層である。裏面接合電極層507は、半導体基板側から順に、チタン(Ti)層507a、ニッケル(Ni)層507b、金(Au)層507cをスパッタ等で積層して得られる、Ti/Ni/Au積層電極である。
(半導体装置の製造方法)実施例1に係る半導体装置の製造方法では、図6に示すSiC半導体基板50の素子構造が複数個形成されている半導体ウェハを原料ウェハとして用いて、この原料ウェハに、オーミック電極等を形成することによって、半導体装置を製造する。
(原料ウェハ)
直径φ=100mm、厚さ:350μmの4H−SiCのN型の半導体ウェハは、裏面側が(000−1)面となっている。この半導体ウェハの表面に、N型のエピタキシャル層(不純物濃度:5×1015cm−3、層厚さ:10μm)を成膜し、図6に示すSiC半導体基板50の素子構造を形成した。エピタキシャル層の表面に、Alイオン注入およびアニール処理を行って、周辺耐圧構造であるP層508となる半導体層を形成した。P層508となる半導体層は、P型のJTE構造(不純物濃度:1×1019cm−3、幅:50μm、深さ:1μm)として形成した。
原料ウェハの表面に厚さ1μmのシリコン酸化膜(SiO膜)を成膜した。成膜方法としては、減圧CVD法を用いた。次に、SiO膜の表面にフォトレジストを形成し、SiO膜のうち、コンタクトホールを形成する部分をエッチングによって除去し、コンタクトホールを形成した。コンタクトホールの大きさは、半導体装置のアクティブサイズが5.5mm×5.5mmとなるように調整した。
上記の方法によって、半導体ウェハ上に、チップサイズが6mm×6mmで、アクティブサイズが5.5mm×5.5mmのダイオードを複数個作製した。この状態の半導体ウェハを原料ウェハとして用いて、以下に説明する工程によって、原料ウェハの表面および裏面に電極を形成した。
(オーミック電極の成膜工程)
まず、図7に示すように、原料ウェハ60の裏面に、Ni層611、Fe層612、Ni層613の順序で、それぞれ電極層を成膜し、オーミック電極層610とした。成膜方法としては蒸着法を用い、Ni層611を50nm、Fe層612を100nm、Ni層613を50nm成膜した。
(オーミック電極のシンター処理工程)
高真空のファーネスアニーリング装置で、オーミック電極のシンター処理工程を行った。シンター処理は、常圧のAr雰囲気下、1000℃のシンター処理温度で30分間行った。昇温速度は100℃/minとし、降温速度は100℃/minとした。
(表面電極形成工程)
次に、原料ウェハの表面側(層間絶縁膜が形成されている側)に、120℃で蒸着法を用いて、Mo層を100nm成膜した。さらに、成膜したMo層のうち、エッチングしない部分のMo層の表面に、パターニングされたフォトレジストを形成した。次に、リン酸/硝酸/酢酸溶液を用いて、Mo層の一部をエッチングによって除去した。これによって、図8に示すように、表面電極504となるMo電極層620を形成した。
(接合電極形成工程)
次の接合電極形成工程では、図9に示すように、各接合電極505,507を形成する。まず、スパッタによって、原料ウェハの表面側に、Al層を4μmの厚さに形成した。さらに、成膜したAl層のうち、エッチングしない部分のAl層の表面に、パターニングされたフォトレジストを形成した。次に、リン酸/硝酸/酢酸溶液を用いて、Al層の一部をエッチングによって除去した。これによって、表面接合電極505となるAl電極層を形成した。次に、スパッタ法によって、原料ウェハの裏面側から順に、Ti層を100nm、Ni層を100nm、Au層を50nm形成し、裏面接合電極507となるTi/Ni/Au積層電極層を形成した。
(ダイシング工程)
さらに、ダイシング等を行って、チップサイズが6mm×6mmで、アクティブサイズが5.5mm×5.5mmのダイオードを製造した。これによって、図6に示すような半導体装置500を製造した。
(比較例)
比較例では、オーミック電極の成膜工程において、実施例1と異なっており、その他は実施例1と同様である。比較例では、オーミック電極として、原料ウェハ60の裏面に接するNi層を成膜し、オーミック電極層とした。成膜方法としては蒸着法を用い、Ni層は、100nm成膜した。
(半導体装置のコンタクト抵抗測定および接合電極のピーリング試験)
実施例1の製造方法によって製造した半導体装置を用いて、裏面側(オーミック電極が形成されている側)のコンタクト抵抗を測定したところ、コンタクト抵抗は、5×10−5Ω/cmであった。また、裏面接合電極(Ti/Ni/Au積層電極層)に対してピーリング試験を実施したところ、裏面接合電極が剥離しないことを確認できた。
比較例の製造方法によって製造した半導体装置を用いて、裏面側(オーミック電極が形成されている側)のコンタクト抵抗を測定したところ、コンタクト抵抗は、1×10−4Ω/cmであった。また、裏面接合電極(Ti/Ni/Au積層電極層)に対して、実施例1と同様のピーリング試験を実施したところ、裏面接合電極が剥離した。
上記のとおり、実施例1の製造方法によって製造した半導体装置では、裏面側のコンタクト抵抗が比較例よりも低減されるとともに、オーミック電極と接触して設けられる裏面接合電極がより剥離しにくくなっていた。
実施例1では、オーミック電極は、成膜工程においてNi層、Fe層、Ni層を積層して成膜され、シンター処理工程によって、1000℃でシンター処理される。1000℃でシンター処理を行うと、SiCを材料とする原料ウェハからカーボンが副生するが、Fe層とNi層がオーステナイトとして合金化して、副生したカーボンを取り込む。これによって、カーボンが原料ウェハとオーミック電極との界面に堆積することが抑制されたために、実施例1では、裏面側のコンタクト抵抗が低減される効果が得られたものと考えられる。同時に、カーボンがオーミック電極と裏面接合電極との界面に堆積することが抑制されたために、実施例1では、裏面接合電極がより剥離しにくくなる効果が得られたものと考えられる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10、50 SiC半導体基板
100 Fe−Ni電極層
110 Fe系電極層
111 Fe層
112 Ni層
120 オーミック電極
121 電極層
122 Fe系電極層
500 半導体装置
501 基板層
502 エピタキシャル層
504 表面電極
505 表面接合電極
506 裏面電極
507 裏面接合電極
508 P
510 層間絶縁膜
512 コンタクトホール

Claims (5)

  1. 炭化ケイ素を材料とする半導体基板と、
    半導体基板にオーミック接合するオーミック電極とを備えた半導体装置であって、
    オーミック電極は、鉄(Fe)を主成分とし、オーステナイトもしくはマルテンサイトを少なくともその一部に含むFe系電極層を含んでいる、半導体装置。
  2. Fe系電極層は、ニッケル(Ni)、マンガン(Mn)、プラチナ(Pt)からなる群から選ばれる少なくとも一種を含む、請求項1に記載の半導体装置。
  3. オーミック電極の半導体基板に接する層は、鉄(Fe)、ニッケル(Ni)、シリコン(Si)の合金層である、請求項1ないし3のいずれか一項に記載の半導体装置。
  4. 炭化ケイ素を材料とする半導体ウェハにオーミック電極を構成する電極層を成膜する成膜工程と、
    成膜した電極層をシンター処理するシンター処理工程とを含んでいる半導体装置の製造方法であって、
    成膜工程で成膜される電極層は、鉄(Fe)を主成分とするFe含有層を含んでおり、
    シンター処理工程は、Fe含有層がオーステナイトとなる温度領域内の温度でシンター処理を行う、半導体装置の製造方法。
  5. 成膜工程では、半導体ウェハに接する側から順に、ニッケル(Ni)層、鉄(Fe)層、ニッケル(Ni)層を積層して、オーミック電極を構成する電極層を成膜する、請求項4に記載の半導体装置の製造方法。
JP2010039950A 2010-02-25 2010-02-25 半導体装置の製造方法 Pending JP2011176183A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010039950A JP2011176183A (ja) 2010-02-25 2010-02-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010039950A JP2011176183A (ja) 2010-02-25 2010-02-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011176183A true JP2011176183A (ja) 2011-09-08

Family

ID=44688772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010039950A Pending JP2011176183A (ja) 2010-02-25 2010-02-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011176183A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171902A (ja) * 2012-02-20 2013-09-02 Fuji Electric Co Ltd SiC半導体デバイス及びその製造方法
JP2013211503A (ja) * 2012-03-30 2013-10-10 Fuji Electric Co Ltd SiC半導体デバイス
WO2013190901A1 (ja) * 2012-06-21 2013-12-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2014060804A2 (en) 2012-10-19 2014-04-24 Toyota Motor Co Ltd Semiconductor device and manufacturing method of semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129929A (ja) * 1987-11-13 1989-05-23 Hitachi Ltd 熱間圧延用作業ロールの製造法
JPH09223795A (ja) * 1996-02-14 1997-08-26 Mitsuteru Kimura Mosゲートショットキー障壁トランジスタ
JP2000101100A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2006032458A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006032456A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP2006073923A (ja) * 2004-09-06 2006-03-16 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法
JP2009280901A (ja) * 2008-02-25 2009-12-03 Alstom Technology Ltd 耐クリープ性鋼
JP2011035194A (ja) * 2009-08-03 2011-02-17 Mitsubishi Electric Corp 半導体素子及びその製造方法、並びに半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129929A (ja) * 1987-11-13 1989-05-23 Hitachi Ltd 熱間圧延用作業ロールの製造法
JPH09223795A (ja) * 1996-02-14 1997-08-26 Mitsuteru Kimura Mosゲートショットキー障壁トランジスタ
JP2000101100A (ja) * 1998-09-17 2000-04-07 Toshiba Corp 半導体装置
JP2006032458A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP2006032456A (ja) * 2004-07-13 2006-02-02 Shindengen Electric Mfg Co Ltd 半導体素子および半導体素子の製造方法
JP2006073923A (ja) * 2004-09-06 2006-03-16 Shindengen Electric Mfg Co Ltd SiC半導体装置およびSiC半導体装置の製造方法
JP2009280901A (ja) * 2008-02-25 2009-12-03 Alstom Technology Ltd 耐クリープ性鋼
JP2011035194A (ja) * 2009-08-03 2011-02-17 Mitsubishi Electric Corp 半導体素子及びその製造方法、並びに半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171902A (ja) * 2012-02-20 2013-09-02 Fuji Electric Co Ltd SiC半導体デバイス及びその製造方法
US9159792B2 (en) 2012-02-20 2015-10-13 Fuji Electric Co., Ltd. SiC semiconductor device and method for manufacturing the same
JP2013211503A (ja) * 2012-03-30 2013-10-10 Fuji Electric Co Ltd SiC半導体デバイス
WO2013190901A1 (ja) * 2012-06-21 2013-12-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2014003252A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US8866156B2 (en) 2012-06-21 2014-10-21 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
WO2014060804A2 (en) 2012-10-19 2014-04-24 Toyota Motor Co Ltd Semiconductor device and manufacturing method of semiconductor device
US9607836B2 (en) 2012-10-19 2017-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US9129939B2 (en) SiC semiconductor device and method for manufacturing the same
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4140648B2 (ja) SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
WO2010021136A1 (ja) 半導体装置および半導体装置の製造方法
WO2013084620A1 (ja) 半導体装置の製造方法
EP2698807A1 (en) Method for producing silicon carbide semiconductor device
WO2013150889A1 (ja) 炭化珪素半導体装置の製造方法
JP6112699B2 (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP2007335431A (ja) 半導体装置とその製造方法
JPWO2008018342A1 (ja) 炭化ケイ素半導体装置およびその製造方法
WO2011099338A1 (ja) 半導体装置および半導体装置の製造方法
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2011176183A (ja) 半導体装置の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP2016178336A (ja) 半導体装置の製造方法
JP6648574B2 (ja) 炭化珪素半導体装置の製造方法
JP2009076874A (ja) ショットキーバリアダイオードおよびその製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP6808952B2 (ja) 炭化珪素半導体装置の製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP5709333B2 (ja) 半導体装置
JP5419922B2 (ja) 半導体装置
JP2016039210A (ja) Iii族窒化物半導体デバイスおよびその製造方法
JP2008227405A (ja) n型4H−SiC基板上にオーミック電極を形成する方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120711

A621 Written request for application examination

Effective date: 20120723

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Effective date: 20120711

Free format text: JAPANESE INTERMEDIATE CODE: A821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603