JP2013211485A - 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置 Download PDF

Info

Publication number
JP2013211485A
JP2013211485A JP2012082041A JP2012082041A JP2013211485A JP 2013211485 A JP2013211485 A JP 2013211485A JP 2012082041 A JP2012082041 A JP 2012082041A JP 2012082041 A JP2012082041 A JP 2012082041A JP 2013211485 A JP2013211485 A JP 2013211485A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012082041A
Other languages
English (en)
Other versions
JP6112699B2 (ja
JP2013211485A5 (ja
Inventor
Akimasa Kinoshita
明将 木下
Takashi Tsuji
崇 辻
Kenji Fukuda
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2012082041A priority Critical patent/JP6112699B2/ja
Priority to CN201380018092.XA priority patent/CN104335328B/zh
Priority to US14/388,729 priority patent/US9768260B2/en
Priority to PCT/JP2013/057314 priority patent/WO2013146328A1/ja
Publication of JP2013211485A publication Critical patent/JP2013211485A/ja
Publication of JP2013211485A5 publication Critical patent/JP2013211485A5/ja
Application granted granted Critical
Publication of JP6112699B2 publication Critical patent/JP6112699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0495Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02609Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 金属/炭化珪素半導体界面を有する炭化珪素半導体装置の製造方法において、金属堆積膜の密着性を向上し、剥離を抑制する方法を提供する。
【解決手段】 第1導電型の炭化珪素基板を準備する工程(a)と、前記第1導電型の炭化珪素基板の1つの主面上に第1導電型のエピタキシャル層を形成する工程(b)と、前記第1導電型の炭化珪素基板の他の主面上に第1の金属層を形成する工程(c)と、前記工程(c)の後、前記炭化珪素基板を熱処理し、前記第1の金属層と前記炭化珪素基板の他方の主面との間にオーミック接合と、前記第1の金属層上に他の金属と密着性の良い物質の層を形成する工程(d)と、前記工程(d)の後、他の主面上の第1の金属層表面の不純物を除去し清浄化する工程(e)と、を備え、前記工程(d)の熱処理を、1100℃以上で行う。
【選択図】 図4

Description

本発明は、炭化珪素半導体装置の製造方法、特に、金属/炭化珪素半導体界面を有する炭化珪素半導体装置の製造方法において、金属堆積膜の密着性を向上させる方法、及び該方法により製造された炭化珪素半導体装置に関するものである。
炭化珪素は化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより1桁以上大きいため、パワー半導体素子の観点から性能限界の近いシリコンに代わる材料として注目されている(非特許文献1)。
半導体装置は工程の終盤で外部装置と接続するための配線用金属膜の形成を行う。この配線用金属膜に要求される項目は接触抵抗が小さいこと、ダイシング時に剥離がないこと、ボンディングやダイボンディング後の長時間の使用にも耐えられ剥離が起こらない等、多くの項目があるが特に剥離が起こらないことが求められ密着性の強さが要求される。これは炭化珪素でも例外ではない。
炭化珪素を材料とした半導体装置は炭化珪素がカーボンを含み、半導体製造装置作製の工程で金属と反応させるための高温の処理が多用され、さらに反応後に多くの工程を通す必要があることから、表面にグラファイト等の剥離を誘発する層が形成されやすい。そのため配線用等の金属膜を堆積すると剥離が起こりやすい。
特に、炭化珪素半導体装置において低抵抗接続となるオーミック電極を形成する工程に注目すると、炭化珪素上にNiを堆積した後、熱処理を行い金属と炭化珪素中のシリコンと反応させ炭化珪素上に、例えばNiシリサイド膜を形成すれば良いことが報告されているが、Niを熱処理してNiシリサイド膜を形成した場合、Niはカーボンと反応しないため、余ったカーボンがシリサイド膜上にグラファイト層を形成する。さらにこの後複数の工程を通過するため、オーミック電極表面に密着性を低下させる汚染物の堆積が起こる。この面上に外部装置と接続用の配線用金属膜を作製すると密着力が低下し、配線用金属膜の剥離を引き起こす要因となる。
このため、Niシリサイド膜の表面に形成されたグラファイト層を酸素ガス(O2)雰囲気または不活性ガス(Arなど)雰囲気中でのプラズマプロセスにて除去し配線用金属膜の剥離を防止すること(特許文献1)や、Niを熱処理する前に予めNi上にNiシリサイドを形成させグラファイトを表面に出ないようにする方法(特許文献2)や、カーボンと反応する金属を堆積して熱処理をさせることにより金属カーバイド層を表面に形成する方法(特許文献3)により剥離を抑制する方法が提案されている。
特開2003−243323号公報 特開2006−332358号公報 特開2006−344688号公報
IEEE Transactions on ElectronDevices(Vol.36, p.1811, 1989)
前述したように、炭化珪素半導体装置の製造工程において配線用金属膜の剥離を引き起こすグラファイト等の層が形成される要因は多くある。この剥離原因物質を、特許文献1等のようにArスパッタ等の物理的手段で除去すると、剥離原因物質の除去のみならず、低抵抗接続に必要なNiシリサイドが除去されてしまう。正確に剥離原因物質のみを除去する方法を確立することは困難である。また、特許文献3等のようにカーボンと化合物を形成する金属を堆積して熱処理をさせることにより析出グラファイトを除去する方法は工程が簡略化できるが、その後の工程による汚染物質による剥離は避けられない。
本発明は、上記課題に鑑み、金属を炭化珪素に堆積した後、アニールによりオーミック接合を形成させ、他の金属との密着性が良く、且つ、Arスパッタ等の物理的手段に対する耐性の高い層を表面に形成させ、オーミック電極などを形成する過程で生じる剥離原因物質を優先的にArスパッタにより除去を行うことにより、密着性の良い表面を露出させて外部装置と接続用の配線用金属膜との密着を良くする半導体製造方法において、配線用金属膜の剥離を抑制することができる方法を提供することを目的とするものである。
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、オーミック接合を取るための第一の金属層にNi等のカーボンと反応しない元素を利用する場合、カーボンと反応して化合物を作る第4族、第5族、又は第6族の金属を共に第一の金属層を形成すると、1100℃以上で熱処理した後、第1の金属層上に剥離を誘発するグラファイトが減少し、且つ密着性の良い物質が形成されること、及び、第4族、第5族、又は第6族の金属の中でも特にTiは、チタンシリサイド、チタンカーバイド、チタンとシリコンとカーボンの3元系化合物(TixSiyCz)を形成し、これらの化合物が物理的手段に耐性があり、剥離を抑制する効果があるという知見を得た。
本発明はこれらの知見に基づいて完成に至ったものであり、本発明によれば、以下の発明が提供される。
[1]第1導電型の炭化珪素基板を準備する工程(A)と、
前記第1導電型の炭化珪素基板の1つの主面上に第1導電型のエピタキシャル層を形成する工程(B)と、
前記第1導電型の炭化珪素基板の他の主面上に、ニッケル(Ni)と、第4族、第5族、又は第6族の金属のいずれか1以上とから構成される第1の金属層を形成する工程(C)と、
前記工程(C)の後、前記炭化珪素基板を熱処理し、前記第1の金属層と前記炭化珪素基板の他方の主面との間にオーミック接合と、前記第1の金属層上に他の金属と密着性の良い物質の層を形成する工程(D)と、
前記工程(D)の後、他の主面上の第1の金属層表面の不純物を除去し清浄化する工程(E)を備え、
前記工程(D)の熱処理を、1100℃以上で行うことを特徴とする炭化珪素半導体装置の製造方法。
[2]前記第1の金属層が、ニッケル(Ni)と、チタン(Ti)から構成される層であることを特徴とする[1]に記載の炭化珪素半導体装置の製造方法。
[3]前記工程(D)の熱処理の最高温度が、1100℃以上、1350℃未満であることを特徴とする[1]又は[2]に記載の炭化珪素半導体装置の製造方法。
[4]前記工程(D)の熱処理の保持時間が、1秒以上、1時間以下であることを特徴とする[1]〜[3]のいずれかに記載の炭化珪素半導体装置の製造方法。
[5]前記工程(D)の熱処理の昇温速度が、0.5℃/秒以上、20℃/秒以下であることを特徴とする[1]〜[4]のいずれかに記載の炭化珪素半導体装置の製造方法。
[6]前記の他の金属と密着性の良い物質の層が、前記第1の金属層上に部分的に残された層で形成されていることを特徴とする[1]〜[5]のいずれかに記載の炭化珪素半導体装置の製造方法。
[7]前記の他の金属と密着性の良い物質の層が、TiC又はチタンとシリコンとカーボンの3元系化合物(TixSiyCz)で形成されることを特徴とする[1]〜[6]のいずれかに記載の炭化珪素半導体装置の製造方法。
[8]前記工程(E)が、イオンを衝突させて不純物除去し清浄化する逆スパッタ法を使用することを特徴とする[1]〜[7]のいずれかに記載の炭化珪素半導体装置の製造方法。
[9]前記イオンが、イオン化したアルゴン(Ar)であることを特徴とする[8]に記載の炭化珪素半導体装置の製造方法。
[10]前記工程(D)と前記工程(E)の間に、前記主面のエピタキシャル層上に、第2の金属層を形成する工程(F)をさらに備えることを特徴とする[1]〜[9]のいずれかに記載の炭化珪素半導体装置の製造方法。
[11]前記炭化珪素基板を1000℃以下で熱処理して、前記第2の金属層と前記エピタキシャル層との間にショットキー接合を形成する工程(G)をさらに備えることを特徴とする[10]に記載の炭化珪素半導体装置の製造方法。
[12]前記(G)工程の熱処理の最高温度が、400〜600℃であることを特徴とする[11]に記載の炭化珪素半導体装置の製造方法。
[13]前記(G)工程の熱処理の保持時間が、1分以上、30分以下であることを特徴とする[11]又は[12]に記載の炭化珪素半導体装置の製造方法。
[14]前記(G)工程の熱処理の昇温速度が、1℃/秒以上、10℃/秒以下であることを特徴とする[11]〜[13]のいずれかに記載の炭化珪素半導体装置の製造方法。
[15]前記工程(B)と前記工程(C)の間に、前記第1導電型のエピタキシャル層に、第2の金属層の下部の領域に第2電導型の構造を形成する工程(H)をさらに備えることを特徴とする[1]〜[14]のいずれかに記載の炭化珪素半導体装置の製造方法
[16]前記第2電導型の構造が、ストライプ状の構造で形成されたことを特徴とする[15]に記載の炭化珪素半導体装置の製造方法。
[17]前記炭化珪素基板の(0001)面上に、前記第1の導電型のエピタキシャル層を形成することを特徴とする[1]〜[16]のいずれかに記載の炭化珪素半導体装置の製造方法。
[18]前記炭化珪素基板の(000−1)面上に、前記第1の導電型のエピタキシャル層を形成することを特徴とする[1]〜[16]のいずれかに記載の炭化珪素半導体装置の製造方法。
[19][1]〜[18]のいずれかに記載された製造方法により製造された炭化珪素半導体装置であって、
前記第1の金属層上に形成された、他の金属と密着性の良い物質の層において、第4族、第5族、又は第6族の金属のいずれかとの結合を有するカーボン原子の比率が20%以上であることを特徴とする炭化珪素半導体装置。
[20]Ti−C結合を持つカーボン原子の比率が20%以上であることを特徴とする[19]に記載の炭化珪素半導体装置。
本発明によれば、炭化珪素半導体装置を製造する過程において、配線用金属膜の剥離を引き起こすグラファイト等の剥離原因物質の形成を抑え、他の金属と密着性の高い物質を表面に形成し、外部装置と接続用の配線用金属膜との密着を良くし剥離のない安定した構造の半導体装置を供給することが可能となる。
本発明の第一実施形態における炭化珪素半導体装置の製造工程の1つを示した断面図である。 本発明の第一実施形態における炭化珪素半導体装置の製造工程の1つを示した断面図である。 本発明の第一実施形態における炭化珪素半導体装置の製造工程の1つを示した断面図である。 本発明の第一実施形態における炭化珪素半導体装置の製造工程の1つを示した断面図である。 本発明の第一実施形態における炭化珪素半導体装置の製造工程の1つを示した断面図である。 本発明の第一実施形態における炭化珪素半導体装置の製造工程の1つを示した断面図である。 本発明の第一実施形態における配線用金属膜としてTi膜、Ni膜、Au膜を使用した時の半導体装置の断面図である。 本発明の第一実施形態における、Ti−C結合状態を持つ物質であるTiカーバイドの割合と密着性との関係を示した図である。 本発明の第一実施形態における、Ti−C結合状態を持つ物質であるTiカーバイドの割合とシンタリング温度の関係を示した図である。 本発明の第一実施形態における他の金属と密着性の良い物質の層として、部分的に残された層が形成された時の半導体装置の断面図である。
本発明の炭化珪素半導体の製造方法は、
第1導電型の炭化珪素基板を準備する工程(A)と、
前記第1導電型の炭化珪素基板の1つの主面上に第1導電型のエピタキシャル層を形成する工程(B)と、
前記第1導電型の炭化珪素基板の他の主面上に、ニッケル(Ni)と、第4族、第5族、又は第6族の金属のいずれか1以上とから構成される第1の金属層を形成する工程(C)と、
前記工程(C)の後、前記炭化珪素基板を熱処理し、前記第1の金属層と前記炭化珪素基板の他方の主面との間にオーミック接合と、前記第1の金属層上に他の金属と密着性の良い物質の層を形成する工程(D)と、
前記工程(D)の後、他の主面上の第1の金属層表面の不純物を除去し清浄化する工程(E)と、
を備え、前記工程(D)の熱処理を、1100℃以上で行うことを特徴とするものである。
本発明において、前記の他の主面上の第一の金属層は、ニッケル(Ni)と、第4族、第5族、又は第6族の金属のいずれか1以上とから構成されており、均一または不均一に混合、またはさまざまな形態の層により構成されている。
本発明において、Niとともに第一の金属層を構成する、第4族の金属としては、Ti、Zr等、第5族の金属としては、V,Ta等、第6族の金属としては、Cr,Mo,W等があげられる。
他の主面上の該第一の金属層は、熱処理によって混合形態が変化し、熱処理後の第一の金属層となる。この、熱処理後の第一の金属層の表面に他の金属と密着性が良くArスパッタ等の物理的手段に対する耐性の高い物質が形成され、その上に密着性が悪く物理的手段により容易に除去される物質が形成される。その後、複数の工程を通過した後、さらに剥離原因となる物質が堆積する。この表面を物理的手段により処理すると、耐性が高く他の金属と密着性の高い物質のみが残るため、金属を堆積すると剥離が起こらない。このため、不純物を除去は他の金属を堆積する直前に行うのがよい。
本発明において、オーミック接合を取るための第一の金属層にNi等のカーボンと反応しない元素を利用する場合、カーボンと反応して化合物を作る第4族、第5族、又は第6族の金属を共に第一の金属層を形成すると、1100℃以上で熱処理した後、第1の金属層上に剥離を誘発するグラファイトが減少し、且つ密着性の良い物質が形成されるため効果があり、特に、第4族、第5族、又は第6族の金属の中でもTiは、チタンシリサイド、チタンカーバイド、チタンとシリコンとカーボンの3元系化合物(TixSiyCz)を形成する。これらの化合物が物理的手段に耐性があり、剥離を抑制する効果がある。
本発明において、前記熱処理(アニール)温度はの最高温度は、1100℃以上、1350℃以下が物理的手段に耐性があり、剥離を抑制する物質を形成する効果がある。
また、熱処理条件の保持時間として1秒以上、1時間以下が物理的手段に耐性があり、剥離を抑制する物質を形成する効果がある。
また、熱処理条件の昇温速度として0.5℃/秒以上、20℃/秒以下が物理的手段に耐性があり、剥離を抑制する物質を形成する効果がある。
また、本発明においては、前記の物理的手段に耐性があり、剥離を抑制する物質からなる層は、部分的に残された層であっても効果がある。
本発明において、不純物を除去し清浄化する方法として、イオンを衝突させて不純物除去し清浄化する逆スパッタ法が、剥離原因物質を優先的に除去する効果があり、中でも、Arイオンを衝突させて不純物除去し清浄化する逆スパッタ法が、好ましい。
本発明においては、第1の金属層と記炭化珪素基板の他の主面との間にオーミック接合を形成した後、主面上にSBD等の構造を形成する工程を通過した後、他の主面上の第1の金属層表面の不純物を除去し清浄化する工程を行っても効果がある。
また、炭化珪素基板の他の主面は(0001)面、(000−1)面のどちらでも効果がある
以下、本発明の実施形態について、図面を用いて具体的に説明するが、本発明は、以下の実施形態に限定されるものではなく、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
(第一の実施形態)
図1(1)〜図1(7)は、炭化珪素半導体装置の製造工程の一例を示したものである。なお、
図1(1)に示すように、例えば5×1018cm-3の窒素がドーピングされた厚さ、例えば350μmの、例えば主面として(0001)面を有する高濃度n型基板1を用意する。
次いで、図1(1)に示すように、この炭化珪素基板1に、主面上には、例えば1.0×1016cm-3の窒素がドーピングされた、例えば厚さ10μmの低濃度n型ドリフト層2が堆積される。
図1(2)に示すように、終端構造用のp型領域3とJunction Barrier Schottky(JBS)構造用のp型領域4とJunction Termination Extension(JTE)構造用のp型領域5を形成するためにアルミニウムを、例えばイオン注入装置で注入する。
終端構造用のp型領域3とJBS構造用のp型領域4とJTE構造用のp型領域5を形成するために注入されたアルミニウムを活性化するために、例えば、Ar雰囲気中において1650℃で240秒間の活性化を行う。
この後、活性化による表面汚染層を除去するために例えば50nmの熱酸化層を形成して除去を行い、例えば、0.5μmの層間絶縁膜6をドリフト層2の上部に形成する。
図1(2)に示すように、炭化珪素基板1の他の主面に、第一の金属層7を例えばNiを50nmとTiを10nm堆積する。この後、例えば急速加熱処理(RTA:Rapid Thermal Anneal)装置を用いて、例えば1℃/秒の昇温速度で昇温し、例えば、900〜1300℃に到達後、2分間保持する。
これにより、図1(2)の第一の金属層7がシリサイド化され、図1(3)に示すように層の形態が変化した第一の金属層8となり、炭化珪素基板1の他の主面と第一の金属層8の間に低抵抗のオーミックコンタクト9が形成される。ここで、TiとSiとカーボンが反応し、Tiシリサイド(TiSi)、Tiカーバイド(TiC)、TiとSiとカーボンの3元系化合物(TixSiyCz)のいずれか、又はいくつかの組み合わせで形成された他の金属と密着性の良い物質の層10が形成される。ここで、例えば熱処理の温度が低い等の条件によって、Tiと反応せず残ったカーボン11が熱処理後の第一の金属層表面に残る場合がある。
この後の工程に関しては図示していないが、例えば縦型SBDを製造するには本発明を実施する面の反対側にショットキーコンタクト等の構造を作製するため、多数の工程を通す。例えば、図1(4)に示すように、ドリフト層2とショットキー接合を持つ第2の金属層13を、例えばTiで形成し、例えば8℃/秒の昇温時間で昇温し、例えば500℃に到達後5分間保持してSchottky接合を形成する。その後、ボンディング用電極パットとして第3の金属層14を例えば5μmの厚さのAl−Siで形成し、ポリイミド15を形成する。このため、図1(4)に示されるように、これらの多数の工程を通す過程で形成される汚染、例えばレジストの残渣、によって形成される剥離原因物質12が他の表面に追加される。
ここで、例えばイオン化したアルゴン(Ar)を衝突させて不純物除去し清浄化する逆スパッタ法で裏面を処理すると、図1(5)に示すように、他の金属と密着性の良い物質が表面に現れる。
裏面処理の直後に、他の金属と密着性の良い物質10が表面に露出されている状態で、図1(6)に示すように第4の金属層16を形成する。例えば、図2に示すように蒸着装置によって真空中で、Ti膜17を例えば100nm、Ni膜18を例えば500nm、Au膜19を例えば200nm形成すると、剥離がなく抵抗の少ない外部装置と接続するための第4の金属層16ができる。
本発明者らは、剥離の原因を調べるために、剥離の多い炭化珪素装置と剥離のない炭化珪素装置において、他の金属と密着性の良い物質の層10をESCAにより測定した。
図3は、Ti−C結合状態を持つ物質であるTiカーバイドの割合と密着性との関係を示した図である。該図に示されるように、該層10における全原子のうち、Ti−C結合を持つカーボン原子の比率が20%以上で剥離がなくなることが確認できた。
さらに、検討した結果、Ti−C結合を持つカーボン原子の比率が、前記の図1(3)に示す工程における加熱(シンタリング)の温度に関係することが判明した。
図4は、Ti−C結合状態を持つ物質であるTiカーバイドの割合とシンタリング温度の関係を示した図である。該図に示されるように、シンタリング温度が1100℃以上であると、Ti−C結合を持つカーボン原子の比率が20%以上となる。
これにより、Ti−C結合を持つTiC、TiとSiとカーボンの3元系化合物(TixSiyCz)のいずれか、又はこれらの混合物が密着性の強い物質であって、1100℃以上のシンタリングにより密着性の高い層を作製することができるといえる。
また、本実施形態においては、カーボンと反応して化合物を作る金属賭して、Tiを用いたが、同様の効果は、Ti以外の第4族、第5族、又は第6族の金属を用いても得られると考えられる。
さらに、これらの存在比から、図5に示されるように、密着性の良い物質の層は部分的に残された層でも有効だと言える。
(第二実施形態)
前記の第一の実施形態では、SBD装置を製造する場合について述べたが、主面上に他の装置、例えばMOS等の構造を製造することが可能である。
(第三実施形態)
第一の実施形態では、主面として(0001)面を例に述べたが、主面として(000−1)面を用いてもよい。
なお、前述の実施形態では、全面均一な電極を形成した断面図に従って説明したが、主面表面に部分的に電極を形成した炭化珪素半導体装置、例えばMPS構造ダイオードのコンタクトに対応させることができることはいうまでもないことである。
1:第一導電型炭化珪素基板
2:一導電型炭化珪素エピタキシャル層
3:第二導電型不純物イオン注入領域(JBS)
4:第二導電型不純物イオン注入領域(終端)
5:第二導電型不純物イオン注入領域(JTE)
6:層間絶縁膜
7:第1の金属層
8:熱処理後の第1の金属層
9:オーミック接合
10:他の金属と密着性の良い物質の層
11:未反応で残ったカーボン
12:工程中に付着した剥離原因物質
13:第2の金属層(ショットキー接合用金属)
14:第3の金属層(電極パッド)
15:ポリイミド
16:第4の金属層
17:Ti層
18:Ni層
19:Au層

Claims (20)

  1. 第1導電型の炭化珪素基板を準備する工程(A)と、
    前記第1導電型の炭化珪素基板の1つの主面上に第1導電型のエピタキシャル層を形成する工程(B)と、
    前記第1導電型の炭化珪素基板の他の主面上に、ニッケル(Ni)と、第4族、第5族、又は第6族の金属のいずれか1以上とから構成される第1の金属層を形成する工程(C)と、
    前記工程(C)の後、前記炭化珪素基板を熱処理し、前記第1の金属層と前記炭化珪素基板の他方の主面との間にオーミック接合と、前記第1の金属層上に他の金属と密着性の良い物質の層を形成する工程(D)と、
    前記工程(D)の後、他の主面上の第1の金属層表面の不純物を除去し清浄化する工程(E)を備え、
    前記工程(D)の熱処理を、1100℃以上で行うことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第1の金属層が、ニッケル(Ni)と、チタン(Ti)から構成される層であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記工程(D)の熱処理の最高温度が、1100℃以上、1350℃未満であることを特徴とする請求項1又は2に記載の炭化珪素半導体装置の製造方法。
  4. 前記工程(D)の熱処理の保持時間が、1秒以上、1時間以下であることを特徴とする請求項1〜3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  5. 前記工程(D)の熱処理の昇温速度が、0.5℃/秒以上、20℃/秒以下であることを特徴とする請求項1〜4のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  6. 前記の他の金属と密着性の良い物質の層が、前記第1の金属層上に部分的に残された層で形成されていることを特徴とする請求項1〜5のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  7. 前記の他の金属と密着性の良い物質の層が、TiC又はチタンとシリコンとカーボンの3元系化合物(TixSiyCz)で形成されることを特徴とする請求項1〜6のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  8. 前記工程(E)が、イオンを衝突させて不純物除去し清浄化する逆スパッタ法を使用することを特徴とする請求項1〜7のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  9. 前記イオンが、イオン化したアルゴン(Ar)であることを特徴とする請求項8に記載の炭化珪素半導体装置の製造方法。
  10. 前記工程(D)と前記工程(E)の間に、前記主面のエピタキシャル層上に、第2の金属層を形成する工程(F)をさらに備えることを特徴とする請求項1〜9のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素基板を1000℃以下で熱処理して、前記第2の金属層と前記エピタキシャル層との間にショットキー接合を形成する工程(G)をさらに備えることを特徴とする請求項10に記載の炭化珪素半導体装置の製造方法。
  12. 前記(G)工程の熱処理の最高温度が、400〜600℃であることを特徴とする請求項11に記載の炭化珪素半導体装置の製造方法。
  13. 前記(G)工程の熱処理の保持時間が、1分以上、30分以下であることを特徴とする請求項11又は12に記載の炭化珪素半導体装置の製造方法。
  14. 前記(G)工程の熱処理の昇温速度が、1℃/秒以上、10℃/秒以下であることを特徴とする請求項11〜13のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  15. 前記工程(B)と(C)の間に、前記第1導電型のエピタキシャル層に、第2の金属層の下部の領域に第2電導型の構造を形成する工程(H)をさらに備えることを特徴とする請求項1〜14のいずれか1項に記載の炭化珪素半導体装置の製造方法
  16. 前記第2電導型の構造が、ストライプ状の構造で形成されたことを特徴とする請求項15に記載の炭化珪素半導体装置の製造方法。
  17. 前記炭化珪素基板の(0001)面上に、前記第1の導電型のエピタキシャル層を形成することを特徴とする請求項1〜16のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  18. 前記炭化珪素基板の(000−1)面上に、前記第1の導電型のエピタキシャル層を形成することを特徴とする請求項1〜16のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  19. 請求項1〜18のいずれか1項に記載された製造方法により製造された炭化珪素半導体装置であって、
    前記第1の金属層上に形成された、他の金属と密着性の良い物質の層において、第4族、第5族、又は第6族の金属のいずれかとの結合を有するカーボン原子の比率が20%以上であることを特徴とする炭化珪素半導体装置。
  20. Ti−C結合を持つカーボン原子の比率が20%以上であることを特徴とする請求項19に記載の炭化珪素半導体装置。
JP2012082041A 2012-03-30 2012-03-30 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置 Active JP6112699B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012082041A JP6112699B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
CN201380018092.XA CN104335328B (zh) 2012-03-30 2013-03-14 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置
US14/388,729 US9768260B2 (en) 2012-03-30 2013-03-14 Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby
PCT/JP2013/057314 WO2013146328A1 (ja) 2012-03-30 2013-03-14 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082041A JP6112699B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置

Publications (3)

Publication Number Publication Date
JP2013211485A true JP2013211485A (ja) 2013-10-10
JP2013211485A5 JP2013211485A5 (ja) 2015-05-14
JP6112699B2 JP6112699B2 (ja) 2017-04-12

Family

ID=49259592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082041A Active JP6112699B2 (ja) 2012-03-30 2012-03-30 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US9768260B2 (ja)
JP (1) JP6112699B2 (ja)
CN (1) CN104335328B (ja)
WO (1) WO2013146328A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120938A (ja) * 2013-11-22 2017-07-06 富士電機株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6028676B2 (ja) * 2013-05-21 2016-11-16 住友電気工業株式会社 炭化珪素半導体装置
WO2015155806A1 (ja) * 2014-04-09 2015-10-15 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
US10797137B2 (en) 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构
US11538769B2 (en) * 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd SiC結晶成長方法およびSiC半導体装置
JP2000208438A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd SiC半導体デバイス
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009266969A (ja) * 2008-04-23 2009-11-12 Toyota Motor Corp 半導体装置の製造方法
JP2010062524A (ja) * 2008-06-02 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法
WO2010134344A1 (ja) * 2009-05-20 2010-11-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2011115294A1 (ja) * 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology SiC半導体デバイス及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442200A (en) * 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
EP1114465B1 (de) * 1998-09-02 2007-03-21 SiCED Electronics Development GmbH & Co KG Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
JP2006332358A (ja) 2005-05-26 2006-12-07 Denso Corp 炭化珪素半導体装置およびその製造方法
US20070138482A1 (en) * 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd SiC結晶成長方法およびSiC半導体装置
JP2000208438A (ja) * 1999-01-11 2000-07-28 Fuji Electric Co Ltd SiC半導体デバイス
JP2006344688A (ja) * 2005-06-07 2006-12-21 Denso Corp 半導体装置およびその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009266969A (ja) * 2008-04-23 2009-11-12 Toyota Motor Corp 半導体装置の製造方法
JP2010062524A (ja) * 2008-06-02 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法
WO2010134344A1 (ja) * 2009-05-20 2010-11-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2011115294A1 (ja) * 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP2012248729A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial & Technology SiC半導体デバイス及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017120938A (ja) * 2013-11-22 2017-07-06 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN104335328B (zh) 2018-02-06
CN104335328A (zh) 2015-02-04
JP6112699B2 (ja) 2017-04-12
US9768260B2 (en) 2017-09-19
WO2013146328A1 (ja) 2013-10-03
US20150056786A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
JP6112699B2 (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
US9240451B2 (en) Silicon carbide semiconductor device
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US8765523B2 (en) Method for manufacturing semiconductor device including Schottky electrode
KR20140145588A (ko) 반도체 디바이스의 제조 방법
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
US9793121B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2017168672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4087365B2 (ja) SiC半導体装置の製造方法
JP5561343B2 (ja) 炭化珪素半導体装置の製造方法
JP4038498B2 (ja) 半導体素子および半導体素子の製造方法
JP4038499B2 (ja) 半導体装置および半導体装置の製造方法
JP6458525B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6112699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250