JP5966556B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5966556B2
JP5966556B2 JP2012095159A JP2012095159A JP5966556B2 JP 5966556 B2 JP5966556 B2 JP 5966556B2 JP 2012095159 A JP2012095159 A JP 2012095159A JP 2012095159 A JP2012095159 A JP 2012095159A JP 5966556 B2 JP5966556 B2 JP 5966556B2
Authority
JP
Japan
Prior art keywords
electrode
schottky
layer
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012095159A
Other languages
English (en)
Other versions
JP2013222907A (ja
Inventor
文一 今井
文一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012095159A priority Critical patent/JP5966556B2/ja
Priority to DE112013002109.9T priority patent/DE112013002109T5/de
Priority to KR1020147028270A priority patent/KR20140145588A/ko
Priority to CN201380018966.1A priority patent/CN104272442B/zh
Priority to PCT/JP2013/057312 priority patent/WO2013157335A1/ja
Publication of JP2013222907A publication Critical patent/JP2013222907A/ja
Priority to US14/511,151 priority patent/US9263543B2/en
Application granted granted Critical
Publication of JP5966556B2 publication Critical patent/JP5966556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体デバイスの製造方法に関する。特に、適切な反射率を有し、鬆を生じない電極構造を有する半導体デバイスの製造方法に関する。
従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコン（Ｓｉ）を用いたものが主流であるが、ワイドギャップ半導体である炭化珪素（ＳｉＣ）は、シリコンと比較して熱伝導度が３倍、最大電界強度が１０倍、電子のドリフト速度２倍という物性値を有している。このため、ＳｉＣは、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスであるため、近年、ＳｉＣを用いた応用技術が各機関により盛んに研究されている。
パワーデバイスの構造は、裏面側に低抵抗なオーミック電極を備えた裏面電極を有する縦型の半導体デバイスが主流となっている。裏面電極には、様々な材料および構造が用いられているが、その中の一つとして、チタン層とニッケル層と銀層との積層体（たとえば下記特許文献１参照。）や、チタン層とニッケル層と金層との積層体（たとえば下記特許文献２参照。）などが提案されている。
ショットキーバリアダイオードに代表されるＳｉＣを用いた縦型半導体デバイスにおいては、ＳｉＣ基板上にニッケル層を製膜後、加熱によりニッケルシリサイド層を形成して、ＳｉＣ基板とニッケルシリサイド層との間にオーミックコンタクトを形成する手法が用いられている（たとえば下記特許文献１，２参照。）。
また、オーミック電極を形成する方法として、ＳｉＣ基板上に複数の金属からなる膜を製膜後、７００℃から１１００℃で加熱処理し、最も好適には約８００℃でオーミック特性が得られることが提案されている（たとえば下記特許文献３参照。）。さらに、レーザ光を照射することでオーミック電極を形成する技術が提案されている（たとえば下記特許文献４参照。）。
特開２００７−１８４５７１号公報 特開２０１０−８６９９９号公報 特開２００５−２７７２４０号公報 特開２００８−１３５６１１号公報
ＳｉＣ基板上のおもて面側に形成する表面電極については、ショットキーコンタクトの上にアルミニウムまたはアルミニウム合金からなる金属層を製膜して電極構造を形成するが、ショットキーコンタクトが金属層に完全に被覆されていないと、鬆（ボイド）が生じ、素子不良の原因となる。
特に、ＳｉＣ半導体の表面電極としては、ショットキーコンタクト（ショットキー電極）のパターン凹凸に対する被覆性が良好であることが求められる。加えて、この表面電極は、自動ワイヤボンディングを行う際の位置決めの画像認識に最適な反射率を有するように形成することが求められる。
本発明は、上記課題に鑑み、ショットキーコンタクトの凹凸に対する被覆性が良好な半導体デバイスの製造方法を提供することを目的とする。また、位置決め等の画像認識に最適な反射率を有する表面電極を形成できる半導体デバイスの製造方法を提供することを目的とする。
上記目的を達成するため、本発明にかかる半導体デバイスの製造方法は、炭化珪素半導体基板に電極構造を形成する半導体デバイスの製造方法であって、前記炭化珪素半導体基板の裏面側に、チタンカーバイドを含むニッケルシリサイド層のオーミック電極と、金属層の裏面電極とからなる裏面電極構造を形成し、前記炭化珪素半導体基板のおもて面に、チタン、タングステン、モリブデン、クロムのいずれか一つの金属を含むショットキー層を形成し、前記ショットキー層を加熱することにより、前記炭化珪素半導体基板とのショットキーコンタクトを有するショットキー電極を形成し、アルミニウムまたは珪素を含むアルミニウムにより、前記ショットキー電極の表面に表面電極を形成するものであり、前記表面電極の形成時には、当該表面電極が前記ショットキー電極の凹凸を被覆し且つ前記表面電極が認識装置で認識可能な所定の反射率以下となる条件に適合した温度範囲（スパッタ法による圧力が０．１Ｐａ以上１Ｐａ以下であり、前記炭化珪素半導体基板の温度が１００℃以上５００℃以下）を有して加熱し、前記加熱により前記炭化珪素半導体基板の裏面に析出した炭素層を除去する、工程を含むことを特徴とする。
上記構成によれば、炭化珪素半導体基板上にチタンを含む層を形成して、さらに加熱によりショットキーコンタクトを形成後、アルミニウムまたは珪素を含むアルミニウムを表面電極として形成する。表面電極をスパッタ法で形成する場合、スパッタ圧力とスパッタ温度の関係が所定の条件のときに、ショットキー電極表面の凹凸に対して表面電極は被覆性が良好となる。同時に、表面電極は、自動ワイヤボンディングを行う際の画像認識に最適な反射率を得ることができる。
本発明によれば、ショットキーコンタクトの凹凸に対する被覆性が良好な効果を奏する。また、位置決め等の画像認識に最適な反射率を有する表面電極を形成できるという効果を奏する。
本発明の半導体デバイスの実施の形態にかかるショットキーバリアダイオードを示す断面図である。 ショットキーバリアダイオードの製造方法を説明する断面図である（その１）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その２）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その３）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その４）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その５）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その６）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その７）。 ショットキーバリアダイオードの製造方法を説明する断面図である（その８）。 本発明の実施例によるフィールドリミッティングリング構造を持つショットキーバリアダイオードを示す断面図である。 本発明の実施例によるジャンクションバリアショットキー構造を持つショットキーバリアダイオードを示す断面図である。 本発明による表面電極形成時の温度と反射率の関係を示す図表である。 本発明のＳｉＣ半導体デバイスにおける表面電極の反射率と自動ワイヤボンディング装置での認識率の関係を示す図表である（その１）。 本発明のＳｉＣ半導体デバイスにおける表面電極の反射率と自動ワイヤボンディング装置での認識率の関係を示す図表である（その２）。
以下に添付図面を参照して、この発明にかかる半導体デバイスの製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。
本発明では、チタンカーバイドを含むニッケルシリサイド層をオーミック電極、オーミック電極の上に積層された金属層を裏面電極と呼び、オーミック電極と裏面電極とからなる構造を裏面電極構造と呼ぶ。一方、炭化珪素（ＳｉＣ）基板の裏面電極構造とは反対の面に、ＳｉＣ基板に接してショットキー電極と該ショットキー電極の表面上に金属層からなる表面電極（おもて面電極）を形成して設ける。ショットキー電極と表面電極とからなる構造を表面電極構造と呼ぶ。ニッケルおよびチタンを含む層を加熱して生成したチタンカーバイド層を含む層は、ニッケルシリサイド層との密着性、および裏面電極で使用するチタン層との密着性に優れる。
本発明にかかる半導体デバイスとして、ＳｉＣ半導体デバイスによるショットキーバリアダイオードについて説明する。図１は、本発明の半導体デバイスの実施の形態にかかるショットキーバリアダイオードを示す断面図である。ＳｉＣ半導体デバイスとしてのショットキーバリアダイオード１は、ＳｉＣ基板１１と、ＳｉＣ基板１１のおもて面側には、ガードリング１２、絶縁層１３、ショットキー電極１６、表面電極１７が形成される。ＳｉＣ基板１１の裏面側には、チタンカーバイドを包含したニッケルシリサイド層１４、裏面電極１８が形成される。
つぎに、図２〜図９は、それぞれショットキーバリアダイオードの製造方法を説明する断面図である。以下、ショットキーバリアダイオードの各製造工程を順に説明する。図２は、ＳｉＣ基板を示す断面図である。ＳｉＣ基板１１は、ＳｉＣからなるウェーハ層と、このウェーハ層上にＳｉＣからなるエピタキシャル層を形成して構成される。図３は、ガードリングを形成する工程を示す図である。ＳｉＣ基板１１のおもて面上のエピタキシャル層の一部にイオン注入を施すことにより、ガードリング１２を形成する。
図４は、絶縁層およびニッケルシリサイド層を形成する工程を示す断面図である。ガードリング１２の上にＳｉＯ2からなる絶縁層１３を形成する。この後、ＳｉＣ基板１１の裏面にニッケルおよびチタンを含む層を製膜し、引き続いて行う加熱により、チタンカーバイドを包含したニッケルシリサイド層１４を形成する。
ニッケルおよびチタンを含む層は、ニッケル層、チタン層の順で、ＳｉＣ基板１１に形成することが好ましい。ニッケルとチタンの割合は、ニッケルとチタンを積層で形成する場合は、それぞれの膜厚の比を１対１から１０対１、好ましくは３対１から６対１とすることで実施できる。その際、ニッケルの膜厚は２０〜１００ｎｍ、チタンの膜厚は１０〜５０ｎｍであることが好ましい。このほか、ニッケル中にチタンが含まれるように合金として形成してもよい。この場合におけるニッケルとチタンの割合は、１対１から１０対１、好ましくは３対１から６対１とすることで実施できる。
ニッケル層とチタン層の形成方法は、蒸着、スパッタ等の薄膜の各種形成方法を用いることができる。薄膜形成後、アルゴン雰囲気中１０００〜１２００℃で加熱して、ニッケルシリサイド層１４を得る。形成されたチタンカーバイドを包含したニッケルシリサイド層１４は、厚さ１０〜１００ｎｍ、好ましくは２０〜３０ｎｍである。
チタンカーバイドは、後に形成する裏面電極１８を構成している積層体のうちのチタンと良好な密着性を示すため、裏面電極１８の剥離を抑制する機能を有する。また、チタンカーバイドを包含したニッケルシリサイド層において、最表面におけるチタンカーバイドに含まれる炭素原子数が、最表面に析出した全炭素原子数の１２％以上であると、裏面電極１８との剥離が生じないのでより好ましい。なお、１２％未満であっても、裏面電極１８との剥離を抑制でき歩留まりを向上させる効果がある。
図５は、コンタクトホールを形成する工程を示す断面図である。図５に示すように、絶縁層１３の一部をエッチングにより取り除き、コンタクトホール１３ａを形成する。図６は、ショットキー電極を形成する工程を示す断面図である。エッチングにより露出したＳｉＣ基板１１のコンタクトホール１３ａ部分に、ＳｉＣ基板１１に接触するショットキー電極１６を形成する。ショットキー電極１６としては、たとえばチタンを製膜後、引き続いて行う加熱によりショットキーコンタクトが形成される。
ショットキー電極１６に使用する金属は、チタンのほかにタングステン、モリブデン、クロムを用いてもよい。加熱温度は４００〜６００℃程度である。加熱雰囲気はアルゴンまたはヘリウムである。これらの加熱条件により、ニッケルシリサイド層１４の内部に含まれる炭素の一部が、チタンカーバイドを包含したニッケルシリサイド層１４の表面（裏面側）に析出し、図６に示すように炭素層１５が形成される。炭素層１５は、数原子層であり、局所的に析出する。
図７は、表面電極を形成する工程を示す断面図である。図７に示すように、ショットキー電極１６を、たとえばアルミニウムで覆い表面電極１７とする。アルミニウムは、スパッタ法を用いて、たとえばスパッタ中の圧力０．２Ｐａ、基板温度３００℃で製膜する。圧力が０．１Ｐａ以上で１Ｐａ以下であり、ＳｉＣ基板１１の温度が１００℃以上で５００℃以下とする条件とすればよい。また、アルミニウムの代わりに、０．１％以上であり１０％以下である珪素を含むアルミニウムを用いても、同様の効果が得られる。
図８は、炭素層を除去する工程を示す断面図である。図８に示すように、チタンカーバイドを包含したニッケルシリサイド層１４の表面（ＳｉＣ基板１１の裏面側）に形成された炭素層１５を取り除く。図９は、金属層の積層体を形成して裏面電極とする工程を示す断面図である。炭素層１５を取り除いた、チタンカーバイドを含むニッケルシリサイド層１４上に、チタン、ニッケル、金の順で積層した積層体からなる裏面電極１８を形成する。
以上説明した工程の後、全ての製膜操作が完了したＳｉＣ基板１１をダイシングして、ＳｉＣショットキーバリアダイオードのチップを得ることができる。得られた半導体チップの表面電極パッドとリードフレームおよび基板上の導体の間を、自動ワイヤボンティング装置を用いてボンディングし、さらにモールドを行って、ディスクリート部品が得られる。
（実施例）
つぎに、図１〜９に示した製造工程により製造したショットキーバリアダイオードの実施例について説明する。図１０は、本発明の実施例によるフィールドリミッティングリング（ＦＬＲ）構造を持つショットキーバリアダイオード（ＳＢＤ）を示す断面図である。このＦＬＲ−ＳＢＤ２０の製造工程について説明する。
はじめに、ＳｉＣ基板（高濃度ｎ型基板２２）上に、エピタキシャル層（低濃度ｎ型ドリフト層２３）を形成する。このＳｉＣ基板２２に、イオン注入によりチャンネルストッパー用のｎ型領域と、終端構造用のｐ型領域（ｐ型不純物イオン注入領域）２４と、フローティングリミッティングリング（ＦＬＲ）構造のｐ型領域２６を形成する。
その後、チャンネルストッパー用のｎ型領域を形成するために注入されたリンと、終端構造用のｐ型領域２４とＦＬＲ構造のｐ型領域２６を形成するために注入されたアルミニウムと、を活性化するために、アルゴン雰囲気中において１６２０℃で１８０秒間の活性化を行った。その後、常圧ＣＶＤ装置を用いてＳｉＣ基板２２表面側に、厚さ５００ｎｍのＳｉＯ2膜を形成した。
一方、ＳｉＣ基板２２裏面側に、スパッタ装置を用いて、基板側から順に、厚さ６０ｎｍのニッケル層、厚さ２０ｎｍのチタン層を積層して製膜した。製膜したＳｉＣ基板２２は、赤外線ランプを備えた高速アニール装置（ＲＴＡ）を用いて、アルゴン雰囲気中１０５０℃で２分間の加熱処理を行った。この加熱処理により、ＳｉＣ基板２２のシリコン原子は、ニッケルと反応してニッケルシリサイド層２１を生成し、オーミックコンタクトを得ることができた。図１０のニッケルシリサイド層２１はオーミック電極となる。
また、ＳｉＣ基板２２の炭素原子は、チタンと反応してチタンカーバイドを生成してニッケルシリサイド層２１の表面に析出する。このとき、未反応の炭素原子は、ニッケルシリサイド層２１中に残存するが、ニッケルシリサイド層２１の最表面におけるチタンカーバイドに含まれる炭素原子数は、表面に析出した全炭素原子数の１２％以上であった。ここで、炭素原子数は、ＸＰＳ分析により算出した。２８３ｅＶ付近に観察されるＣ１ｓピークにおいて、ケミカルシフトによって現れる複数のＣ１ｓピーク強度の合計値とＴｉＣ由来のピーク強度比より算出した。
そして、つぎに、フッ酸緩衝液を用いて表面側の酸化膜にコンタクトホールを形成し（対応図として図５参照）、スパッタ装置によりショットキー電極２５用のチタンを２００ｎｍ製膜後、赤外線ランプを備えた高速アニール装置（ＲＴＡ）を用いてアルゴン雰囲気中５００℃で５分間の処理を行った（図６参照）。このとき、ニッケルシリサイド層２１中の炭素が析出して、薄い炭素層が形成された。
その後、速やかにスパッタ装置を用いて、表面電極用のアルミニウムを５０００ｎｍ製膜した（図７参照）。スパッタ中の圧力は０．２Ｐａ、基板温度３００℃である。ここで、アルミニウムの代わりに、０．１％以上であり１０％以下である珪素を含んだアルミニウムを用いてもよい。
表面電極製膜後に、ＳｉＣ基板２２を基板加熱機構を有する真空加圧容器内に裏面が曝露されるように取り付け、１％の酸素またはオゾンを含むアルゴンを導入しながら３００℃で１時間処理して、ニッケルシリサイド層２１の表面に形成された炭素層を除去した（図８参照）。逆スパッタを用いても、同様の効果を得ることができる。つぎに、蒸着装置を用いてニッケルシリサイド層２１の上に、チタン７０ｎｍ、ニッケル７００ｎｍ、金２００ｎｍを連続蒸着して、金属積層体の裏面電極を形成した（図８参照）。ニッケルシリサイド層（オーミック電極）２１と、このオーミック電極２１の上に積層する金属層からなる裏面電極はＦＬＲ−ＳＢＤ２０の裏面電極構造を形成する。
そして、以上の裏面電極構造が形成されたＳｉＣ基板２２をダイシングした結果、このダイシング時等において裏面電極の剥離は全く生じず、室温でのオン電圧（Ｖｆ）が１．７ＶのＳｉＣ−ＳＢＤを得ることができた。
図１０に示したＦＬＲ構造を持つＳＢＤに限らず、ジャンクションバリアショットキー（ＪＢＳ）構造を持つＳＢＤについても同様に、裏面電極が剥離しない結果が得られた。図１１は、本発明の実施例によるジャンクションバリアショットキー（ＪＢＳ）構造を持つショットキーバリアダイオード（ＳＢＤ）を示す断面図である。ＪＢＳ−ＳＢＤ３０では、ＳｉＣ基板２２上の終端構造用のｐ型領域（ｐ型不純物イオン注入領域）２４間に、ｐ型のショットキー電極２７が形成されている。
このＪＢＳ−ＳＢＤ３０に、スパッタ圧力０．２Ｐａにおいてアルミニウムを用いて表面電極を形成した場合の、ＳｉＣ基板２２の温度と表面電極パッドの反射率の関係を示す。このとき、断面ＴＥＭ（透過型電子顕微鏡）を用いて得られたチップの断面観察を行った結果、基板温度１００℃以上でパターン凹凸に対する被覆性が良好なことが分かった。
図１２は、本発明による表面電極形成時の温度と反射率の関係を示す図表である。表面電極１７形成時におけるＳｉＣ基板１１の温度を１００℃以上で５００℃以下とする条件とすることにより、表面電極１７は、所定の反射率を得ることができる。そして、温度が高くなるにつれて反射率を低くすることができるようになる。
図１３および図１４は、本発明のＳｉＣ半導体デバイスにおける表面電極の反射率と自動ワイヤボンディング装置での認識率の関係を示す図表である。図１３には、複数の反射率の段階毎のサンプル数Ｎと、異なる自動ワイヤボンディング装置Ａ，Ｂ別の認識数および認識率を示している。図１４は、横軸が反射率（％）であり、縦軸が自動ワイヤボンディング装置Ａ，Ｂ別の認識率（％）である。
これらの図に示すように、自動ワイヤボンディング装置Ａを用いた場合は、反射率６５％以下で認識率が１００％になり、他の自動ワイヤボンディング装置Ｂを用いた場合は、反射率５５％以下で認識率が１００％になった。これにより、異なる自動ワイヤボンディング装置Ａ，Ｂいずれにおいても、反射率５５％以下で認識率を１００％にすることができた。図１２に示す例で見て、表面電極形成時の温度が２５０℃以上の場合、反射率５０％以下となり、認識率を１００％にできることになる。
（比較例１）
上記の実施例と対比するための比較対象として、上記製造工程の手順と同様に、ＳｉＣ半導体デバイスを製造した。製造工程のうち、表面電極の形成については、アルミニウムを室温で形成して異ならせた。得られた比較対象のＳｉＣ半導体デバイスについて、表面電極１７断面をＴＥＭ観察したところ、この表面電極１７の内部に鬆（ボイド）が認められた。すなわち、ショットキー電極１６のパターン凹凸に対して、表面電極１７が密に被覆していない箇所が生じ、ショットキー電極１６と表面電極１７からなる表面電極構造が良質ではないＳｉＣ半導体デバイスが製造された。また、表面電極１７の反射率は８２％となり、自動ワイヤボンディング装置により表面電極１７を認識することができなかった。
以上、実施例と比較例の結果から明らかであるように、本発明のＳｉＣ半導体デバイスの表面電極によれば、パターン凹凸に対する被覆性が良好であり、且つ、この表面電極は、自動ワイヤボンディングを行う際の画像認識に最適な反射率を有するため、信頼性に優れたＳｉＣ半導体デバイスを製造できるようになる。また、表面電極の反射率を最適な値にできるため、製造したＳｉＣ半導体デバイスを自動ワイヤボンディング装置を用いて実装する際の歩留まりを向上でき、生産性を高めることができるようになる。
上記実施の形態および実施例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。たとえば、上記ショットキーバリアダイオードについて説明したが、本発明にかかるＳｉＣ半導体デバイスは、ショットキーバリアダイオードに限定されず、ＭＯＳＦＥＴなど、ＳｉＣを用いた種々の半導体デバイスにおいても同様に適用することができる。
そして、本発明のＳｉＣ半導体デバイスによれば、高電圧、たとえば１０００Ｖ以上の高耐圧ショットキーバリアダイオードとして利用することができ、リークを抑えつつオン抵抗を下げられるため、チップ面積を小さくし製品単価を下げることができる。また、定格電圧が大きいダイオードの製造が可能となり、大電流を必要とする産業用電動機や新幹線車両などのインバータへの適用が可能になり、装置の高効率・小型化を達成できるようになる。
以上のように、本発明にかかる半導体デバイスの製造方法は、たとえばパワーデバイス等の電力用半導体装置や、産業用あるいは自動車用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。
１ ショットキーバリアダイオード
１１ ＳｉＣ基板
１２ ガードリング
１３ 絶縁層
１４ チタンカーバイドを包含したニッケルシリサイド層
１５ 炭素層
１６ ショットキー電極
１７ 表面電極
１８ 裏面電極
２１ オーミック電極
２２ 高濃度ｎ型基板
２３ 低濃度ｎ型ドリフト層
２４ ｐ型不純物イオン注入領域
２５ ショットキー電極
２６ ＦＬＲ構造
２７ ＪＢＳ構造

Claims (1)

  1. 炭化珪素半導体基板に電極構造を形成する半導体デバイスの製造方法であって、
    前記炭化珪素半導体基板の裏面側に、チタンカーバイドを含むニッケルシリサイド層のオーミック電極と、金属層の裏面電極とからなる裏面電極構造を形成し、
    前記炭化珪素半導体基板のおもて面に、チタン、タングステン、モリブデン、クロムのいずれか一つの金属を含むショットキー層を形成し、
    前記ショットキー層を加熱することにより、前記炭化珪素半導体基板とのショットキーコンタクトを有するショットキー電極を形成し、
    アルミニウムまたは珪素を含むアルミニウムにより、前記ショットキー電極の表面に表面電極を形成するものであり、
    前記表面電極の形成時には、当該表面電極が前記ショットキー電極の凹凸を被覆し且つ前記表面電極が認識装置で認識可能な所定の反射率以下となる条件に適合した温度範囲（スパッタ法による圧力が０．１Ｐａ以上１Ｐａ以下であり、前記炭化珪素半導体基板の温度が１００℃以上５００℃以下）を有して加熱し、
    前記加熱により前記炭化珪素半導体基板の裏面に析出した炭素層を除去する、
    工程を含むことを特徴とする半導体デバイスの製造方法。
JP2012095159A 2012-04-18 2012-04-18 半導体デバイスの製造方法 Active JP5966556B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012095159A JP5966556B2 (ja) 2012-04-18 2012-04-18 半導体デバイスの製造方法
DE112013002109.9T DE112013002109T5 (de) 2012-04-18 2013-03-14 Verfahren zum Herstellen einer Halbleitervorrichtung
KR1020147028270A KR20140145588A (ko) 2012-04-18 2013-03-14 반도체 디바이스의 제조 방법
CN201380018966.1A CN104272442B (zh) 2012-04-18 2013-03-14 半导体器件的制造方法
PCT/JP2013/057312 WO2013157335A1 (ja) 2012-04-18 2013-03-14 半導体デバイスの製造方法
US14/511,151 US9263543B2 (en) 2012-04-18 2014-10-09 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012095159A JP5966556B2 (ja) 2012-04-18 2012-04-18 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2013222907A JP2013222907A (ja) 2013-10-28
JP5966556B2 true JP5966556B2 (ja) 2016-08-10

Family

ID=49383303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012095159A Active JP5966556B2 (ja) 2012-04-18 2012-04-18 半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US9263543B2 (ja)
JP (1) JP5966556B2 (ja)
KR (1) KR20140145588A (ja)
CN (1) CN104272442B (ja)
DE (1) DE112013002109T5 (ja)
WO (1) WO2013157335A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6164062B2 (ja) * 2013-11-22 2017-07-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US9552993B2 (en) * 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
CN106256024B (zh) * 2014-04-30 2019-11-26 三菱电机株式会社 碳化硅半导体装置
DE102015102055A1 (de) * 2015-01-16 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten einer Halbleiteroberfläche
CN107785250B (zh) * 2016-08-31 2020-12-11 株洲中车时代半导体有限公司 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
WO2018092129A1 (en) 2016-11-15 2018-05-24 The Medical Research,Infrastructure, And Health Services Fund Of The Tel-Aviv Medical Center Tissue repair device and method
JP6922202B2 (ja) * 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108321213A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 SiC功率二极管器件的制备方法及其结构
JP7135443B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
EP4008025B1 (en) * 2019-08-01 2023-09-06 Hitachi Energy Switzerland AG Silicon carbide transistor device
CN113130624A (zh) * 2021-03-26 2021-07-16 先之科半导体科技(东莞)有限公司 一种低损耗肖特基整流管及其成型工艺
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284719A (ja) * 1988-09-21 1990-03-26 Nec Corp 半導体装置の製造方法
JP3216358B2 (ja) * 1993-09-07 2001-10-09 ソニー株式会社 半導体装置の配線構造及びその形成方法
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP2006120761A (ja) * 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5369581B2 (ja) 2008-09-29 2013-12-18 住友電気工業株式会社 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013222907A (ja) 2013-10-28
CN104272442B (zh) 2017-08-08
DE112013002109T5 (de) 2014-12-31
US20150024581A1 (en) 2015-01-22
KR20140145588A (ko) 2014-12-23
US9263543B2 (en) 2016-02-16
CN104272442A (zh) 2015-01-07
WO2013157335A1 (ja) 2013-10-24

Similar Documents

Publication Publication Date Title
JP5966556B2 (ja) 半導体デバイスの製造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US9240451B2 (en) Silicon carbide semiconductor device
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
JP5427980B2 (ja) 炭化珪素半導体装置の製造方法
JP6112699B2 (ja) 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
WO2014002603A1 (ja) 半導体装置の製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
TWI469352B (zh) 碳化矽半導體裝置及其製造方法
JP6724444B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2016174070A (ja) ショットキーバリアダイオードおよびその製造方法
JP2019140234A (ja) 半導体装置
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5966556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250