JP6091703B2 - 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Download PDF

Info

Publication number
JP6091703B2
JP6091703B2 JP2016512493A JP2016512493A JP6091703B2 JP 6091703 B2 JP6091703 B2 JP 6091703B2 JP 2016512493 A JP2016512493 A JP 2016512493A JP 2016512493 A JP2016512493 A JP 2016512493A JP 6091703 B2 JP6091703 B2 JP 6091703B2
Authority
JP
Japan
Prior art keywords
metal
silicon carbide
semiconductor device
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016512493A
Other languages
English (en)
Other versions
JPWO2015155806A1 (ja
Inventor
洋介 中西
洋介 中西
博明 岡部
博明 岡部
基 吉田
基 吉田
須賀原　和之
和之 須賀原
貴亮 富永
貴亮 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6091703B2 publication Critical patent/JP6091703B2/ja
Publication of JPWO2015155806A1 publication Critical patent/JPWO2015155806A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法及び炭化珪素半導体装置に関するものである。
炭化珪素半導体装置において、動作時にキャリアが炭化珪素基板を通過して縦方向に走行する装置では、基板厚みを薄くすることで素子抵抗を低減できる。そこでさらなる低抵抗化のためには、基板を薄板化して製造した炭化珪素半導体装置が求められている。
基板を薄板化する工程を入れた炭化珪素半導体装置の製造方法では、薄厚基板での工程数を削減するために、半導体装置の表面構造を形成した後に裏面構造を形成し、裏面構造を形成する際に基板を薄厚にすることが望ましい。そのため、表面構造の形成後に裏面構造を形成することとなるが、炭化珪素半導体装置の裏面構造を形成する工程では、表面側は低温のまま裏面だけを１０００℃程度の高温でアニールすることで、オーミック電極を形成する必要がある。
炭化珪素半導体基板に対してレーザアニールを用いたオーミック電極の形成方法は、例えば特許文献１により開示されている。このような製造方法では、炭化珪素からなる半導体基板上に金属層を堆積した後、金属層にレーザ光を照射して加熱する。これにより、金属層と半導体基板との界面でこれらの合金層が形成される。このようにして形成された合金層は半導体基板に対して優れたオーミック性を示すので、この合金層をオーミック電極として使用することが期待できる。
しかしながら、レーザ光照射雰囲気に酸素が存在するとレーザ光照射中に金属層が酸化されてしまい、良好な合金層が得られない。その結果、半導体基板に対する合金層のオーミック特性が劣化してしまう。そこで、半導体基板上の金属層の上にＳｉＯ２、ＣａＦ２、ＩＴＯなどの透過膜を堆積し、この透過膜を介してレーザ等の電磁波を照射して金属層を加熱することで合金層を形成する製造方法が提案されている（例えば、特許文献２）。このように透過膜越しにレーザアニールをすることでレーザ光照射時の金属層の雰囲気酸素による酸化を抑制することができる。
特表２００７−５３４１４３号 特開２０１２−０６９７９８号
このような炭化珪素半導体装置の製造方法にあっては、透過膜を堆積する工程に加えて透過膜を除去する工程を設けなければならず、特に透過膜が導電性でない場合には必ず透過膜を除去しなくてはならないため、製造工程が増加するという問題があった。また、透過膜に酸化物を用いると、レーザ照射中に透過膜が高温となった際に相互拡散の影響から金属層が酸化される恐れが依然として残っており、半導体基板に対する合金層のオーミック特性が劣化してしまう問題があった。
本発明は、上述のような問題を解決するためになされたもので、製造工程数の増加を抑制するとともに、半導体基板に対する合金層のオーミック特性の劣化を抑制することができる炭化珪素半導体の製造方法を提供することを目的とする。
本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体基板上に、第一の金属からなる金属層を形成する工程と、金属層上に第二の金属からなる拡散層を形成する工程と、第二の金属上に、第三の金属を窒化した金属窒化膜を形成する工程と、金属窒化膜を介してレーザ光を照射し、半導体基板の炭化珪素と金属層の第一の金属との合金層を形成する工程と、金属窒化膜上に電極を形成する工程とを備えたものである。
本発明にかかる炭化珪素半導体装置の製造方法によれば、透過膜に導電性の金属窒化膜を用いるため、炭化珪素半導体装置の裏面構造を形成する際に透過膜を除去する工程を設ける必要がなく、製造工程を抑制することができる。さらに、金属窒化膜は酸素原子を含まないため、レーザ照射中に金属層が酸化される恐れも低減され、半導体基板に対する合金層のオーミック特性の劣化を抑制することができる。
本発明の実施の形態１にかかる炭化珪素半導体装置を示す断面模式図である。 本発明の実施の形態１にかかる炭化珪素半導体装置の製造方法における各製造工程を示す断面模式図である。 炭化珪素半導体装置の製造方法におけるアニール処理工程の処理速度を示す図である。 各波長のレーザ光に対する表面反射率を計測した実験結果を示す図である。 透過膜の膜厚を変更した場合における界面温度の熱拡散による変化についての計算結果を示す図である。 本発明の実施の形態１にかかる炭化珪素半導体装置の透過膜の表面反射率と膜厚との関係を示す図である。 本発明の実施の形態１にかかる減反射の効果を示す模式図である。 本発明の実施の形態２にかかる炭化珪素半導体装置を示す断面模式図である。 本発明の実施の形態２にかかる炭化珪素半導体装置の製造方法にかかる一工程を示す断面模式図である。 本発明の実施の形態１にかかる炭化珪素半導体装置の断面ＳＥＭ（Ｓｅｃｏｎｄｒｙ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像である。 本発明の実施の形態２にかかる炭化珪素半導体装置の断面ＳＥＭ像である。
実施の形態１．
まず、本発明の実施の形態１にかかる炭化珪素半導体装置の構成を説明する。図１は、本発明の実施の形態１にかかる炭化珪素半導体装置１を示す断面模式図である。なお、以下においては縦型のショットキバリアダイオード（以下、「ＳＢＤ（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）」という。）を例にとって説明するが、本発明はこれに限定されるものではなく、電界効果型トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置であっても構わない。また、「炭化珪素」については、以下「ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）」と省略して呼ぶ。
図１において、ＳＢＤであるＳｉＣ半導体装置１は、ＳｉＣ半導体基体１０と、表面構造２及び裏面構造３から構成される。ＳｉＣ半導体基体１０とは、第一主面１３の面方位が（０００１）シリコン面から４°、または８°オフした４Ｈのポリタイプを有するｎ＋型のＳｉＣ半導体基板１１とＳｉＣ半導体基板１１の第一主面１３上に形成されたｎ型のＳｉＣドリフト層１２を合わせたものとする。ＳｉＣドリフト層１２の濃度及び膜厚は使用する耐圧によって異なり、例えば、５×１０１５ｃｍ−３、１０μｍなどが考えられる。
ＳｉＣドリフト層１２の表面側には、ある幅だけ離間した部位に、アルミニウム（Ａｌ）をｐ型不純物として含有するｐ型のイオン注入領域１５が形成されている。イオン注入領域１５は上面から見ると、ある幅を持ったリング状の形状をしている。Ａｌイオン注入量として例えば、５×１０１７ｃｍ−３などがある。さらに、ＳｉＣ半導体装置１の耐圧を確保するため、イオン注入領域１５の外側にさらにリング状のＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域を設ける場合がある。なお、図１ではＪＴＥ領域は図示していない。
ＳｉＣ半導体基板１１の第一主面１３側、すなわち表面側には、表面構造２が設けられている。表面構造２は、ショットキ電極１７、配線電極１８及び保護膜１９から構成される。ショットキ電極１７はイオン注入領域１５に囲まれたＳｉＣドリフト層１２の表面側のショットキ領域１６上に形成されており、ショットキ電極１７の周辺はイオン注入領域１５にはみ出すように形成されている。ショットキ電極１７に用いる材料として、Ｔｉ等がある。また、ショットキ電極１７の上面には、配線電極１８が形成される。配線電極１８に用いる材料として、Ａｌ等がある。さらに、ＳｉＣドリフト層１２上には、ＳｉＣ半導体装置１の耐圧を確保するために、例えばポリイミドからなる保護膜１９が、ショットキ電極１７、配線電極１８の終端、イオン注入領域１５を覆うように形成されている。
ＳｉＣ半導体基板１１の第二主面１４側、すなわち裏面側には、裏面構造３が設けられている。裏面構造３は、合金層３１、透過膜４０、及び裏面電極２０から構成される。合金層３１は、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｔａのいずれか１つの元素を含む金属とＳｉＣの合金であり、ＳｉＣ半導体基板１１に対して優れたオーミック特性を有する。つまり、この合金層３１がオーミック電極として形成されることとなる。本実施の形態では、合金層３１をＮｉとＳｉＣの合金とする。さらに、合金層３１のＳｉＣ半導体基体１０に対向する面には、導電性の透過膜４０が形成されている。透過膜４０の材料としては、ＴｉＮ等の金属窒化膜があり、これらの金属窒化膜は導電性を有している。さらに、透過膜４０の合金層３１に対向する面には裏面電極２０が形成されている。裏面電極２０としては、ＮｉとＡｕからなる二層構造の電極やＣｕ電極等があるが、本実施の形態ではＮｉとＡｕからなる二層構造の電極とする。
次に、本発明の実施の形態１におけるＳｉＣ半導体装置１の製造方法について説明する。図２は、本発明の実施の形態１にかかるＳｉＣ半導体装置１の製造方法における各製造工程を示す断面模式図である。
図２（ａ）に示す工程では、ｎ＋型のＳｉＣ半導体基板１１の第一主面１３にｎ型のＳｉＣドリフト層１２をエピタキシャル成長させることで、ＳｉＣ半導体基体１０を形成する。
図２（ｂ）に示す工程では、ＳｉＣドリフト層１２上に、酸化膜等からなるマスクを形成したのち、フォトリソグラフィ及びエッチングによりイオン注入用マスクを形成する。なお、図２（ｂ）ではこのマスクの図示は省略している。このイオン注入用マスク上からＡｌを選択的にイオン注入し、イオン注入領域１５を形成する。次に、イオン注入用マスクを除去した後、注入したＡｌイオンを活性化させるためにアルゴン雰囲気中で１７００℃、３０分間の熱処理を行う。この熱処理工程により、ｐ型のイオン注入領域１５が形成される。熱処理工程後は、ＳｉＣ半導体ドリフト１２の表面上に膜質劣化層及び、高さ３０ｎｍ以上のバンチングステップによる凹凸が発生してしまう。そのため、炭化水素ガスを熱分解させてＳｉＣドリフト層１２の表面に図示しないカーボン保護膜を形成させることにより、熱処理工程の際に生じるステップバンチングを防止することができる。
図２（ｃ）に示す工程では、ＳｉＣドリフト層１２の表面に、例えばＴｉからなるショットキ電極１７を形成する。次に、ショットキ電極１７上に、例えばＡｌからなる配線電極１８を形成する。さらに、耐圧を確保するために例えばポリイミドからなる保護膜１９を形成する。ショットキ電極１７の形成前に、ＳｉＣ半導体基体１０に硫酸過水、アンモニア過水、フッ酸の順でウェット処理を行ってもよい。また、犠牲酸化を実施後フッ酸処理によりＳｉＣドリフト層１２の表面を清浄化してもよい。なお、ショットキ電極１７は、イオン注入領域１５に周辺をはみ出すように形成されている。また、ポリイミドからなる保護膜１９は、ショットキ電極１７及び配線電極１８の終端と、イオン注入領域１５を覆うように形成されている。
図２（ｄ）に示す工程では、ＳＢＤの特性を向上（順方向特性にかかる低抵抗化）させるために、ＳｉＣ半導体基板１１の第二主面１４を機械研削・研磨し、ＳｉＣ半導体基体１０の厚みを適切な厚さまで薄くする。例えば、ＳｉＣ半導体基体１０の厚みが２００μｍになるまで研削する。研削中、デバイス構造が形成されている第一主面１３側は、保護テープの貼り付け、又はサポート板への貼り付けを行うことにより保護する。
図２（ｅ）に示す工程では、研削したＳｉＣ半導体基板１１の第二主面１４に、ＳｉＣとのシリサイド層（合金層３１）を形成するための金属層３０を堆積する。本実施の形態では、金属層３０にＮｉを用いるが、Ｔｉ、Ｍｏ、Ｗ、Ｔａのいずれか１つの元素を含む金属としてもよい。金属層３０の厚さは、例えば１００ｎｍとすることができる。その後、透過膜４０を金属層３０上に堆積させる。透過膜４０は金属窒化膜であり、本実施の形態ではＴｉＮ膜とする。そして、この透過膜４０を介してレーザ光５０を照射するレーザアニール処理を行い、金属層３０の金属とＳｉＣ半導体基板１１のＳｉＣとを反応させて合金層３１を形成する。なお、金属層３０は原則としてすべてシリサイド化し合金層３１を形成するようにレーザアニール処理を行うが、金属層３０の厚さ等によっては金属層３０の一部が未反応のまま残ることとしてもよい。
ここで、照射するレーザ光５０の波長は、例えばＹＡＧレーザを用いた場合には第三高調波である３５５ｎｍ又は第二高調波である５３２ｎｍとすることができ、レーザ光照射中に窒素などの不活性ガスをレーザ光照射面に吹き付けながらアニールする。ここでは、３５５ｎｍの波長のレーザ光５０を用いることとする。透過膜４０の膜厚は例えば３０ｎｍとすることができるが、その詳細については後述する。また、レーザアニールに使用するレーザ光５０の種類は、ＹＡＧレーザの他にもエキシマレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ等を用いることができる。ＳｉＣ半導体基体１０上に堆積した金属層３０のシリサイド化に使用するレーザの条件としては、透過膜４０をレーザ光５０が透過するものであればよく、例えば波長３５５ｎｍで数十ｎｓのパルス発振型レーザを用いることもできる。
図２（ｆ）に示す工程では、図２（ｅ）に示す工程で形成した透過膜４０上に裏面電極２０を形成する。なお、レーザアニール処理時に透過膜４０の表面上に酸化膜等が形成される恐れがある場合には、裏面電極２０を形成する前に、Ａｒ＋イオン等を用いてエッチングすることとしてもよい。また、裏面電極２０の材料は、ＮｉとＡｕの二層構造の電極とする。ただし、より高温動作への対応が要求される場合等には、裏面電極２０にＣｕ電極を用いることとしてもよい。
本発明の実施の形態１では、以上のような構成としたことにより、以下に記載する効果が得られる。
本実施の形態では、透過膜４０に導電性である金属窒化膜を用いるため、ＳｉＣ半導体装置１の裏面構造３を形成する際に透過膜４０を除去する工程を設ける必要がなく、透過膜４０上に裏面電極２０を形成することができる。そのため、裏面構造３を形成する際の製造工程の増加を抑制することができる。また、透過膜４０として用いる金属窒化膜は酸素原子を含まないため、合金層３１を形成する際のレーザ照射中に金属層３０が酸化される恐れも低減され、ＳｉＣ半導体基板１１に対する合金層３１のオーミック特性が劣化することを抑制できる。
また、炭化珪素半導体装置の製造方法においては、オーミック電極を形成する際にＮｉ等の金属とＳｉＣの合金層３１を形成するため、１０００℃程度の高温で処理する必要がある。そのため、Ｓｉ等からなる他の半導体装置の製造方法と比較してオーミック電極を形成する際の熱処理工程に要する時間が増加するという問題があった。１枚のＳｉＣ半導体基板をレーザアニール処理する時間は、照射する面積とビーム径に依存する。図３は、基板直径Ｄ（横軸）に対するレーザアニール処理の処理速度Ｆ（縦軸）を示している。なお、図３において、●はビーム径大きい場合の値を示し、○はビーム径が小さい場合の値を示している。基板直径が大きい（照射面積の大きい）ほど、又はビーム径が小さいほど、処理速度Ｆが遅くなっていることが分かる。そのため、今後ＳｉＣ半導体基板の直径が拡大し照射面積が大きくなるにつれ、レーザアニール処理の処理速度を向上させることが課題となる。
レーザアニール処理の処理速度を向上させるためには、レーザ光のエネルギー密度を落とすことなくビーム径を拡大する必要がある。しかしながら、波長３５５ｎｍのレーザ光を用いた場合、ビーム形状の整形が難しくエネルギー密度を落とさずにビーム径を拡大することは難しい。本実施の形態では、レーザアニール処理を行う際に透過膜４０を介してレーザ光を照射することにより、透過膜４０の表面反射率が金属層３０の表面反射率よりも低いため、反射されるレーザ光の量が低減される。すなわち、金属層３０側に吸収されるレーザ光の量が増加する。その結果、レーザ光のビーム径を拡大することなく、金属層３０側に吸収される熱エネルギーが増加し、レーザアニール処理の処理速度を向上させることができる。
図４は、Ｎｉ（膜厚１００ｎｍ）単体の表面、及びＮｉ（膜厚１００ｎｍ）上に形成したＴａＮ（膜厚５０ｎｍ）又はＴｉＮ（５０ｎｍ）の表面に各波長のレーザ光を照射した場合の表面反射率Ｒを計測した実験結果を示す図である。図４において、横軸は波長Ｗを示し、縦軸は表面反射率Ｒを示している。また、破線はＮｉ（膜厚１００ｎｍ）単体での実験結果を示しており、細実線はＴａＮ（膜厚５０ｎｍ）／Ｎｉでの実験結果を示しており、太実線はＴｉＮ（５０ｎｍ）／Ｎｉでの実験結果を示している。なお、計測は日本分光社製の紫外可視近赤外分光光度計（型名Ｖ６７０）を用いて行った。
図４に示すように、Ｎｉのみの場合、すなわち透過膜４０を設けない場合と比較して、ＴｉＮ等の金属窒化膜である透過膜４０を設けることにより、レーザ光の各波長における表面反射率が低下することがわかる。そのため、金属層３０側に吸収されるレーザ光の量が増加することとなり、レーザ光のビーム径を拡大することなくレーザアニール処理の処理速度を向上させることができる。
図５は、透過膜４０の膜厚を変更した場合における透過膜４０と金属層３０との界面温度及び半導体基板１１と金属層３０との界面温度の熱拡散による変化についての計算結果を示す図である。図５において、横軸は時間ｔ［ｎｓｅｃ］を示し、縦軸は温度Ｔ［℃］を示し、左上のグラフは透過膜４０を設けない場合の界面温度を示し、右上のグラフは透過膜４０の膜厚を５０ｎｍとした場合の界面温度を示し、左下のグラフは透過膜４０の膜厚を５００ｎｍとした場合の界面温度を示し、右下のグラフは透過膜４０の膜厚を１０００ｎｍとした場合の界面温度を示す。さらに、各グラフにおいて、実線で示すのがＴｉＮからなる透過膜４０とＮｉからなる金属層３０との界面の温度変化であり、破線で示すのがＮｉからなる金属層３０とＳｉＣからなる半導体基板１１との界面の温度変化である。なお、金属層３０の膜厚は１００ｎｍとし、透過膜４０を設けない場合のみ、レーザ光５０の表面反射が大きいことを考慮してレーザ光５０のエネルギー密度を所定量高くしている。
上述のように、透過膜４０を設けることにより、レーザアニール処理の処理速度を向上させることができる。しかしながら、透過膜４０の膜厚を大きくしすぎると、レーザ光５０は透過膜４０と金属層３０との界面に到達せずに透過膜４０で吸収されることとなる。このような場合、透過膜４０の下にある金属層３０を半導体基板１１のＳｉＣと反応させてシリサイド化させるためには、透過膜４０がレーザ光５０を吸収して発生した熱が熱拡散により金属層３０へ到達することで、金属層３０を１０００℃まで上昇させる必要が生じる。
ここで、図５に示すように、透過膜４０の膜厚が５００ｎｍ以上の場合では、いずれの界面においても１０００℃まで達していないことがわかる。一方、透過膜４０の膜厚が５０ｎｍの場合には、いずれの界面も１０００℃以上まで達しており、十分な熱拡散が生じていることがわかる。そのため、透過膜４０の膜厚が５００ｎｍ以上の場合には熱拡散が不十分なため金属層３０のシリサイド化が十分に進行せずアニール処理の処理速度を向上させることが困難となる。よって、透過膜４０の膜厚は、５００ｎｍ以下とすることが望ましい。
図６（ａ）は、波長３５５ｎｍの光を照射した際の金属層３０（Ｎｉ層）上に形成された透過膜４０（ＴｉＮ膜）の表面反射率Ｒ（縦軸）とその膜厚ｄ（横軸）との関係について、フレネルの式を用いて計算した結果を示した図である。なお、図６（ａ）において、透過膜４０の膜厚ｄが０の時の表面反射率Ｒとは、透過膜４０が形成されていないＮｉ層自体の表面反射率Ｒを示している（図６（ｂ）においても同様）。また、図７は所定の厚さの透過膜４０が有する減反射の効果を示す図である。
上述のように、透過膜４０の膜厚が０ｎｍよりも大きく５００ｎｍ以下の膜厚であれば、Ｎｉ層自体の表面反射率よりも透過膜４０の表面反射率の方が低いため、レーザアニール処理の処理速度を向上させることができる。しかしながら、以下の理由から、透過膜４０の膜厚は特に２０〜３０ｎｍとすることが望ましい。
図６（ａ）に示すように、ＴｉＮ膜の膜厚が大きくなるにつれて表面反射率が低下しており、特に２０〜３０ｎｍの時に表面反射率が顕著に低下することがわかる。これはＴｉＮ膜表面とＴｉＮ／Ｎｉ界面で反射した波面の振幅が相殺しあい減反射の効果が現れているためである。減反射とは、図７に示すように、第一膜１００の表面で反射した波面１００Ａと、第一膜１００と第二膜１０１の界面で反射した波面１０１Ｂの位相が逆位相になることで、反射波面１０３の反射光強度を減少させることである。この減反射の効果が得られるため、透過膜４０の膜厚を２０〜３０ｎｍ以内の膜厚にすることで、透過膜４０の表面反射率をより一層低減し、アニール処理速度をさらに向上させることができる。
さらに、ＳｉＣ半導体装置１の製造方法においては、上述のようにオーミック電極を形成する工程で１０００℃程度の高温となるため、透過膜４０には少なくとも１０００℃以上の温度に耐える耐熱性が求められるが、本実施の形態で透過膜４０に用いたＴｉＮの融点は３０００℃程度であり十分な耐熱性を有するため、耐熱性の観点から問題が生じることもない。
また、本実施の形態では透過膜４０を完全に除去することなく残すこととしているため、ＳｉＣ半導体装置１全体の抵抗値を増加させてしまう恐れがあるが、透過膜４０に用いるＴｉＮの比抵抗は４０μΩｃｍ程度と小さいため、ＳｉＣ半導体装置１全体の抵抗値の増加を最小限に抑制することができる。
また、透過膜４０を除去した場合には、合金層３１に用いる材料と裏面電極２０に用いる材料との相互拡散が発生することがある。例えば、裏面電極２０をＮｉとＡｕの二層構造の電極とした場合には、合金層３１であるＮｉシリサイド層から裏面電極２０側へＳｉが拡散することがある。一方、裏面電極２０に高温対応の観点からＣｕ電極を用いた場合には、Ｃｕが合金層３１側へ拡散することがある。しかし、本実施の形態では、合金層３１と裏面電極２０の間に透過膜４０が設けられているため、透過膜４０がバリア層として働き、ＳｉやＣｕの拡散を抑制することができる。
なお、透過膜４０には金属窒化膜としてＴｉＮを用いることとしたが、これに限定されるものではない。例えば、透過膜４０に金属窒化膜として、ＺｒＮ（窒化ジルコニウム）又はＨｆＮ（窒化ハフニウム）を用いることとしてもよい。以下、透過膜４０にＺｒＮ（窒化ジルコニウム）又はＨｆＮ（窒化ハフニウム）を用いる場合について説明する。
図６（ｂ）は、透過膜４０としてＺｒＮ、ＨｆＮを金属層３０上に成膜した場合の透過膜４０の膜厚ｄ（横軸）とレーザ光を照射した際の表面反射率Ｒ（縦軸）との関係を示した図である。なお、それぞれの場合において入射したレーザ光の波長は３５５ｎｍであり、■はＺｒＮ膜の場合、◇はＨｆＮ膜の場合の実験結果を示している。
図６（ｂ）において、ＺｒＮでは、膜厚７０ｎｍの時に反射率が最小の３．８％と、透過膜を成膜していないＮｉ表面の４３％に対して３９．２％低減できていることが分かる。また、ＨｆＮでは、膜厚７０ｎｍの時に反射率０．６％と、Ｎｉ表面に対して４２．４％低減できることが分かる。そのため、これらの材料を用いることで、金属層３０側に吸収されるレーザ光の量が増加するため、金属層３０とＳｉＣ半導体基体１１のＳｉＣが反応して合金層３１を形成するのに必要なレーザエネルギー密度を低減できる。よって、レーザアニール処理の処理速度を向上させることが可能となる。
図６（ｂ）において、透過膜４０の膜厚が０ｎｍよりも大きい膜厚であれば、Ｎｉ層自体の表面反射率よりも透過膜４０の表面反射率の方が低いため、レーザアニール処理の処理速度を向上させることができる。しかしながら、図６（ｂ）に示すように、ＺｒＮ（窒化ジルコニウム）又はＨｆＮ（窒化ハフニウム）を用いる場合には、透過膜４０の膜厚を特に５０〜１００ｎｍとすることで、表面反射率がより一層低下するため、レーザアニール処理の処理速度をさらに向上させることができる。
また、かかる場合についても、透過膜４０は導電性となるため、ＳｉＣ半導体装置１の裏面構造３を形成する際に透過膜４０を除去する工程を設ける必要がなく、裏面構造３を形成する際の製造工程の増加を抑制することができる。また、透過膜４０には酸素原子を含まないため、合金層３１を形成する際のレーザ照射中に金属層３０が酸化される恐れも低減され、ＳｉＣ半導体基板１１に対する合金層３１のオーミック特性が劣化することを抑制できる。
さらに、これらの材料は比抵抗がそれぞれＺｒＮでは１８μΩｃｍ程度、ＨｆＮでは３２μΩｃｍ程度と、ＴｉＮ以上に低抵抗な材料である。そのため、レーザ光を照射して合金層３１を形成された後に透過膜４０を除去せずに裏面電極２０を形成したとしても、透過膜４０の抵抗値は十分小さい値であり、ＳｉＣ半導体装置全体の抵抗値の増加を抑制することができる。さらに、透過膜４０であるＺｒＮ及びＨｆＮは、ＴｉＮと同様、異種金属の拡散を防ぐバリア層としても作用する。
実施の形態２．
本実施の形態１では、合金層３１と裏面電極２０との間に金属窒化膜からなる透過膜４０を設けることとしたが、かかる場合、半導体装置の製造条件等によっては合金層３１と透過膜４０との間で信頼性が低下する恐れがあった。そこで、実施の形態２においては、半導体装置の信頼性を向上することが可能なＳｉＣ半導体装置の提供を目的とする。本実施の形態にかかるＳｉＣ半導体装置５は、ＳｉＣ半導体装置の裏面側において拡散層３２を備える点で実施の形態１にかかるＳｉＣ半導体装置１と相違するため、以下においては相違点についてのみ説明する。
まず、実施の形態２にかかるＳｉＣ半導体装置５の構成について説明する。図８は、本発明の実施の形態２にかかるＳｉＣ半導体装置５を示す断面模式図である。なお、実施の形態１と同様にＳＢＤを例に挙げて示している。
図８において、ＳｉＣ半導体基板１１の第二主面１４側（裏面）には、裏面構造６が設けられている。裏面構造６は、合金層３１、拡散層３２、透過膜４０、及び裏面電極２０から構成される。拡散層３２は、合金層３１を形成する金属（Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ等）と透過膜４０（ＴｉＮ、ＺｒＮ、ＨｆＮ等）の両方に密着力のある金属膜が望ましく、Ｔｉ、Ｚｒ、Ｈｆ等のいずれかからなる金属膜を用いることができる。例えば、合金層３１がＮｉとＳｉＣとの合金からなり、透過膜４０がＴｉＮからなる場合には、拡散層３２としてＴｉ膜を用いることが好ましい。
次に、実施の形態２にかかるＳｉＣ半導体装置５の製造方法について説明する。図９は、実施の形態１にかかるＳｉＣ半導体装置の製造方法における図２（ｅ）に対応した工程を示す断面模式図である。なお、以下においては、実施の形態１との相違点である裏面構造６の製造方法についてのみ説明する。
実施の形態１の説明において図２（ｄ）の工程で説明したように、ＳｉＣ半導体基板１１の第二主面１４を機械研削・研磨し、厚みを薄くした後、ＳｉＣ半導体基板１１の第二主面１４に裏面構造６を形成する。まず、第二主面１４上にＳｉＣとシリサイド層（合金層３１）を形成するための金属層３０を堆積させる。本実施の形態では、金属層３０にＮｉを用いる。金属層の厚さは実施の形態１と同様、例えば１００ｎｍとする。
その後、拡散層３２を金属層３０上に堆積させる。本実施の形態では拡散層３２にＴｉを用いる。拡散層３２の厚みは１０ｎｍよりも厚いことが望ましく、例えば５０ｎｍとする。拡散層３２上に透過膜４０を堆積させる。透過膜４０は金属窒化膜であり、本実施の形態ではＴｉＮ膜とする。透過膜４０の厚みは、実施の形態１と同様５００ｎｍ以下が望ましく、例えば５０ｎｍとする。その後、図９に示すように、透過膜４０を介してレーザ光５０を照射するアニール処理を行い、金属層３０の金属（Ｎｉ）とＳｉＣ半導体基板１１のＳｉＣとを反応させて合金層３１を形成させる。その後、透過膜４０上に裏面電極２０を形成する。
本発明の実施の形態２で上述した構成にすることによる効果を、以下に説明する。図１０は、拡散層３２を設けず透過膜４０を介してレーザ光５０によるアニール処理を行った際の裏面構造の断面ＳＥＭ像である。図１０での合金層３１はＮｉとＳｉＣからなるシリサイド層であり、透過膜４０はＴｉＮである。図１０から、シリサイド層（合金層３１）とＴｉＮ（透過膜４０）の間にボイドが発生していることが分かる。これは、レーザ光５０によるアニール時にＮｉとＳｉＣが急速に反応しシリサイド層が形成されるが、このシリサイド化反応に比べて、ＮｉとＴｉＮとが殆ど反応しないことに起因する。すなわち、金属層３０（Ｎｉ）とＳｉＣ半導体基板１１（ＳｉＣ）との反応速度が、金属層３０（Ｎｉ）と透過膜４０（ＴｉＮ）との反応速度よりも非常に高く、金属層３０の上層と下層それぞれとの反応速度が相違することにより、反応速度がより低い合金層３１と透過膜４０との間にボイドが発生する。ここで、ボイドが発生する領域がそれほど多くなければ問題にはならないが、レーザアニールの照射時間等の製造条件によっては、界面に発生するボイドが増加し、ＴｉＮ膜の密着力の低下を招くことで剥離等の問題が発生する懸念がある。
そこで、本実施の形態では、上述したボイドの発生を抑制しＳｉＣ半導体装置の信頼性を向上させるため、合金層３１と透過膜４０との間に拡散層３２を設けている。図１１に、本実施の形態にかかるＳｉＣ半導体装置５の断面ＳＥＭ像を示す。
図１１は、ＳｉＣ半導体基板１１の第二主面１４にＮｉを１００ｎｍ堆積させ、その後Ｔｉを５０ｎｍ、ＴｉＮを５０ｎｍ堆積させた後に、レーザ光５０を照射させて作製したサンプルの断面ＳＥＭ像である。図１１においては、図１０で見られていたボイドが発生していないことが分かる。拡散層３２として設けたＴｉ層の厚みを変えてレーザ光５０を照射しボイドの発生を確認したところ、拡散層２１の厚みを厚くするに連れてボイド発生の抑制が顕著となり、特に拡散層３２の厚みが５０ｎｍよりも厚い場合にはボイドが発生しないことが確認された。なお、図１１において、拡散層３２であるＴｉによるコントラストは見られていないが、レーザ光５０によるアニール後に拡散層３２が残っていてもよい。
以上のように拡散層３２を設けることでボイド発生を抑制できるのは、レーザ光５０によりアニール時にＮｉ（金属層３０）がＳｉＣと反応しシリサイド層（合金層３１）を形成する際、ＴｉとＮｉとの反応速度がＴｉＮとＮｉとの反応速度よりも高いため、金属層３０の上層と下層それぞれとの反応速度の違いが低減されることとなり、ボイドの発生を抑制することができる。
なお、本実施の形態では上述のように拡散層３２にＴｉ、透過膜４０にＴｉＮを用いることとしたが、他の材料を用いることとし良い。しかしながら、上述のように拡散層３２にＴｉ、透過膜４０にＴｉＮを用いる両者を同一の成膜ターゲットを用いて堆積が可能になるため、工程数の増加や設備増強の必要がない。また、例えば、透過膜４０がＺｒＮやＨｆＮの場合にも、それぞれ、拡散層３２にＺｒ、Ｈｆを用いることとすれば拡散層３２と透過膜４０とを同一の成膜ターゲットで堆積できる。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
１ ＳｉＣ半導体装置、２ 表面構造、３ 裏面構造、５ ＳｉＣ半導体装置、６ 裏面構造、１０ ＳｉＣ半導体基体、１１ ＳｉＣ半導体基板、１２ ドリフト層、１３ 第一主面、１４ 第二主面、１５ イオン注入領域、１６ ショットキ領域、１７ ショットキ電極、１８ 配線電極、１９ 保護膜、２０ 裏面電極、３０ 金属層、３１ 合金層、３２ 拡散層、４０ 透過膜、５０ レーザ光、１００ 第一膜、１００Ａ 波面、１０１ 第二膜、１０１Ｂ 波面、１０２ 反射波面２００ボイド。

Claims (13)

  1. 炭化珪素からなる半導体基板上に、第一の金属からなる金属層を形成する工程と、
    前記金属層上に第二の金属からなる拡散層を形成する工程と、
    前記第二の金属上に、第三の金属を窒化した金属窒化膜を形成する工程と、
    前記金属窒化膜を介してレーザ光を照射し、前記半導体基板の炭化珪素と前記金属層の前記第一の金属との合金層を形成する工程と、
    前記金属窒化膜上に電極を形成する工程と、
    を備えたことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第二の金属と前記第三の金属とが同じ金属であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記金属窒化膜は窒化チタンからなる、
    ことを特徴とする請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記半導体基板はｎ型の炭化珪素からなり、
    前記第一の金属はニッケルである、
    ことを特徴とする請求項１から請求項３のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記金属窒化膜の膜厚は５００ｎｍ以下である、
    ことを特徴とする請求項１から請求項３のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記金属窒化膜の膜厚は２０ｎｍ以上で３０ｎｍ以下である、
    ことを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 炭化珪素からなる半導体基板と、
    前記半導体基板上に設けられ、炭化珪素と第一の金属との合金からなる合金層と、
    前記合金層上に設けられ、第二の金属からなる拡散層と、
    前記拡散層上に設けられ、第三の金属の窒化物からなる金属窒化膜と、
    前記金属窒化膜上に設けられた電極と、
    を備えたことを特徴とする炭化珪素半導体装置。
  8. 前記第二の金属と前記第三の金属とが同じ金属であることを特徴とする請求項７に記載の炭化珪素半導体装置。
  9. 前記金属窒化膜は窒化チタンからなる、
    ことを特徴とする請求項８に記載の炭化珪素半導体装置。
  10. 前記金属窒化膜の波長３５５ｎｍまたは５３２ｎｍの光に対する表面反射率は、前記第一の金属の波長３５５ｎｍまたは５３２ｎｍの光に対する表面反射率よりも低い、
    ことを特徴とする請求項７から請求項９のうちのいずれか１項に記載の炭化珪素半導体装置。
  11. 前記半導体基板はｎ型の炭化珪素からなり、
    前記第一の金属はニッケルである、
    ことを特徴とする請求項７から請求項１０のうちのいずれか１項に記載の炭化珪素半導体装置。
  12. 前記金属窒化膜の膜厚は５００ｎｍ以下である、
    ことを特徴とする請求項７から請求項１１のうちのいずれか１項に記載の炭化珪素半導体装置。
  13. 前記金属窒化膜の膜厚は２０ｎｍ以上で３０ｎｍ以下である、
    ことを特徴とする請求項１２に記載の炭化珪素半導体装置。
JP2016512493A 2014-04-09 2014-04-09 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Active JP6091703B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/002053 WO2015155806A1 (ja) 2014-04-09 2014-04-09 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP6091703B2 true JP6091703B2 (ja) 2017-03-08
JPWO2015155806A1 JPWO2015155806A1 (ja) 2017-04-13

Family

ID=54287412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512493A Active JP6091703B2 (ja) 2014-04-09 2014-04-09 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US9842738B2 (ja)
JP (1) JP6091703B2 (ja)
CN (1) CN106165066A (ja)
DE (1) DE112014006567B4 (ja)
WO (1) WO2015155806A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11255606B2 (en) * 2015-12-30 2022-02-22 Mattson Technology, Inc. Gas flow control for millisecond anneal system
JP6737987B2 (ja) * 2016-11-28 2020-08-12 株式会社デンソー 半導体装置の製造方法
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
CN109361904A (zh) * 2018-11-21 2019-02-19 佛山市云团科技有限公司 一种监控视频切片存储方法及系统
WO2024116269A1 (ja) * 2022-11-29 2024-06-06 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及び半導体デバイスの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173967A (ja) * 2001-03-16 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP2011091100A (ja) * 2009-10-20 2011-05-06 Denso Corp 炭化珪素半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013105881A (ja) * 2011-11-14 2013-05-30 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611252B2 (ja) 1987-08-28 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5124780A (en) 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP5309454B2 (ja) 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法
DE112011104713T5 (de) * 2011-01-14 2013-10-17 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
JP2012156390A (ja) 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JPWO2013183677A1 (ja) * 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
CN103700580A (zh) * 2013-12-12 2014-04-02 上海师范大学 一种用紫外脉冲激光辐照制备SiC欧姆接触的方法
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173967A (ja) * 2001-03-16 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP2011091100A (ja) * 2009-10-20 2011-05-06 Denso Corp 炭化珪素半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
JP2013105881A (ja) * 2011-11-14 2013-05-30 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2015155806A1 (ja) 2015-10-15
US9842738B2 (en) 2017-12-12
DE112014006567T5 (de) 2017-02-16
DE112014006567B4 (de) 2020-06-18
JPWO2015155806A1 (ja) 2017-04-13
US20170032968A1 (en) 2017-02-02
CN106165066A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP5928101B2 (ja) ＳｉＣ半導体デバイスの製造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP5144585B2 (ja) 半導体装置およびその製造方法
JP6164220B2 (ja) 半導体装置の製造方法
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
JP5966556B2 (ja) 半導体デバイスの製造方法
US9391136B1 (en) Semiconductor device
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
WO2017187760A1 (ja) 炭化珪素半導体装置およびその製造方法
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
JP2016046309A (ja) 炭化珪素半導体装置の製造方法
JP2010073857A (ja) 半導体装置の製造方法
JP6051573B2 (ja) 半導体装置の製造方法
JP4087368B2 (ja) ＳｉＣ半導体装置の製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2017168685A (ja) 炭化珪素半導体装置の製造方法
JP2019140234A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R150 Certificate of patent or registration of utility model

Ref document number: 6091703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250