CN106165066A - 碳化硅半导体装置的制造方法及碳化硅半导体装置 - Google Patents

碳化硅半导体装置的制造方法及碳化硅半导体装置 Download PDF

Info

Publication number
CN106165066A
CN106165066A CN201480077907.6A CN201480077907A CN106165066A CN 106165066 A CN106165066 A CN 106165066A CN 201480077907 A CN201480077907 A CN 201480077907A CN 106165066 A CN106165066 A CN 106165066A
Authority
CN
China
Prior art keywords
metal
semiconductor device
film
silicon carbide
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480077907.6A
Other languages
English (en)
Inventor
中西洋介
冈部博明
吉田基
须贺原和之
富永贵亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106165066A publication Critical patent/CN106165066A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供抑制制造工序数的增加、且能够抑制合金层对于半导体基板的欧姆特性的劣化的碳化硅半导体的制造方法。形成为碳化硅半导体装置的制造方法，其具备：在由碳化硅构成的半导体基板11上形成由第一金属构成的金属层30的工序；在金属层30上形成将第二金属氮化了的金属氮化膜40的工序；经由金属氮化膜40来照射激光、形成半导体基板11的碳化硅与金属层30的第一金属的合金层31的工序；和在金属氮化膜40上形成电极20的工序。

Description

碳化硅半导体装置的制造方法及碳化硅半导体装置
技术领域
本发明涉及碳化硅半导体装置的制造方法及碳化硅半导体装置。
背景技术
在碳化硅半导体装置中，对于工作时载流子通过碳化硅基板而在纵向行走的装置，通过使基板厚度变薄，可以减小元件电阻。因此为了进一步的低电阻化，需要对基板进行薄板化而制造的碳化硅半导体装置。
在引入了对基板进行薄板化的工序的碳化硅半导体装置的制造方法中，为了削减使基板厚度变薄中的工序数，希望在形成半导体装置的表面结构后形成背面结构、在形成背面结构时使基板厚度变薄。因此，在表面结构的形成后形成背面结构，但在形成碳化硅半导体装置的背面结构的工序中，需要在表面侧为低温的状态下在1000℃左右的高温下只对背面进行退火，由此形成欧姆电极。
就对于碳化硅半导体基板使用了激光退火的欧姆电极的形成方法而言，例如已由专利文献1公开。在这样的制造方法中，在由碳化硅构成的半导体基板上堆积金属层后，对金属层照射激光来进行加热。由此，在金属层与半导体基板的界面形成它们的合金层。这样形成的合金层对于半导体基板显示优异的欧姆性，因此可以期待将该合金层作为欧姆电极来使用。
但是，如果在激光照射气氛中存在氧，则在激光照射中金属层被氧化，得不到良好的合金层。其结果，合金层对于半导体基板的欧姆特性劣化。因此，提案有在半导体基板上的金属层上堆积SiO2、CaF2、ITO等的透过膜、经由该透过膜来照射激光等的电磁波而将金属层加热，由此形成合金层的制造方法(例如，专利文献2)。通过这样隔着透过膜进行激光退火，可以抑制激光照射时的金属层的气氛氧所引起的氧化。
现有技术文献
专利文献
专利文献1：日本特表2007-534143号
专利文献2：日本特开2012-069798号
发明内容
发明要解决的课题
在这样的碳化硅半导体装置的制造方法的情况下，除了堆积透过膜的工序以外，必须设置将透过膜除去的工序，特别是在透过膜不为导电性的情况下必须将透过膜除去，因此存在制造工序增加这样的问题。另外，如果将氧化物用于透过膜，则依然存在在激光照射中透过膜形成高温时因为相互扩散的影响而将金属层氧化的担心，存在合金层对于半导体基板的欧姆特性劣化的问题。
本发明为了解决上述这样的问题而完成，目的在于提供抑制制造工序数的增加、且能够抑制合金层对于半导体基板的欧姆特性的劣化的碳化硅半导体的制造方法。
用于解决课题的手段
本发明涉及的碳化硅半导体装置的制造方法具备：在由碳化硅构成的半导体基板上形成由第一金属构成的金属层的工序；在金属层上形成将第二金属氮化了的金属氮化膜的工序；经由金属氮化膜来照射激光、形成半导体基板的碳化硅与金属层的第一金属的合金层的工序；和在金属氮化膜上形成电极的工序。
发明的效果
根据本发明涉及的碳化硅半导体装置的制造方法，由于将导电性的金属氮化膜用于透过膜，因此在形成碳化硅半导体装置的背面结构时不需要设置将透过膜除去的工序，能够抑制制造工序。进而，由于金属氮化膜不含氧原子，因此也使在激光照射中金属层被氧化的担心减小，能够抑制合金层对于半导体基板的欧姆特性的劣化。
附图说明
图1为表示本发明的实施方式1涉及的碳化硅半导体装置的剖面示意图。
图2为表示本发明的实施方式1涉及的碳化硅半导体装置的制造方法中的各制造工序的剖面示意图。
图3为表示碳化硅半导体装置的制造方法中的退火处理工序的处理速度的图。
图4为表示测量了对于各波长的激光的表面反射率的实验结果的图。
图5为表示对于将透过膜的膜厚改变了的情况下的界面温度的热扩散所导致的变化的计算结果的图。
图6为表示本发明的实施方式1涉及的碳化硅半导体装置的透过膜的表面反射率与膜厚的关系的图。
图7为表示本发明的实施方式1涉及的减反射的效果的示意图。
图8为表示本发明的实施方式2涉及的碳化硅半导体装置的剖面示意图。
图9为表示本发明的实施方式2涉及的碳化硅半导体装置的制造方法涉及的一工序的剖面示意图。
图10为本发明的实施方式1涉及的碳化硅半导体装置的剖面SEM(SecondryElectron Microscope)像。
图11为本发明的实施方式2涉及的碳化硅半导体装置的剖面SEM像。
具体实施方式
实施方式1.
首先，对本发明的实施方式1涉及的碳化硅半导体装置的构成进行说明。图1为表示本发明的实施方式1涉及的碳化硅半导体装置1的剖面示意图。应予说明，以下以立式的肖特基势垒二极管(以下称为“SBD(Schottky barrier diode)”。)为例进行说明，但本发明并不限定于此，也可以是场效应型晶体管(MOSFET：Metal Oxide Semiconductor FieldEffect Transistor)等的半导体装置。另外，对于“碳化硅”，以下省略地称为“SiC(SiliconCarbide)”。
在图1中，作为SBD的SiC半导体装置1，由SiC半导体基体10和表面结构2及背面结构3构成。所谓SiC半导体基体10，形成为将第一主面13的面方位从(0001)硅面偏离4°、或8°的具有4H的多型体的n+型的SiC半导体基板11和在SiC半导体基板11的第一主面13上形成了的n型的SiC漂移层12组合的产物。SiC漂移层12的浓度及膜厚因使用的耐压而异，例如可考虑5×1015cm-3、10μm等。
在SiC漂移层12的表面侧，在只相距某宽度的部位形成了含有铝(Al)作为p型杂质的p型的离子注入区域15。就离子注入区域15而言，如果从上面看，形成了具有某宽度的环状的形状。作为Al离子注入量，例如有5×1017cm-3等。进而，为了确保SiC半导体装置1的耐压，有时在离子注入区域15的外侧进一步设置环状的JTE(Junction TerminationExtension)区域。应予说明，在图1中没有图示JTE区域。
在SiC半导体基板11的第一主面13侧、即表面侧，设置有表面结构2。表面结构2由肖特基电极17、配线电极18及保护膜19构成。肖特基电极17在被离子注入区域15包围了的SiC漂移层12的表面侧的肖特基区域16上形成，以使肖特基电极17的周边在离子注入区域15露出的方式形成。作为用于肖特基电极17的材料，有Ti等。另外，在肖特基电极17的上面，形成配线电极18。作为用于配线电极18的材料，有Al等。进而，在SiC漂移层12上，为了确保SiC半导体装置1的耐压，形成例如由聚酰亚胺构成的保护膜19以使得覆盖肖特基电极17、配线电极18的终端、离子注入区域15。
在SiC半导体基板11的第二主面14侧、即背面侧，设置有背面结构3。背面结构3由合金层31、透过膜40、及背面电极20构成。合金层31为含有Ni、Ti、Mo、W、Ta的任一种元素的金属与SiC的合金，对于SiC半导体基板11具有优异的欧姆特性。即，该合金层31作为欧姆电极来形成。在本实施方式中，使合金层31为Ni与SiC的合金。进而，在合金层31的与SiC半导体基体10对置的面，形成有导电性的透过膜40。作为透过膜40的材料，有TiN等的金属氮化膜，这些金属氮化膜具有导电性。进而，在透过膜40的与合金层31对置的面，形成有背面电极20。作为背面电极20，有由Ni和Au构成的二层结构的电极、Cu电极等，但在本实施方式中形成为由Ni和Au构成的二层结构的电极。
接着，对本发明的实施方式1中的SiC半导体装置1的制造方法进行说明。图2为表示本发明的实施方式1涉及的SiC半导体装置1的制造方法中的各制造工序的剖面示意图。
在图2(a)中所示的工序中，通过在n+型的SiC半导体基板11的第一主面13使n型的SiC漂移层12外延生长，形成SiC半导体基体10。
在图2(b)中所示的工序中，在SiC漂移层12上形成了由氧化膜等构成的掩模后，通过光刻及蚀刻而形成离子注入用掩模。应予说明，在图2(b)中省略了该掩模的图示。从该离子注入用掩模上选择性地将Al进行离子注入、形成离子注入区域15。接着，将离子注入用掩模除去后，为了使注入了的Al离子活化而在氩气氛中进行1700℃、30分钟的热处理。通过该热处理工序，形成p型的离子注入区域15。热处理工序后，在SiC半导体漂移12的表面上产生膜质劣化层、以及高30nm以上的聚束台阶所引起的凹凸。因此，通过使烃气体热分解而在SiC漂移层12的表面形成未图示的碳保护膜，可以防止热处理工序时产生的台阶聚束。
在图2(c)中所示的工序中，在SiC漂移层12的表面形成例如由Ti构成的肖特基电极17。接着，在肖特基电极17上形成例如由Al构成的配线电极18。进而，为了确保耐压而形成例如由聚酰亚胺构成的保护膜19。在肖特基电极17的形成前，可对SiC半导体基体10按硫酸过氧化氢混合物(硫酸過水)、氨和过氧化氢的混合物(アンモニア過水)、氢氟酸的顺序进行湿处理。另外，也可在实施牺牲氧化后通过氢氟酸处理将SiC漂移层12的表面进行清洗。应予说明，就肖特基电极17而言，以使周边在离子注入区域15露出的方式形成。另外，以覆盖肖特基电极17及配线电极18的终端、和离子注入区域15的方式形成有由聚酰亚胺构成的保护膜19。
在图2(d)中所示的工序中，为了使SBD的特性(顺方向特性涉及的低电阻化)提高，对SiC半导体基板11的第二主面14进行机械磨削和/或研磨，使SiC半导体基体10的厚度变薄到适当的厚度。例如，进行磨削直至SiC半导体基体10的厚度成为200μm。磨削中，就形成有器件结构的第一主面13侧而言，通过进行保护带的粘贴、或者向支承板的粘贴来保护。
在图2(e)中所示的工序中，在磨削了的SiC半导体基板11的第二主面14，堆积用于形成与SiC的硅化物层(合金层31)的金属层30。在本实施方式中，将Ni用于金属层30，但也可以设为含有Ti、Mo、W、Ta的任1种元素的金属。金属层30的厚度例如可以设为100nm。其后，使透过膜40在金属层30上堆积。透过膜40为金属氮化膜，本实施方式中设为TiN膜。然后，进行经由该透过膜40来照射激光50的激光退火处理、使金属层30的金属与SiC半导体基板11的SiC反应而形成合金层31。应予说明，就金属层30而言，以原则上全部硅化物化、形成合金层31的方式进行激光退火处理，但由于金属层30的厚度等，也可以金属层30的一部分以未反应的状态残留。
在此，就进行照射的激光50的波长而言，在使用了例如YAG激光的情况下，可以设为作为三次谐波的355nm或者作为二次谐波的532nm，在激光照射中一边向激光照射面喷射氮等的非活性气体一边进行退火。在此，使用355nm的波长的激光50。透过膜40的膜厚例如可以设为30nm，对其详细情况将后述。另外，就激光退火中使用的激光50的种类而言，除了YAG激光以外，还可以使用受激准分子激光、YVO4激光、YLF激光等。作为在SiC半导体基体10上堆积的金属层30的硅化物化中使用的激光的条件，只要激光50透过透过膜40即可，例如也可以使用波长355nm、数十ns的脉冲振荡型激光。
在图2(f)中所示的工序中，在图2(e)中所示的工序中形成了的透过膜40上形成背面电极20。应予说明，在激光退火处理时有可能在透过膜40的表面上形成氧化膜等的情况下，在形成背面电极20前，也可以使用Ar+离子等来进行蚀刻。另外，就背面电极20的材料而言，形成Ni与Au的二层结构的电极。不过，在要求对更高温工作的应对的情形等中，可以将Cu电极用于背面电极20。
在本发明的实施方式1中，通过形成为如以上的构成，得到以下记载的效果。
在本实施方式中，由于将导电性的金属氮化膜用于透过膜40，因此形成SiC半导体装置1的背面结构3时不必设置将透过膜40除去的工序，可以在透过膜40上形成背面电极20。因此，可以抑制形成背面结构3时的制造工序的增加。另外，由于作为透过膜40而使用的金属氮化膜不含氧原子，因此使形成合金层31时的激光照射中金属层30被氧化的担心也减小，可以抑制对于SiC半导体基板11的合金层31的欧姆特性劣化。
另外，在碳化硅半导体装置的制造方法中，为了在形成欧姆电极时形成Ni等的金属与SiC的合金层31，需要在1000℃左右的高温下进行处理。因此，与由Si等构成的其他半导体装置的制造方法相比，具有形成欧姆电极时的热处理工序所需的时间增加这样的问题。对1张SiC半导体基板进行激光退火处理的时间依赖于进行照射的面积与光束直径。图3表示相对于基板直径D(横轴)的激光退火处理的处理速度F(纵轴)。应予说明，在图3中，●表示光束直径大的情况的值，○表示光束直径小的情况的值。得知基板直径越大(照射面积越大)，或者光束直径越小，处理速度F越变慢。因此，随着今后SiC半导体基板的直径扩大、照射面积变大，使激光退火处理的处理速度提高成为课题。
为了使激光退火处理的处理速度提高，需要不使激光的能量密度下降地扩大光束直径。但是，在使用了波长355nm的激光的情况下，射束形状的整形困难，难以不使能量密度下降地扩大光束直径。在本实施方式中，在进行激光退火处理时经由透过膜40来照射激光，由此由于透过膜40的表面反射率比金属层30的表面反射率低，因此使被反射的激光的量减少。即，被金属层30侧吸收的激光的量增加。其结果，在不扩大激光的光束直径的情况下，被金属层30侧吸收的热能量增加，能够使激光退火处理的处理速度提高。
图4为表示对Ni(膜厚100nm)单质的表面、以及Ni(膜厚100nm)上形成了的TaN(膜厚50nm)或TiN(50nm)的表面照射了各波长的激光时的表面反射率R进行了测量的实验结果的图。在图4中，横轴表示波长W，纵轴表示表面反射率R。另外，虚线表示采用Ni(膜厚100nm)单质的实验结果，细实线表示采用TaN(膜厚50nm)/Ni的实验结果，粗实线表示采用TiN(50nm)/Ni的实验结果。应予说明，测量使用日本分光社制造的紫外可见近红外分光光度计(型号V670)来进行。
如图4中所示那样，得知：与只有Ni的情况、即没有设置透过膜40的情况相比，通过设置TiN等的作为金属氮化膜的透过膜40，激光的各波长下的表面反射率降低。因此，被金属层30侧吸收的激光的量增加，能够不使激光的光束直径扩大地使激光退火处理的处理速度提高。
图5为表示对于使透过膜40的膜厚改变时的透过膜40与金属层30的界面温度及半导体基板11和金属层30的界面温度的热扩散所引起的变化的计算结果的图。在图5中，横轴表示时间t[nsec]，纵轴表示温度T[℃]，左上的坐标图表示没有设置透过膜40时的界面温度，右上的坐标图表示使透过膜40的膜厚为50nm时的界面温度，左下的坐标图表示使透过膜40的膜厚为500nm时的界面温度，右下的坐标图表示使透过膜40的膜厚为1000nm时的界面温度。进而，在各坐标图中，用实线表示的是由TiN构成的透过膜40与由Ni构成的金属层30的界面的温度变化，用虚线表示的是由Ni构成的金属层30与由SiC构成的半导体基板11的界面的温度变化。应予说明，只是在使金属层30的膜厚为100nm、没有设置透过膜40的情况下，考虑激光50的表面反射大来使激光50的能量密度升高规定量。
如上述那样，通过设置透过膜40，能够使激光退火处理的处理速度提高。但是，如果使透过膜40的膜厚过度变大，则激光50没有到达透过膜40与金属层30的界面而被透过膜40吸收。在这样的情况下，为了使位于透过膜40下方的金属层30与半导体基板11的SiC反应而使其硅化物化，需要透过膜40吸收激光50而产生的热通过热扩散而到达金属层30来由此使金属层30上升到1000℃。
在此，如图5中所示那样，得知：在透过膜40的膜厚为500nm以上的情况下，在所有的界面中都未达到1000℃。另一方面，得知：在透过膜40的膜厚为50nm的情况下，所有的界面都达到了1000℃以上，发生充分的热扩散。因此，在透过膜40的膜厚为500nm以上的情况下由于热扩散不充分，因此金属层30的硅化物化没有充分地进行，使退火处理的处理速度提高变得困难。因此，透过膜40的膜厚优选为500nm以下。
图6(a)为表示对于照射了波长355nm的光时的金属层30(Ni层)上形成了的透过膜40(TiN膜)的表面反射率R(纵轴)与其膜厚d(横轴)的关系、使用菲涅耳公式所计算了的结果的图。应予说明，在图6(a)中，所谓透过膜40的膜厚d为0时的表面反射率R，表示未形成透过膜40的Ni层自身的表面反射率R(在图6(b)中也同样)。另外，图7是表示规定的厚度的透过膜40具有的减反射的效果的图。
如上述那样，如果透过膜40的膜厚为比0nm大且500nm以下的膜厚，与Ni层自身的表面反射率相比，透过膜40的表面反射率低，因此能够使激光退火处理的处理速度提高。但是，因为以下的理由，透过膜40的膜厚特别优选为20～30nm。
如图6(a)中所示那样，得知：随着TiN膜的膜厚变大，表面反射率降低，特别是20～30nm时表面反射率显著地降低。这是由于在TiN膜表面和TiN/Ni界面反射了的波面的振幅彼此抵消、出现减反射的效果。所谓减反射，如图7中所示那样，是在第一膜100的表面反射的波面100A与在第一膜100与第二膜101的界面反射了的波面101B的相位成为反相位，由此使反射波面103的反射光强度减小。由于得到该减反射的效果，因此通过使透过膜40的膜厚为20～30nm以内的膜厚，能够进一步减小透过膜40的表面反射率、进一步使退火处理速度提高。
进而，在SiC半导体装置1的制造方法中，由于如上述那样在形成欧姆电极的工序中成为1000℃左右的高温，因此对透过膜40要求至少耐受1000℃以上的温度的耐热性，但在本实施方式中用于透过膜40的TiN的熔点为3000℃左右，具有充分的耐热性，因此从耐热性的观点考虑，也不会产生问题。
另外，在本实施方式中，由于没有将透过膜40完全地除去而残留，因此有可能使SiC半导体装置1整体的电阻值增加，但用于透过膜40的TiN的比电阻小达40μΩcm左右，因此能够将SiC半导体装置1整体的电阻值的增加抑制在最小限度。
另外，将透过膜40除去的情况下，有时发生用于合金层31的材料与用于背面电极20的材料的相互扩散。例如，在使背面电极20为Ni和Au的二层结构的电极的情况下，有时Si从作为合金层31的Ni硅化物层向背面电极20侧扩散。另一方面，从应对高温的观点考虑将Cu电极用于背面电极20的情况下，有时Cu向合金层31侧扩散。但是，在本实施方式中，由于在合金层31与背面电极20之间设置有透过膜40，因此透过膜40作为阻隔层发挥作用、能够抑制Si、Cu的扩散。
应予说明，在透过膜40使用TiN作为金属氮化膜，但并不限定于此。例如，可将ZrN(氮化锆)或HfN(氮化铪)作为金属氮化膜用于透过膜40。以下对于将ZrN(氮化锆)或HfN(氮化铪)用于透过膜40的情况进行说明。
图6(b)是表示在金属层30上将ZrN、HfN成膜作为透过膜40时的透过膜40的膜厚d(横轴)与照射了激光时的表面反射率R(纵轴)的关系的图。应予说明，各个情况下，入射了的激光的波长为355nm，■表示ZrN膜的情况的实验结果，◇表示HfN膜的情况的实验结果。
在图6(b)中，得知：对于ZrN，膜厚70nm时反射率为最小的3.8％，相对于没有形成透过膜的Ni表面的43％，能够减小39.2％。另外得知：对于HfN，膜厚70nm时为反射率0.6％，相对于Ni表面，能够减小42.4％。因此，通过使用这些材料，被金属层30侧吸收的激光的量增加，因此能够使金属层30与SiC半导体基体11的SiC反应而形成合金层31所需的激光能量密度减小。因此，可以使激光退火处理的处理速度提高。
在图6(b)中，如果透过膜40的膜厚为比0nm大的膜厚，则与Ni层自身的表面反射率相比，透过膜40的表面反射率低，因此能够使激光退火处理的处理速度提高。但是，如图6(b)中所示那样，在使用ZrN(氮化锆)或HfN(氮化铪)的情况下，通过使透过膜40的膜厚特别为50～100nm，表面反射率更进一步降低，因此能够使激光退火处理的处理速度进一步提高。
另外，对于该情况，由于透过膜40成为导电性，因此形成SiC半导体装置1的背面结构3时不必设置将透过膜40除去的工序，能够抑制形成背面结构3时的制造工序的增加。另外，由于透过膜40中不含氧原子，因此在形成合金层31时的激光照射中金属层30被氧化的担心也减小，能够抑制合金层31对于SiC半导体基板11的欧姆特性劣化。
进而，这些材料的比电阻各自对于ZrN而言为18μΩcm左右，对于HfN而言为32μΩcm左右，为与TiN相比的低电阻的材料。因此，在照射激光而形成了合金层31后即使在没有将透过膜40除去地形成了背面电极20，透过膜40的电阻值也为足够小的值，能够抑制SiC半导体装置整体的电阻值的增加。进而，作为透过膜40的ZrN和HfN，与TiN同样地，也作为防止异种金属的扩散的阻隔层来发挥作用。
实施方式2.
在本实施方式1中，在合金层31与背面电极20之间设置了由金属氮化膜构成的透过膜40，但在该情况下，由于半导体装置的制造条件等，在合金层31与透过膜40之间有可能可靠性降低。因此，在实施方式2中，目的在于提供可以提高半导体装置的可靠性的SiC半导体装置。就本实施方式涉及的SiC半导体装置5而言，在SiC半导体装置的背面侧具有扩散层32，在这方面与实施方式1涉及的SiC半导体装置1不同，因此在以下只对于不同点进行说明。
首先，对实施方式2涉及的SiC半导体装置5的构成进行说明。图8为表示本发明的实施方式2涉及的SiC半导体装置5的剖面示意图。应予说明，与实施方式1同样地，以SBD为例而示出。
在图8中，在SiC半导体基板11的第二主面14侧(背面)设置有背面结构6。背面结构6由合金层31、扩散层32、透过膜40、及背面电极20构成。扩散层32优选与形成合金层31的金属(Ni、Ti、Mo、W、Ta等)和透过膜40(TiN、ZrN、HfN等)这两者具有密合力的金属膜，可以使用由Ti、Zr、Hf等的任一种构成的金属膜。例如，在合金层31由Ni与SiC的合金构成、透过膜40由TiN构成的情况下，优选使用Ti膜作为扩散层32。
接着，对实施方式2涉及的SiC半导体装置5的制造方法进行说明。图9为表示与实施方式1涉及的SiC半导体装置的制造方法中的图2(e)对应的工序的剖面示意图。应予说明，在以下只对作为与实施方式1的不同点的背面结构6的制造方法进行说明。
如在实施方式1的说明中在图2(d)的工序中说明的那样，对SiC半导体基板11的第二主面14进行机械磨削和/或研磨、使厚度变薄后，在SiC半导体基板11的第二主面14形成背面结构6。首先，在第二主面14上堆积用于与SiC形成硅化物层(合金层31)的金属层30。在本实施方式中，将Ni用于金属层30。金属层的厚度与实施方式1同样地，例如设为100nm。
然后，使扩散层32在金属层30上堆积。在本实施方式中，将Ti用于扩散层32。扩散层32的厚度优选比10nm厚，例如设为50nm。在扩散层32上使透过膜40堆积。透过膜40为金属氮化膜，在本实施方式中设为TiN膜。透过膜40的厚度与实施方式1同样地，优选500nm以下，例如设为50nm。其后，如图9中所示那样，进行经由透过膜40照射来激光50的退火处理，使金属层30的金属(Ni)与SiC半导体基板11的SiC反应而形成合金层31。然后，在透过膜40上形成背面电极20。
在以下对本发明的实施方式2中形成为上述的构成所产生的效果进行说明。图10为没有设置扩散层32地经由透过膜40进行了利用激光50的退火处理时的背面结构的剖面SEM像。图10中的合金层31为由Ni和SiC构成的硅化物层，透过膜40为TiN。由图10得知：在硅化物层(合金层31)与TiN(透过膜40)之间产生有空隙。这起因于：利用激光50的退火时Ni与SiC急速地反应、形成硅化物层，但与该硅化物化反应相比，Ni与TiN几乎不反应。即，由于金属层30(Ni)与SiC半导体基板11(SiC)的反应速度与金属层30(Ni)与透过膜40(TiN)的反应速度相比非常高、金属层30的与上层和下层各自的反应速度不同，因此在反应速度更低的合金层31与透过膜40之间产生空隙。在此，只要产生空隙的区域没有那么多，则不会成为问题，但存在因激光退火的照射时间等的制造条件、在界面产生的空隙增加、招致TiN膜的密合力的降低而由此发生剥离等的问题的担心。
因此，在本实施方式中，为了抑制上述的空隙的产生、使SiC半导体装置的可靠性提高，在合金层31与透过膜40之间设置有扩散层32。在图11中示出本实施方式涉及的SiC半导体装置5的剖面SEM像。
图11为在SiC半导体基板11的第二主面14使Ni堆积100nm、其后使Ti堆积50nm、使TiN堆积50nm后、照射激光50而制作了的样品的剖面SEM像。在图11中得知没有产生图10中所看到的空隙。改变作为扩散层32而设置了的Ti层的厚度，照射激光50、对空隙的产生进行了确认，结果，随着使扩散层21的厚度变厚，空隙产生的抑制变得显著，特别是在扩散层32的厚度比50nm厚的情况下，确认了没有产生空隙。应予说明，在图11中，没有看到作为扩散层32的Ti所产生的对比度，但在利用激光50的退火后扩散层32可残留。
就如上述那样通过设置扩散层32能够抑制空隙产生而言，是在通过激光50退火时Ni(金属层30)与SiC反应、形成硅化物层(合金层31)时，由于Ti与Ni的反应速度比TiN与Ni的反应速度高，因此使金属层30的与上层和下层各自的反应速度的差异减小，能够抑制空隙的产生。
应予说明，在本实施方式中如上述那样将Ti用于扩散层32、将TiN用于透过膜40，但也可使用其他材料。但是，对于如上述那样将Ti用于扩散层32、将TiN用于透过膜40的两者，使用同一成膜靶就可以堆积，因此不需要工序数的增加、设备增强。另外，例如，即使在透过膜40为ZrN、HfN的情况下，如果分别将Zr、Hf用于扩散层32，则也可以使用同一成膜靶来堆积扩散层32和透过膜40。
应予说明，本发明在发明的范围内可以将各实施方式自由地组合，可以对各实施方式适当地进行变形、省略。
符号的说明
1 SiC半导体装置、2 表面结构、3 背面结构、5 SiC半导体装置、6 背面结构、10SiC半导体基体、11 SiC半导体基板、12 漂移层、13 第一主面、14 第二主面、15 离子注入区域、16 肖特基区域、17 肖特基电极、18 配线电极、19 保护膜、20 背面电极、30 金属层、31 合金层、32 扩散层、40 透过膜、50 激光、100 第一膜、100A 波面、101 第二膜、101B 波面、102 反射波面 200 空隙。

Claims (16)

1.一种碳化硅半导体装置的制造方法，其特征在于，具备：
在由碳化硅构成的半导体基板上形成由第一金属构成的金属层的工序；
在所述金属层上形成将第二金属氮化了的金属氮化膜的工序；
经由所述金属氮化膜来照射激光、形成所述半导体基板的碳化硅与所述金属层的所述第一金属的合金层的工序；和
在所述金属氮化膜上形成电极的工序。
2.权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，所述金属氮化膜由氮化钛构成。
3.一种碳化硅半导体装置的制造方法，其特征在于，具备：
在由碳化硅构成的半导体基板上形成由第一金属构成的金属层的工序；
在所述金属层上形成由第二金属构成的扩散层的工序；
在所述第二金属上形成将第三金属氮化了的金属氮化膜的工序；
经由所述金属氮化膜来照射激光、形成所述半导体基板的碳化硅与所述金属层的所述第一金属的合金层的工序；和
在所述金属氮化膜上形成电极的工序。
4.权利要求3所述的碳化硅半导体装置的制造方法，其特征在于，所述金属氮化膜由氮化钛构成，所述扩散层由钛构成。
5.权利要求1-4的任一项所述的碳化硅半导体装置的制造方法，其特征在于，所述金属氮化膜的表面反射率比所述金属层的表面反射率低。
6.权利要求1-5的任一项所述的碳化硅半导体装置的制造方法，其特征在于，所述半导体基板由n型的碳化硅构成，所述第一金属为镍。
7.权利要求1-6的任一项所述的碳化硅半导体装置的制造方法，其特征在于，所述金属氮化膜的膜厚为500nm以下。
8.权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，所述金属氮化膜的膜厚为20nm以上且30nm以下。
9.一种碳化硅半导体装置，其特征在于，具备：
由碳化硅构成的半导体基板；
在所述半导体基板上设置的、由碳化硅和第一金属的合金构成的合金层；
在所述合金层上设置的、由第二金属的氮化物构成的金属氮化膜；和
在所述金属氮化膜上设置的电极。
10.权利要求9所述的碳化硅半导体装置，其特征在于，所述金属氮化膜由氮化钛构成。
11.一种碳化硅半导体装置，其特征在于，具备：
由碳化硅构成的半导体基板；
在所述半导体基板上设置的、由碳化硅和第一金属的合金构成的合金层；
在所述合金层上设置的、由第二金属的氮化物构成的金属氮化膜；
在所述合金层与所述金属氮化膜之间设置的扩散层；和
在所述金属氮化膜上设置的电极。
12.权利要求11所述的碳化硅半导体装置，其特征在于，所述金属氮化膜由氮化钛构成，所述扩散层由钛构成。
13.权利要求9-12的任一项所述的碳化硅半导体装置，其特征在于，所述金属氮化膜的表面反射率比所述金属层的表面反射率低。
14.权利要求9-13的任一项所述的碳化硅半导体装置，其特征在于，所述半导体基板由n型的碳化硅构成，所述第一金属为镍。
15.权利要求9-14的任一项所述的碳化硅半导体装置，其特征在于，所述金属氮化膜的膜厚为500nm以下。
16.权利要求15所述的碳化硅半导体装置，其特征在于，所述金属氮化膜的膜厚为20nm以上且30nm以下。
CN201480077907.6A 2014-04-09 2014-04-09 碳化硅半导体装置的制造方法及碳化硅半导体装置 Pending CN106165066A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/002053 WO2015155806A1 (ja) 2014-04-09 2014-04-09 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
CN106165066A true CN106165066A (zh) 2016-11-23

Family

ID=54287412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480077907.6A Pending CN106165066A (zh) 2014-04-09 2014-04-09 碳化硅半导体装置的制造方法及碳化硅半导体装置

Country Status (5)

Country Link
US (1) US9842738B2 (zh)
JP (1) JP6091703B2 (zh)
CN (1) CN106165066A (zh)
DE (1) DE112014006567B4 (zh)
WO (1) WO2015155806A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172508A (zh) * 2016-11-28 2018-06-15 丰田自动车株式会社 半导体装置的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028214B (zh) * 2015-12-30 2022-04-08 玛特森技术公司 用于毫秒退火系统的气体流动控制
US10797137B2 (en) 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
CN109361904A (zh) * 2018-11-21 2019-02-19 佛山市云团科技有限公司 一种监控视频切片存储方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842878A (zh) * 2007-10-24 2010-09-22 松下电器产业株式会社 半导体元件及其制造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
JP2013105881A (ja) * 2011-11-14 2013-05-30 Renesas Electronics Corp 半導体装置の製造方法
CN103700580A (zh) * 2013-12-12 2014-04-02 上海师范大学 一种用紫外脉冲激光辐照制备SiC欧姆接触的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611252B2 (ja) 1987-08-28 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5124780A (en) 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4176362B2 (ja) * 2001-03-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP5309454B2 (ja) 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4924690B2 (ja) * 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
KR101439805B1 (ko) * 2011-01-14 2014-09-11 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP2012156390A (ja) 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
EP2860760A4 (en) * 2012-06-06 2016-06-15 Rohm Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842878A (zh) * 2007-10-24 2010-09-22 松下电器产业株式会社 半导体元件及其制造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
JP2013105881A (ja) * 2011-11-14 2013-05-30 Renesas Electronics Corp 半導体装置の製造方法
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
CN103700580A (zh) * 2013-12-12 2014-04-02 上海师范大学 一种用紫外脉冲激光辐照制备SiC欧姆接触的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172508A (zh) * 2016-11-28 2018-06-15 丰田自动车株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
DE112014006567T5 (de) 2017-02-16
WO2015155806A1 (ja) 2015-10-15
US20170032968A1 (en) 2017-02-02
JP6091703B2 (ja) 2017-03-08
US9842738B2 (en) 2017-12-12
DE112014006567B4 (de) 2020-06-18
JPWO2015155806A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
TWI643354B (zh) 具有差異化p型及n型區域架構之太陽能電池射極區的製造
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
CN104247024B (zh) 碳化硅半导体器件
JP5418466B2 (ja) 半導体装置およびその製造方法
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
WO2017187760A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6164220B2 (ja) 半導体装置の製造方法
CN106024850B (zh) 半导体装置
JP5668414B2 (ja) 半導体装置の製造方法
CN106165066A (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
US20130252410A1 (en) Selective low-temperature ohmic contact formation method for group iii-nitride heterojunction structured device
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
US8680655B2 (en) Production process for a semi-conductor device and semi-conductor device
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
CN105448709A (zh) 半导体结构的形成方法、晶体管及其形成方法
JPWO2015159437A1 (ja) 半導体装置の製造方法
JP2010073857A (ja) 半導体装置の製造方法
JP2016046309A (ja) 炭化珪素半導体装置の製造方法
JP6540547B2 (ja) Ｍｐｓダイオード
JP6013817B2 (ja) ジャンクションバリアショットキーダイオードの製造方法
JP5672096B2 (ja) 半導体素子の製造方法
JP6459894B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123