JP2016046309A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2016046309A
JP2016046309A JP2014167527A JP2014167527A JP2016046309A JP 2016046309 A JP2016046309 A JP 2016046309A JP 2014167527 A JP2014167527 A JP 2014167527A JP 2014167527 A JP2014167527 A JP 2014167527A JP 2016046309 A JP2016046309 A JP 2016046309A
Authority
JP
Japan
Prior art keywords
temperature
metal layer
silicon carbide
heat treatment
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014167527A
Other languages
English (en)
Inventor
秀人 玉祖
Hideto Tamaso
秀人 玉祖
弘之 北林
Hiroyuki Kitabayashi
弘之 北林
和田 圭司
Keiji Wada
圭司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014167527A priority Critical patent/JP2016046309A/ja
Publication of JP2016046309A publication Critical patent/JP2016046309A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】レーザアニールによってオーミック電極を形成する際に、炭素の発生を抑制する。【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程(S101)と、該炭化珪素基板上に、ニッケル、チタン、タングステンおよびモリブデンからなる群より選ばれる少なくとも1種の金属元素と、シリコンとを含む金属層を形成する工程(S102)と、該金属層を第1の温度に加熱する第1の熱処理工程(S103)と、該金属層の温度が該第1の温度よりも高い第2の温度に達するレーザアニールによって、該炭化珪素基板と該金属層とをオーミック接合させる第2の熱処理工程(S104)と、を備える。【選択図】図1

Description

本発明は、炭化珪素半導体装置の製造方法に関する。
炭化珪素(SiC)半導体装置のオーミック電極として、ニッケル(Ni)とシリコン(Si)と含む電極が知られている〔たとえば、国際公開2004/070804号(特許文献1)、特開平7−99169号公報(特許文献2)を参照〕。またランプアニールに代わるオーミック化アニールとして、レーザアニールが使用され始めている〔たとえば特開2012−99598号公報(特許文献3)を参照〕。
国際公開2004/070804号 特開平7−99169号公報 特開2012−99598号公報
従来、n型の導電型を有するSiC半導体との間で、特に低い接触抵抗を実現できる電極材料としてNiが知られている。ただし、Ni単体からなるオーミック電極には次のような課題がある。すなわち熱処理によってNiとSiCとをオーミック接合させる際、下記反応式(1):
SiC+Ni→NixSiy+C ・・・(1)
に従う反応が進行して、ニッケルシリサイド(NixSiy)が生成される一方で、大量の遊離炭素(C)が発生し、半導体装置の信頼性が損なわれる場合がある。
こうした課題に対応すべく特許文献1〜特許文献3では、NiにSiを混合したオーミック電極が提案されている。これらの文献によれば、NiにSiを混合しておくことにより、アニール時に予め下記反応式(2):
Si+Ni→NixSiy ・・・(2)
に従う反応が、上記反応式(1)に従う反応に先行して生起し、未反応のNi量が減少することから、上記反応式(1)に由来する遊離炭素の発生を抑制できるとされている。
ここで上記の如き遊離炭素の抑制は、上記反応式(2)と上記反応式(1)とが段階的に進行するからこそ可能となる。従来、オーミック化アニールに用いられているランプアニール炉の昇温速度はおよそ10℃/s程度であり、NiとSiCとのオーミック化に必要な加熱は、1000℃、数分(たとえば2分)である。また上記反応式(2)の反応は300℃付近から生起し、上記反応式(1)の反応は850℃付近から生起する。したがってランプアニールによってオーミック化を行う場合には、少なくとも1分程度〔(850℃−300℃)÷(10℃/s)=55s〕は、上記反応式(2)のみが進行する時間を確保することができる。すなわちランプアニールによれば、上記反応式(2)と上記反応式(1)とを段階的に進行させることができる。
ところで特許文献3では、ランプアニールに代わるオーミック化アニールとして、レーザアニールが開示されている。レーザアニールは、アニール時間が短時間であり、かつ熱の及ぶ範囲が局所的であるという特徴を有している。したがって、たとえば裏面研削後に反りやすくなったウエハにおいてオーミック化アニールを行う場合、あるいはウエハの一方の面(おもて面)にアルミニウム(Al)等の比較的熱に弱い素材を含む電極が形成された後に、もう一方の面(裏面)においてオーミック化アニールを行う場合に、特に有用である。
また特許文献3によれば、オーミック化アニールをレーザアニールとすることにより、ランプアニールに比してアニール時間を短くできることから、上記反応式(1)によって発生した炭素がオーミック電極中に拡散することを抑制できるとされている。
しかしながら、レーザアニールによるオーミック化アニールには次の点で改善の余地が残されている。すなわちレーザアニールの加熱時間は、およそ40ns〜10ms程度と非常に短く、一瞬で反応場が1000℃に達することから、前述のようにNiにSiを混合したとしても、上記反応式(1)と上記反応式(2)とが同時に生起することとなり、それにより遊離炭素の発生を抑制することが困難となる。さらに発生した遊離炭素が拡散せずにSiCとオーミック電極との界面に留まることから、所望の接触抵抗が得られないこともある。
それゆえ、レーザアニールによってオーミック電極を形成する際に、炭素の発生を抑制することを目的とする。
本発明の一態様に係る炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、該炭化珪素基板上に、ニッケル、チタン、タングステンおよびモリブデンからなる群より選ばれる少なくとも1種の金属元素と、シリコンとを含む金属層を形成する工程と、該金属層を第1の温度に加熱する第1の熱処理工程と、該金属層の温度が該第1の温度よりも高い第2の温度に達するレーザアニールによって、該炭化珪素基板と該金属層とをオーミック接合させる第2の熱処理工程と、を備える。
上記によれば、レーザアニールによってオーミック電極を形成する際に、炭素の発生を抑制することができる。
本発明の一態様に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 本発明の一態様に係る準備工程を図解する模式的な部分断面図である。 本発明の一態様に係る金属層形成工程を図解する模式的な部分断面図である。 本発明の一態様に係る第2の熱処理工程を図解する模式的な部分断面図である。 本発明の一態様に係る炭化珪素半導体装置の構成の一例を示す模式的な部分断面図である。 金属層と炭化珪素層との接合界面の一例を示す断面SEM像である。 図6の接合界面を拡大したHAADF像である。 図7において炭素の元素マッピングを行った結果を示す図である。 図7においてニッケルの元素マッピングを行った結果を示す図である。 本発明の一態様に係る金属層と炭化珪素層との接合界面の一例を示す断面SEM像である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
本発明の一態様に係る炭化珪素半導体装置の製造方法は、
〔1〕炭化珪素基板100を準備する工程(S101)と、炭化珪素基板100上に、ニッケル(Ni)、チタン(Ti)、タングステン(W)およびモリブデン(Mo)からなる群より選ばれる少なくとも1種の金属元素と、シリコン(Si)とを含む金属層110を形成する工程(S102)と、金属層110を第1の温度に加熱する第1の熱処理工程(S103)と、金属層110の温度が第1の温度よりも高い第2の温度に達するレーザアニールによって、炭化珪素基板100と金属層110とをオーミック接合させる第2の熱処理工程(S104)と、を備える。
上記の製造方法では、レーザアニールによるオーミック化を行う前に、オーミック化に必要な温度(第2の温度)よりも低い温度(第1の温度)で、金属層110を予熱する。これにより金属元素とSiとの反応のみが進行し〔たとえば上記反応式(2)〕、未反応の金属元素の量が減少する。したがってレーザアニールによってオーミック接合を行う際に、金属元素とSiCとの反応〔たとえば上記反応式(1)〕による遊離炭素の発生を抑えることができる。すなわちレーザアニールによるオーミック化を行いつつ、炭素の発生を抑制することができる。
〔2〕第1の温度は、金属元素とシリコンとが反応する温度以上であり、かつ該金属元素と炭化珪素(SiC)とが反応する温度未満であることが好ましい。
このように第1の温度および第2の温度の範囲を規制することにより、遊離炭素の発生抑制をいっそう確実なものとすることができる。
〔3〕第1の熱処理工程(S103)において、金属層110はレーザアニールによって第1の温度に加熱されることが好ましい。
第1の熱処理工程(S103)および第2の熱処理工程(S104)がともにレーザアニールによって実行されることにより、プロセスが簡略化されるからである。
〔4〕第1の温度は、300℃以上800℃以下であることが好ましい。このように第1の温度を規制することにより、金属元素とSiとの反応を確実に生起させ、金属元素とSiCとの反応による遊離炭素の発生を抑制することができる。
〔5〕金属元素はニッケルであり、第1の温度は300℃以上450℃以下であることが好ましい。
金属元素がNiであり、かつ第1の温度が300℃以上450℃以下の温度であれば、上記反応式(2)に従う反応を確実に生起させることができる。また第1の温度が450℃以下であることにより、たとえば炭化珪素基板100において、金属層110が形成された主面(第2の主面P2)の反対側に位置する主面(第1の主面P1)に、比較的熱に弱い素材(たとえばAl)の電極等が別途形成されていたとしても、こうした電極等へのダメージが軽減される。
[本発明の実施形態の詳細]
以下、本発明の一実施形態(以下「本実施形態」とも記す。)について詳細に説明するが、本実施形態はこれらに限定されるものではない。
図1は本実施形態の製造方法の概略を示すフローチャートである。図1を参照して当該製造方法は、準備工程(S101)と、金属層形成工程(S102)と、第1の熱処理工程(S103)と、第2の熱処理工程(S104)と、を備える。以下、縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を例にとって本実施形態を説明する。
〔炭化珪素半導体装置〕
先ず本実施形態によって製造される炭化珪素(SiC)半導体装置について説明する。図5は、SiC半導体装置101の構成の一例を示す模式的な断面図である。SiC半導体装置101はプレーナ構造を有する縦型MOSFETである。SiC半導体装置101は、第1の主面P1と第1の主面P1の反対側に位置する第2の主面P2とを有するSiC基板100を備えている。SiC基板100は、SiC層11とエピタキシャル層12とを含む。SiC層11およびエピタキシャル層12は、たとえばn型の導電型を有する。
エピタキシャル層12は、SiC層11上にエピタキシャル成長させられた半導体層であり、各種不純物領域(ボディ領域13、n+領域14、コンタクト領域18)を有している。エピタキシャル層12上には、ゲート絶縁膜15、ゲート電極17、ソース電極16および表面側パッド電極19が形成されている。表面側パッド電極19は、たとえばAlから構成される。
第2の主面P2(裏面)には、第2の主面P2とオーミック接合させられた金属層110(オーミック電極)が形成されている。SiC半導体装置101において金属層110は、ドレイン電極として機能している。以下、金属層110の形成方法を中心に本実施形態を説明する。
〔準備工程(S101)〕
図2は、準備工程(S101)を図解する模式的な部分断面図である。準備工程(S101)では、SiC基板100が準備される。前述したようにSiC基板100は、第2の主面P2を含んでいる。ここで第2の主面P2は、後に金属層110が形成されるべき主面である。この工程では、第1の主面P1側において前述した各種不純物領域、電極等の形成が行われてもよい。
この工程では、SiC基板100を第2の主面P2側から研削して、その厚さを薄くしてもよい。すなわちこの工程では、いわゆる裏面研削を行ってもよい。SiC基板100を研削して薄くすることにより、基板の厚さに由来する抵抗成分を削減することができるからである。研削には、一般的な研削装置(グラインダ)を使用すればよい。
ここで第2の主面P2をグラインダ等で機械的に研削すると、第2の主面P2から一定の深さに亘って結晶構造が変質したダメージ層(「加工変質層」ともいう。)が生成される。このダメージ層はSiC(母材)と物性が異なり、母材よりも金属層110とオーミック接合し難い層である。そのため、こうしたダメージ層はエッチングによって除去することが望ましい。ダメージ層は、たとえば反応性イオンエッチング(RIE:Reactive Ion Etching)等のドライエッチングによって除去され得る。
〔金属層形成工程(S102)〕
図3は、金属層形成工程(S102)を図解する模式的な部分断面図である。金属層形成工程(S102)では、オーミック電極となるべき金属層110が形成される。金属層110は、たとえばスパッタリング法あるいは真空蒸着法等により、第2の主面P2上に形成される。金属層110の厚さは、たとえば50〜150nm程度である。
金属層110は、Ni、Ti、WおよびMoからなる群より選ばれる少なくとも1種の金属元素と、Siとを含む。金属層110はこれらの元素を含む限り、その他の元素を含んでいても差し支えない。たとえば金属層110は、その形成時に不可避的に混入する不純物を含んでいても構わない。
〔第1の熱処理工程(S103)〕
第1の熱処理工程(S103)では、金属層110が第1の温度に加熱される。このとき加熱雰囲気は、不活性ガス(たとえばアルゴン)雰囲気が望ましい。加熱手段には、たとえばランプアニール、レーザアニール等を用いることができる。ここで後述する第2の熱処理工程(S104)と合わせて、レーザアニールを用いるとプロセスを簡略化できるとともに、処理時間を短縮することができる。
第1の温度は、オーミック化アニールの際の温度(後述する第2の温度)よりも低く設定される。また第1の温度は、金属元素(Ni、Ti、WおよびMo)とSiCとの反応が開始される温度未満(概ね850℃未満)であることが好ましい。遊離炭素の発生を抑えつつ、金属元素とSiとの反応を進行させるためである。第1の温度は、好ましくは800℃以下である。
本実施形態において金属層110に含まれる金属元素(Ni、Ti、WおよびMo)は、概ね300℃以上の温度でSiと反応して金属間化合物(シリサイド)を形成することができる。よって第1の温度は、好ましくは300℃以上に設定される。さらに第1の温度は、より好ましくは各金属元素とSiとの反応温度に合わせて設定される。たとえばNiおよびTiと、Siとの反応温度(シリサイド化温度)は次のとおりである
Ni+Si→NixSiy:350℃以上
Ti+Si→TixSiy:400℃以上
ここで上記各反応式において、たとえば「NixSiy」等の組成式には、従来公知のあらゆる原子比の組成が含まれるものとする。すなわち、たとえば「NixSiy」には、「NiSi」、「Ni2Si」および「NiSi2」等が含まれるものとする。こうしたシリサイドが形成されることにより、オーミック化アニールの際に、SiCと反応し得る金属元素の量が減少し、遊離炭素の発生を抑制することができる。
さらに第1の主面P1側に形成された素子構造、特に表面側パッド電極19(たとえばAl電極)の耐熱性を考慮すると、第1の温度は450℃以下が望ましい。よって上記のシリサイド化温度を考慮すると、本実施形態の金属元素としては、Niが好ましいといえる。またNi、Ti、WおよびMoの中で、Niは単体で炭素化合物を形成しないことから、金属層110がNiを含む場合、遊離炭素の発生量が多くなりやすい。よって本実施形態は、金属層110がNiを含む場合に特に有効であるといえる。
金属層110がNiとSiとを含む場合、Niの原子数は、NiおよびSiの原子数の総数のうち70%以上を占めることが好ましい。こうした組成の金属層110では、特に低い電気抵抗が実現できるからである。またこのときNiの原子数が占める割合は90%以下が望ましい。レーザアニール時に遊離炭素の拡散を抑制するためである。こうした原子数濃度は、たとえば、エネルギー分散型X線分析法(EDX:Energy Dispersive X−ray spectrometry)、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)等によって測定することができる。
ここでランプアニール炉によって、金属層110の温度を300℃以上800℃以下(より好ましくは300℃以上450℃以下)に加熱する場合、熱処理時間は、たとえば30秒以上2分以下程度が好ましい。
またレーザアニールによって、金属層110の温度を300℃以上800℃以下(より好ましくは300℃以上450℃以下)に加熱する場合、レーザ照射強度は、たとえば0.2J/cm2以上0.5J/cm2未満程度が好ましい。ここで本明細書における「レーザ照射強度」とは、レーザ出力がピーク値の1/e倍(「e」はネイピア数を示す。)の値となるまでの範囲をレーザの照射範囲と定義し、その照射範囲の中にレーザのエネルギーが100%含まれるものと仮定した際のエネルギー密度を示すものとする。
〔第2の熱処理工程(S104)〕
図4は、第2の熱処理工程(S104)を図解する模式的な部分断面図である。第2の熱処理工程(S104)では、金属層110に所定の照射強度を有するレーザLが照射され、金属層110の温度が第1の温度よりも高い第2の温度に達して、SiC基板100と金属層110とがオーミック接合させられる。
本実施形態では、第1の熱処理工程(S103)において金属元素とSiとの反応が進行していることから、第2の熱処理工程(S104)においてSiCと反応し得る金属元素の量が減少している。したがってレーザアニールによるオーミック化を行っても、遊離炭素の発生が抑えられる。
第2の温度は、たとえば800℃超1200℃以下程度である。このときレーザ照射強度は、好ましくは0.5J/cm2以上2.4J/cm2以下であり、より好ましくは1.0J/cm2以上2.4J/cm2以下であり、特に好ましくは1.5J/cm2以上2.4J/cm2以下である。これにより金属層110とSiC基板100とを確実にオーミック接合させつつ、レーザによる各部へのダメージを軽減することができる。
ここでレーザの波長は、SiCのバンドギャップに対応する波長(たとえば386nm以下)とすることが望ましい。これによりSiC基板100の表面においてレーザが吸収されやすくなり、エネルギー効率が向上するからである。こうした波長を有するレーザとしては、たとえばYAGレーザあるいはYVO4レーザの第3高調波である波長355nmのレーザを用いることができる。またレーザのパルス幅は、たとえば10ns以上10μs以下であり、好ましくは50ns以上1μs以下である。これにより実用的なパルス幅を用いつつ、短い時間でアニールを実施することができるからである。
以上のように、準備工程(S101)〜第2の熱処理工程(S104)を順次実行することにより、炭素の発生を抑制しつつ、レーザアニールによってオーミック電極を形成することができる。
以下、実施例を用いて本実施形態をより詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔比較例〕
n型の導電型を有し、さらに第1の主面P1と、第1の主面P1の反対側に位置する第2の主面P2とを有するSiC基板100を準備した。第1の主面P1側に素子構造を形成した後、スパッタリング法によって、NiとSiとを含む金属層110を第2の主面P2上に形成した。このとき金属層110の厚さは100nmとし、NiとSiとの原子比はNi:Si=70:30となるように調整した。
次にレーザアニールによって金属層110とSiC基板100とをオーミック接合させた。このときのレーザ照射強度は2.0J/cm2であり、金属層110は1000℃程度まで加熱されていた。こうして比較例に係るMOSFETを得た。
図6は、比較例に係るMOSFETの金属層110とSiC基板100との接合界面を示す断面SEM(Scanning Electron Microscope)像である。図6より、比較例に係るMOSFETでは、金属層110とSiC基板100との接合界面IFに、金属層110ともSiC基板100とも素材の異なる黒い部分が存在していることが分かる。
図7は、図6における接合界面IFを拡大したHAADF(High−Angle Annular Dark Field)像である。また図8は同視野においてEDXよる炭素(C)の元素マッピングを行った結果であり、図9は同視野においてニッケル(Ni)の元素マッピングを行った結果である。図7〜図9より、前述した図6における黒い部分は、炭素が集まった部分であることが分かる。これは、レーザアニールの際に金属元素(Ni)とSiCとの反応により生じた遊離炭素であると考えられる。またレーザによる加熱時間が短時間であったことから、金属層110内に拡散せずに、接合界面IFに留まったものと考えられる。このように比較例に係るMOSFETでは、接合界面IFでの炭素の存在により、金属層110とSiC基板100とのオーミック接合が妨げられている。
〔実施例〕
上記の比較例と同様にして、SiC基板100の第2の主面P2上に金属層110を形成した後、レーザ照射強度を0.3J/cm2とするレーザアニールによって金属層110の予熱を行った〔第1の熱処理工程(S103)〕。このとき金属層110は350℃程度まで加熱されていた。
次いでレーザ照射強度を2.0J/cm2とするレーザアニールによって金属層110とSiC基板100とをオーミック接合させた〔第2の熱処理工程(S104)〕。このとき金属層110は1000℃程度まで加熱されていた。こうして実施例に係るMOSFETを得た。
図10は、実施例に係るMOSFETの金属層110とSiC基板100との接合界面を示す断面SEM像である。図10より、実施例に係るMOSFETでは、金属層110とSiC基板100との接合界面IFに、炭素が存在していないことが分かる。したがって実施例に係るMOSFETでは、炭素によってオーミック接合が妨げられることがなく、比較例に係るMOSFETよりも良好なオーミック接合が形成されているといえる。
こうした結果が得られた理由は、第1の熱処理工程(予熱)においてNiとSiとのシリサイド化反応が進行してNiの量が減少したことにより、第2の熱処理工程(オーミック化アニール)の際にSiCとNiとの反応が抑制されたからであると考えられる。
以上より、炭化珪素基板100を準備する工程(S101)と、炭化珪素基板100上に、ニッケル、チタン、タングステンおよびモリブデンからなる群より選ばれる少なくとも1種の金属元素と、シリコンとを含む金属層110を形成する工程(S102)と、金属層110を第1の温度に加熱する第1の熱処理工程(S103)と、金属層110の温度が第1の温度よりも高い第2の温度に達するレーザアニールによって、炭化珪素基板100と金属層110とをオーミック接合させる第2の熱処理工程(S104)と、を備える、炭化珪素半導体装置の製造方法によれば、炭素の発生を抑制できることが実証できたといえる。
今回MOSFETを例示しながら本実施形態を説明したが、本実施形態はこれに限定されず、たとえばIGBT(Insulated Gate Bipolar Transistor)、SBD(Schottky Barrier Diode)等の炭化珪素半導体装置に広く適用され得る。また炭化珪素半導体装置はプレーナ構造のみならず、トレンチ構造を有するものであっても構わない。
また今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
11 炭化珪素層(SiC層)
12 エピタキシャル層
13 ボディ領域
14 n+領域
15 ゲート絶縁膜
16 ソース電極
17 ゲート電極
18 コンタクト領域
19 表面側パッド電極
100 炭化珪素基板(SiC基板)
101 炭化珪素半導体装置(SiC半導体装置)
110 金属層
IF 接合界面
L レーザ
P1 第1の主面
P2 第2の主面

Claims (5)

  1. 炭化珪素基板を準備する工程と、
    前記炭化珪素基板上に、ニッケル、チタン、タングステンおよびモリブデンからなる群より選ばれる少なくとも1種の金属元素と、シリコンとを含む金属層を形成する工程と、
    前記金属層を第1の温度に加熱する第1の熱処理工程と、
    前記金属層の温度が前記第1の温度よりも高い第2の温度に達するレーザアニールによって、前記炭化珪素基板と前記金属層とをオーミック接合させる第2の熱処理工程と、を備える、炭化珪素半導体装置の製造方法。
  2. 前記第1の温度は、前記金属元素とシリコンとが反応する温度以上であり、かつ前記金属元素と炭化珪素とが反応する温度未満である、請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記第1の熱処理工程において、前記金属層はレーザアニールによって前記第1の温度に加熱される、請求項1または請求項2に記載の炭化珪素半導体装置の製造方法。
  4. 前記第1の温度は、300℃以上800℃以下である、請求項1〜請求項3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  5. 前記金属元素は、ニッケルであり、
    前記第1の温度は、300℃以上450℃以下である、請求項1〜請求項4のいずれか1項に記載の炭化珪素半導体装置の製造方法。
JP2014167527A 2014-08-20 2014-08-20 炭化珪素半導体装置の製造方法 Pending JP2016046309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014167527A JP2016046309A (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014167527A JP2016046309A (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016046309A true JP2016046309A (ja) 2016-04-04

Family

ID=55636630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014167527A Pending JP2016046309A (ja) 2014-08-20 2014-08-20 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016046309A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019103893A1 (en) * 2017-11-21 2019-05-31 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
US10685762B2 (en) 2017-06-13 2020-06-16 Korea Institute Of Science And Technology Paste for ohmic contact to P-type semiconductor and method for forming ohmic contact to P-type semiconductor using the same
CN111357084A (zh) * 2017-11-07 2020-06-30 西尔特克特拉有限责任公司 用于使设有构件的固体层变薄的方法
WO2024116269A1 (ja) * 2022-11-29 2024-06-06 Jswアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及び半導体デバイスの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
JP2003197526A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2007214269A (ja) * 2006-02-08 2007-08-23 Sony Corp 金属シリサイド形成方法および半導体装置の製造方法
JP2008506258A (ja) * 2004-07-06 2008-02-28 クリー インコーポレイテッド Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト
JP2012099598A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013058587A (ja) * 2011-09-08 2013-03-28 Seiko Epson Corp 半導体素子の製造方法
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014116365A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2014120758A (ja) * 2012-12-18 2014-06-30 General Electric Co <Ge> 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法
JP2014139972A (ja) * 2013-01-21 2014-07-31 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
JP2003197526A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2008506258A (ja) * 2004-07-06 2008-02-28 クリー インコーポレイテッド Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト
JP2007214269A (ja) * 2006-02-08 2007-08-23 Sony Corp 金属シリサイド形成方法および半導体装置の製造方法
JP2012099598A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013058587A (ja) * 2011-09-08 2013-03-28 Seiko Epson Corp 半導体素子の製造方法
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014116365A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2014120758A (ja) * 2012-12-18 2014-06-30 General Electric Co <Ge> 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法
JP2014139972A (ja) * 2013-01-21 2014-07-31 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685762B2 (en) 2017-06-13 2020-06-16 Korea Institute Of Science And Technology Paste for ohmic contact to P-type semiconductor and method for forming ohmic contact to P-type semiconductor using the same
CN111357084A (zh) * 2017-11-07 2020-06-30 西尔特克特拉有限责任公司 用于使设有构件的固体层变薄的方法
JP2021501999A (ja) * 2017-11-07 2021-01-21 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング コンポーネントが設けられた固形物層をシンニングする方法
JP7200242B2 (ja) 2017-11-07 2023-01-06 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング コンポーネントが設けられた固形物層をシンニングする方法
US11664277B2 (en) 2017-11-07 2023-05-30 Siltectra Gmbh Method for thinning solid-body layers provided with components
WO2019103893A1 (en) * 2017-11-21 2019-05-31 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
US10665680B2 (en) 2017-11-21 2020-05-26 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
CN111373508A (zh) * 2017-11-21 2020-07-03 美高森美公司 用于经减薄的碳化硅器件中欧姆触点的方法和组件
CN111373508B (zh) * 2017-11-21 2021-12-21 美高森美公司 用于经减薄的碳化硅器件中欧姆触点的方法和组件
WO2024116269A1 (ja) * 2022-11-29 2024-06-06 Jswアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及び半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP6323252B2 (ja) 炭化珪素半導体装置の製造方法
WO2017187760A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
US10249718B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
JP2016046309A (ja) 炭化珪素半導体装置の製造方法
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
JP2014063948A (ja) 炭化珪素半導体装置の製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP7314758B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP6034694B2 (ja) 半導体装置の製造方法及び半導体装置
JP6336554B2 (ja) 半導体本体上の接触層形成
JP2004335815A (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP4000927B2 (ja) 半導体装置およびその製造方法
JP5931461B2 (ja) 半導体装置の製造方法及び半導体装置
JP2018082017A (ja) 炭化珪素半導体装置の製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2023040706A (ja) 炭化珪素半導体装置の製造方法
JP6724444B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP7135839B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6309211B2 (ja) 炭化ケイ素半導体装置
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180905