JP2008506258A - Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト - Google Patents

Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト Download PDF

Info

Publication number
JP2008506258A
JP2008506258A JP2007520398A JP2007520398A JP2008506258A JP 2008506258 A JP2008506258 A JP 2008506258A JP 2007520398 A JP2007520398 A JP 2007520398A JP 2007520398 A JP2007520398 A JP 2007520398A JP 2008506258 A JP2008506258 A JP 2008506258A
Authority
JP
Japan
Prior art keywords
silicon
nickel
silicon carbide
layer
deposit film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007520398A
Other languages
English (en)
Other versions
JP5437576B2 (ja
JP2008506258A5 (ja
Inventor
ワード,アラン,ザ・サード
ヘニング,ジェイソン・パトリック
ハグレイトナー,ヘルムート
ウィーバー,キース・デニス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008506258A publication Critical patent/JP2008506258A/ja
Publication of JP2008506258A5 publication Critical patent/JP2008506258A5/ja
Application granted granted Critical
Publication of JP5437576B2 publication Critical patent/JP5437576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本方法は、炭化珪素面上に、ニッケル及びシリコンのデポジット膜を、これらいずれかの元素が炭化珪素と反応する温度未満において、デポジット膜におけるシリコンの原子分率がニッケルの原子分率よりも大きくなるようなそれぞれの割合で形成するステップと、ニッケル及びシリコンのデポジット膜を、シリコンの原子分率がニッケルの原子分率よりも大きいニッケル−シリコン化合物が形成する温度であるが、いずれかの元素が炭化珪素と反応する温度未満で加熱するステップとを含む。本方法は更に、ニッケル−シリコン化合物を、デポジット膜の加熱温度よりも高い温度まで、自由炭素が存在しない状態図の領域において、アニールするステップを含むことができる。

Description

本発明は、炭化珪素(SiC)内に形成される半導体デバイスに関し、特に、炭化珪素に対する改良オーミック・コンタクト及び改良オーミック・コンタクトの形成方法に関する。
シリコン及びその他のより一般的な半導体材料と比較して、炭化珪素からなる基板には、半導体の目的には様々な利点がある。これらは、広いバンド・ギャップ、高い飽和ドリフト速度、高い熱電導率、及び高い破壊電圧を含む。また、炭化珪素は「放射線に強く」、物理的にも極めて強く、極めて高温でも安定のままである。これらの特性により、炭化珪素は電力用半導体デバイスに特に適している。
広く認められているように、オーク・コンタクトは、殆ど全ての半導体デバイスにおける基礎的な設計要素である。オーミック・コンタクトの目的は、バイアス(電圧)がコンタクトに印加されたときに、妨害されずに電流を半導体材料に供給することである。オーク・コンタクトは、その意図する使用において、線形及び対称的電流電圧関係を有する(そして、接触抵抗によって表すことができる)界面である。ここでは、オーミック・コンタクトという用語を、その従来から理解されている意味で用いることとする。
従来のSiCに対するオーミック・コンタクトは、通常、金属珪化物の複合体で形成されており、ニッケル−珪化物が一般的で、しかもこれは望ましい選択肢である。一般的に言えば、シリコンと強く反応する金属で形成されたオーミック・コンタクトは、炭化珪素に対して良好なオーミック・コンタクトを形成することが観察されている。これらの金属は、Ni、Co、W、Ta、Ti、Cr、Mo、及びZrを含む。しかしながら、珪化物は界面において「複雑なメタルルジ」(metallurgy)を生成することが多い(米国特許第5,442,200号、第3欄、64〜65行)。この’200特許は、犠牲シリコン層を、炭化珪素の表面とコンタクト金属との間における化学量論的限定要素(stoichiometric limiting element)として使用し、次いで比較的高い温度(900〜1050℃)でアニールして、オーミック特質を生成する。
他の研究者も化学量論NiSiを試しているが、成功したのは6H SiCのみであり、4H SiCでは成功していない(Deeb et al., A Low Temperature Route To Thermodynamically Stable Ohmic Contacts To n-type 6H-SiC(n型6H−SiCに対する熱力学的に安定したオーミック・コンタクトへの低温方法)、 Appl. Phys. Lett., Vol. 84, No. 7 (2004)、pages 1117-19)。更に別の者が、化学量論NiSiに挑み、次いで高温でアニールした(Nakamura et al., NiSi2 Ohmic Contact to n-type 4H-SiC(n型4H−SiCに対するNiSiオーミック・コンタクト)、 Materials Science Forum, Vols. 389-393 (2002), pages 889-92))。
更に、現在のニッケル珪化物は、800℃よりも高い温度で処理(「アニール」)しないと、オーム的特質を発揮しないことが多い。これらのアニール温度は、一般に、コンタクト内部、コンタクト内部及びそれに隣接する炭素領域に空隙空間を生じ、望ましくないニッケル及びシリコンの結合を生じ、金属−SiC界面を広げ、界面の形態及び構造を粗雑にする。
一方、これらの問題は、上面粗さ、コンタクト内及び周囲の拡散経路、ならびに炭化珪素からのコンタクトの潜在的な剥離を生じさせてしまう。これらの項目は、後にデポジットする層の形状を合わせる際には常に問題を生じ、更にデバイスとその環境周囲との間に望ましくない化学反応、通例、雰囲気(酸素)又は水分との反応を一層生じ易くさせる場合も多い。勿論、これらの潜在的な問題は、炭化珪素を第1に魅力的な候補材料とする、高温や環境的に厳しい状況によって悪化する可能性がある。
実際、ある研究者が指摘するところによると、極限に近い動作条件の下でSiC系デバイスを使用又は検査すると、それらのオーミック・コンタクトの劣化(SiCの劣化ではない)が制限要因となる。コンタクトの劣化やワイヤ・ボンドの破損がその例である。Cole, et al, Enhanced Performance And Reliability Of Sic High Power Switch Components: An Enabling Technology For Electric Weapons And Propulsion Systems(Sic高電力スイッチ・コンポーネントの性能及び信頼性向上:電気兵器及び推進システムを可能にする技術)、 23d Army Science Conference, December 2 - 5, 2002。ここで述べる場合、SiC系デバイスでは、オーミック・コンタクトは、「熱的に安定であり、組成的に不活性であり、力学的にロバストで低抵抗(を呈する)」でなければならない。
一態様において、本発明は、炭化珪素に対してオーミック・コンタクトを生成する方法であって、炭化珪素面上に、ニッケル及びシリコンのデポジット膜を、いずれかの元素が炭化珪素と反応する温度未満において、前記デポジット膜におけるシリコンの原子分率がニッケルの原子分率よりも大きくなるようなそれぞれの割合で形成するステップと、前記ニッケル及びシリコンのデポジット膜を、シリコンの原子分率がニッケルの原子分率よりも大きいニッケル−シリコン化合物が形成する温度であるが、いずれかの元素が炭化珪素と反応する温度未満で加熱するステップとを備えている。追加の利点として、得られるコンタクトのオーム的特性は、高温アニール工程を実行することによって、高めることができる。
別の態様では、本発明は、炭化珪素面上にニッケルの層とシリコンの層とを備えているシリコン及びニッケルのデポジット層であって、前記シリコン膜の厚さの前記ニッケル膜の厚さに対する比率が、約1.81〜3.65の間である。
更に別の態様では、本発明は、炭化珪素の層と、前記炭化珪素層上にあり、オーム的特質を呈するコンタクトであって、化学式Ni1−xSiを有する組成で形成され、0.5<x<0.67である、コンタクトとを備えている、半導体構造である。
更に別の態様では、本発明は、前述のオーミック・コンタクト構造と、当該オーミック・コンタクト上のメタライゼーション層とを組み込んだ半導体デバイスである。
本発明の前述の及びその他の目的及び利点、ならびにこれらを達成する方法は、添付図面と関連付けた以下の詳細な説明から一層明確となるであろう。
本発明は、従来技術を検討しこれを改良している、炭化珪素にオーミック・コンタクトを生成する方法である。この方法は、いずれの元素(ニッケル又はシリコン)も炭化珪素と反応する温度において、ニッケル及びシリコンの膜を炭化珪素上にデポジット(堆積)することを含み、ニッケル及びシリコンそれぞれの割合が、デポジットした膜におけるシリコンの原子分率がニッケルの原子分率よりも大きくなるようにする。このような組成を「シリコン・リッチ(シリコン高濃度)」であると呼ぶことができる。次いで、本方法は、シリコンの原子分率がニッケルの原子分率よりも大きくなるようにニッケル−シリコン(ニッケル珪化物)化合物が形成する温度であるが、いずれの元素も炭化珪素と反応する温度未満で、デポジットしたニッケル及びシリコンの膜を加熱する。
追加の利点として、得られたコンタクトのオーミック特性は、第2の、更に高い温度のアニール工程を実行することによって高めることができる。これについては後に更に詳しく説明する。
図1及び図2は、本発明によるオーミック・コンタクトのSTEM写真である。コンタクトは、図1及び図2では、垂直に配向されている。左から右に向かって、最初の暗い領域は空間であり、明るい「層」は、ニッケル−珪化物の層であり(サンプルは多少、目視者に向かって傾いている)、次の層は、ニッケル珪化物のバルクであり(この層の中には、NiSiの集塊を表す小さな球がある)、次いで、ニッケル−珪化物とSiC面との間に非常に薄く殆ど黒い界面があり、右側に残っている大きな領域はSiC基板である。
ここでは、「ニッケル珪化物」という用語を広い意味で用い、ニッケル及びシリコンで形成されるあらゆる化合物又は組成を識別することとし、NiSi又はNiSiの化学量論的結合には限定されない。
本発明は、ニッケル、シリコン、及びニッケル−シリコン化合物の特性のいくつかを利用する。これを、図3に含まれる状態図で示す。図3を検討する際に、700℃未満の状態図は、殆どの部分で700℃の場合と同一であることがわかる。別の言い方をすれば、ニッケル−シリコン系の相は0〜700℃の間では同一であるので、700℃未満におけるニッケル−シリコン系の組成及び相(phase)は、図3における700℃線を参照することによって理解することができる。
したがって、図3が示すように、シリコン(原子量=28.1)の原子百分率は、重量百分率が約32%よりも大きいときには、50%よりも大きくなる(ニッケルの原子量は58.7である)。同様に、約67%のシリコンの原子百分率において開始して(ニッケル原子1つ当たり2つのシリコン原子として理解することが適当である)、これらの元素は化合物NiSiを形成する。この化合物は、シリコン・リッチであるが、炭化珪素の4H又は6Hプロトタイプに対して必ずしも低抵抗のオーミック・コンタクトを形成するのではない。
同様に、50重量百分率シリコン未満のニッケル及びシリコンの組成では、オーミック・コンタクトを形成するが、背景技術において明記した問題を生ずる。
したがって、好適な実施形態では、本発明は、50原子%よりも大きく約67原子%よりも小さいシリコンの原子分率でニッケル・シリコン化合物を形成し、次いで低温加熱工程においてデポジットした膜を加熱して、シリコンの原子分率が50原子%よりも大きく、約67原子%よりも小さいニッケル・シリコン化合物を形成する。
低温工程に好ましい加熱温度は、約200〜500℃の間である。約500℃よりも高い温度では、ニッケル又はシリコン、あるいは双方が炭化珪素と反応し始める。同様に、加熱温度には理論的な下限はないが、約200℃未満では反応が進むのが非常に遅くなり、したがって、これが有用な生産の目的では実用上の下限を形成する。
好適な実施形態では、本発明は更に、デポジットした膜の加熱温度よりも高い温度で、そして自由炭素が存在しない状態図の領域以内において、ニッケル−シリコン堆積物をアニールする工程を備えている。一般に、温度が高い程、生成されるコンタクトの抵抗は低い。したがって、好適な実施形態では、アニール温度は、できるだけ高くするが、通例、約850℃である。何故なら、約875℃において潜在的に以前では観察されなかった望ましくない相変化が生じるからであり、更に利用可能な資源が、これらの温度では、温度制御又は測定の小さな刻み幅を設けていないからである。
ここに記載する2つの工程間で区別するために、デポジット膜を形成する工程を「加熱」工程と呼び、低温熱処理を表すこととする。化合物をアニールする工程を「アニール」工程と呼び、高温プロセスを表すこととする。これらの工程間の差は、文脈からも明白であろう。
シリコン・リッチの堆積物を組み込む目的は、更に図4によって示されている。図4は、850℃におけるシリコン−ニッケル−炭素系についての三元状態図である。
三元状態図に精通した者であればわかるように、符号を付した各頂点は、当該元素の100%組成を表す。三角形と交差して通過する線を「タイ・ライン」(tie line)と呼び、これらは、タイ・ラインの終点において示される化合物を有する2つの相が共存する割合を定義する。他の組成や化合物は、これらのタイ・ラインに沿って現れることはない。別の検討では、図全体におけるタイ・ラインは、個々の三元図も定義する。つまり、シリコン、NiSi、及びSiCによって定義される左下の三角形は、これら3つの組成の1つ以上が存在する可能性があるが、自由ニッケルも自由炭素も存在する可能性がない領域を定義する。これは、NiSi、NiSi、及びSiCによって定義される三角形でも言えることである。
図4のシリコン・リッチ区域において自由炭素がないことは、本発明に特有の利点を代表する。具体的には、Ni−Si−C系における状況の全てにおいて(この場合も、850℃)シリコンの原子百分率がニッケルよりも高い場合、自由炭素が存在しないことがわかる。したがって、本発明の方法における第1工程は、シリコン・リッチの組成を形成することであり、このようなシリコン・リッチの組成を850℃でアニールすることにより、炭素の存在を排除する。炭素を排除することによって、本発明は、炭化珪素上における、金属−珪化物コンタクトに伴う多数の炭素に基づく、又は炭素に関係する、遥かに以前からの問題(例えば、空隙形成)を解消する。
本発明の方法は、有用な多数の組み合わせ(permutations)に適用可能である。本方法は、炭化珪素にドーピングして、抵抗を低下させるのに役立つ程十分な量だけp型又はn型にする工程を含むことができる。ニッケル及びシリコンをデポジットする工程の前に、ドーピング濃度が高い程、コンタクトの抵抗を低下させるので好ましく、立方センチメートル(cm)当たり約1019の濃度が現在では好適であり、その後、炭化珪素面上においてニッケル及びシリコンをデポジットする。
ニッケル及びシリコンを追加してデポジット膜を形成する工程は、数種類の方法で実行することができる。一技法では、このステップは、ニッケルの層及びシリコンの層を、それぞれの割合に基づく厚さでデポジットすることを含み、材料の密度に基づいて、シリコンの原子分量の方が大きくなるように生成する。これは、デポジット膜において望ましい。好適な実施形態では、これは、シリコン層の厚さのニッケル層に対する比であり、約1.81対1〜3.65対1の間となる。
同様に、デポジット膜を形成する工程は、複数のニッケル層及び複数のシリコン層を、それぞれの割合に基づく厚さにデポジットすることを含むことができ、全体的に、デポジット膜において、シリコンの原子分率が大きくなるように生成する。このような状況では、シリコン層全体の厚さのニッケル層全体の厚さに対する比が、この場合も、約約1.81対1〜3.65対1の間となるとよい。
これらの方法の各々において、シリコン層を最初に炭化珪素面に追加し、その後にニッケル層をシリコン層に被着することが好ましい。
更に別の代替案では、デポジット膜は、炭化珪素面上にニッケル及びシリコンの所望の割合で、ニッケル−シリコン層をスパッタデポジットすることによって形成することができる。
オーミック・コンタクトは、炭化珪素のバルク単結晶又は炭化珪素のエピタキシャル層に形成することが最も一般的であるが、適した炭化珪素面であれば、その他のいずれにでも追加することができる。同様に、ニッケル−シリコン系は、4H又は6Hプロトタイプのいずれかを有する炭化珪素と共に用いることが好ましいという性質がある。4H SiCへのコンタクトの例を、本明細書の実験の章において記述する。
別の実施形態では、本発明は、炭化珪素面上にニッケルの層及びシリコンの層を備えているデポジット膜であり、シリコン膜の厚さのニッケル膜の厚さに対する比率は、約1.81:1〜3.65:1の間である。一方、この実施形態も、複数のシリコンの層及び複数のニッケルの層を備えることもでき(交互層を含む)、シリコン膜層全体の厚さのニッケル膜層全体の厚さに対する比が、約1.81:1〜3.65:1の間である。
図5は、デポジット膜の模式図(同一拡縮率ではない)であり、SiC10、シリコン層11、及びニッケル層12を含む。
本発明の方法の実施形態におけると同様、デポジットは、ドープした炭化珪素の表面に対して行うことができ、シリコン層が炭化珪素面上にあり、シリコン層上にニッケル層があることが好ましい。この実施形態では、炭化珪素面は、エピタキシャル層又はバルク単結晶から成ることができ、同様に、炭化珪素の4H及び6Hから成る群から選択することが好ましい。
更に別の態様では、本発明は、炭化珪素の層、及びオーミック特質を呈する、炭化珪素層上のコンタクトから成る半導体構造であり、コンタクトは、化学式Ni1−xSiを有する組成で形成されており、0.5<x<0.67である。好適な実施形態では、コンタクトはNi0.48Si0.52という化学式を有する。
図6は、本実施形態を示し(この場合も、同一拡縮率ではない)、炭化珪素10、オーミック・コンタクト13、及びオーミック・コンタクト13に隣接してSiC10内に相互作用ゾーン14を備えている。相互作用ゾーン14は、ニッケル−シリコン組成が勝る領域を表し、これによってグラファイトの形成を極力抑えるか、又は排除する。
この実施形態でも、オーミック・コンタクトを、4H又は6Hプロトタイプの炭化珪素に対して形成し、炭化珪素のエピタキシャル層又はバルク単結晶層に対して形成することが最も通例である。先に注記したように、そして実験の章でも更に説明するが、本発明は、p型及びn型炭化珪素に対してオーミック特性を生成する。
一方、そして更に別の態様では、したがって、本発明は、ここに記載したオーミック・コンタクトを含む半導体デバイスを備えることができ、通例、オーミック・コンタクトに対するメタライゼーション接続を有する。ここで用いる場合(当技術分野と一貫する)、「メタライゼーション」という用語は、オーミック・コンタクト、したがってデバイスを、他のデバイス及び回路に接続するための方法、及びその結果形成された構造を意味する。メタライゼーションの代表的な態様は、当技術分野では周知であり、Zetterling, PROCESS TECHNOLOGY FOR SILICON CARBIDE DEVICES(炭化珪素デバイスのプロセス技術)( 2002 INSPEC, pages 134-34)において論じられている。
オーミック・コンタクトは半導体デバイスでは殆ど至る所に存在するので、このようなデバイスを列挙しても、本発明を強調するのではなく、単に曖昧にするに過ぎない。したがって、オーミック・コンタクトを炭化珪素に対して形成するときはいつでも、本発明はそのような目的に対して利点を提供することは、当業者には言うまでもないことである。
実験
最初に、意図するオーミック・コンタクトの領域を準備するが、好ましくは、p又はn型の炭化珪素材料を、少なくとも約1×1015cm−3のキャリア濃度にドープする。先に注記したように、1019cm−3の方が好ましい。標準的なフォトリソグラフィ技法を用いて、意図するオーミック・コンタクト領域をパターニングすることができる。次いで、シリコンの薄膜を任意の形態及び構造で、打ち込み領域の表面上にデポジットする。次いで、シリコン膜上にニッケルの薄膜をデポジットして、シリコン膜の厚さのニッケル膜の厚さに対する比が、約1.81:1〜3.65:1の間となるようにする。初期加熱(200〜500℃の低温熱処理)の後、この膜厚比の範囲は、得られた均質膜において、シリコンの原子分率が約0.5〜0.67の間となる膜を形成する。シリコンの原子分率は0.52が好ましい。以前に注記したように、この原子率は、スパッタ・デポジット技法、あるいはその他の任意のPVD又はCVD技法であっても、得られるコンタクトに悪影響を及ぼさない限り、これらによっても得ることができる。
約200〜500℃の間の温度範囲は、シリコン及びニッケル膜間に十分な拡散を生じさせるのには十分高いが、この温度未満では、ニッケル又はシリコンと炭化珪素面との間で、何らかの有意な反応が生じる。
ニッケル−シリコン二元状態図(図3)によれば、シリコン・リッチのニッケル珪化物は、これらの条件の下においてシリコン及びニッケル薄膜間の反応によって生ずるはずである。このシリコン・リッチのニッケル珪化物膜は、ドープした炭化珪素面上においてオーミック挙動を呈する。得られるオーミック・コンタクトの典型的な抵抗率は、p型コンタクトでは約10−3オーム−cmであり、n型コンタクトでは約10−5オーム−cmである。これは、多数の現在及び今後の電子用途に適していると考えられ、したがって、意図する半導体デバイスの金属に対する金属相互接続のデポジット以外には、コンタクトの処理はこれ以上必要ない。
低抵抗率のコンタクト
更に、相互接続のデポジットに先だってオーミック・コンタクトを処理することによって、低抵抗率(10−6オーム−cm)のオーミック・コンタクトを形成することができる。850℃におけるニッケル−シリコン−炭素の状態図(図4)によれば、炭素の平衡相がシリコン・リッチの相の領域に存在する。したがって、シリコン・リッチのニッケル珪化物膜を炭化珪素基板と850℃又はその近辺で反応させる(高温アニール)ことにより、平衡炭素相(グラファイトのような)を排除し、珪化物コンタクトの形態及び構造の一貫性を向上させることになる。先に注記したように、図6は、シリコンを過剰にしてグラファイトの形成を極力抑える低抵抗オーミック特性に対する相互作用ゾーン14におけるニッケル・シリコン相の優勢を示す模式図である。本発明者は、この挙動が呈されるのは、アニール工程を500〜900℃の温度範囲で実行したときであり、アニール温度が上昇するに連れてコンタクトの抵抗は全体的に連続して減少することを確認した。
追加の利点として、そして化学量論的に過剰なシリコンのために、ニッケルが蓄積する傾向を回避し、これによって意図する珪化物コンタクトの形態及び構造上の一貫性を向上させる。得られるコンタクトは、従来の方法で形成したものと比較して、相対的に滑らかであり、したがってデバイスの製作中において後からデポジットされる材料層の形状を一致させ易くなる。更に、このために電界破壊抵抗が向上し、デバイスの同等性が向上し、デバイスの信頼性が向上し、製作歩留まりが高くなる。オーミック・コンタクトは半導体デバイスの大多数の一体部分であるので、本発明は、精神的(mental)及び炭化珪素エピタキシャル又はバルク材料間にオーミック・コンタクトを必要とする殆どあらゆる電子デバイスに広く適用可能である。
4H SiC n型材料上における本発明によるシリコン・リッチのニッケル珪化物のオーミック・コンタクトは、3.4×10−6オーム−cmの比接触抵抗を呈し、標準偏差は1.4×10−7、そして「R二乗」(R-squared)して0.99999の伝送線モデル(TLM)になる。
4H SiC p型材料上における本発明によるシリコン濃厚ニッケル珪化物のオーミック・コンタクトは、2.4×10−6オーム−cmの比接触抵抗を呈し、標準偏差は1.0×10−4、そして「R二乗」して0.99985の伝送線モデル(TLM)になる。
このように、p型材料に対するコンタクトは、n型材料に対するコンタクトよりもいくらか抵抗が高いが、オーム的挙動を必要とする用途には有用であるが、必ずしも接触抵抗が低いとは限らない。
図面及び明細書においては、本発明の好適な実施形態を明記し、具体的な用語を採用したが、これらは限定の目的ではなく、汎用的かつ記述的な意味で用いたのであり、本発明の範囲は、特許請求の範囲の記載事項により規定されるものとする。
本発明によるオーミック・コンタクトの走査トンネル型電子顕微鏡(STEM)による断面写真である。 本発明によるオーミック・コンタクトの走査トンネル型電子顕微鏡(STEM)断面写真である。 700℃〜1500℃の温度範囲におけるニッケル及びシリコン系の状態図である。 850℃の温度におけるニッケル(Ni)、シリコン(Si)、及び炭素(C)系の三元状態図である。 本発明によるプレコンタクト構造の模式断面図である。 本発明によるオーミック・コンタクトの模式断面図である。

Claims (31)

  1. 炭化珪素に対してオーミック・コンタクトを生成する方法であって、
    炭化珪素面上に、ニッケル及びシリコンのデポジット膜を、いずれかの元素が炭化珪素と反応する温度未満において、前記デポジット膜におけるシリコンの原子分率がニッケルの原子分率よりも大きくなるようなそれぞれの割合で形成するステップと、
    前記ニッケル及びシリコンのデポジット膜を、シリコンの原子分率がニッケルの原子分率よりも大きいニッケル−シリコン化合物が形成する温度であるが、いずれかの元素が炭化珪素と反応する温度未満で加熱するステップと
    を備えていることを特徴とする方法。
  2. 請求項1記載の方法において、該方法は、
    シリコンの原子分率が0.50よりも大きく約0.67以下である前記デポジット膜を形成するステップと、
    シリコンの原子分率が0.50よりも大きく約0.67以下であるニッケル−シリコン化合物を形成するために、前記デポジット膜を加熱するステップと
    を備えていることを特徴とする方法。
  3. 請求項1記載の方法において、該方法は更に、前記ニッケル−シリコン化合物を、前記デポジット膜の加熱温度よりも高い温度まで、自由炭素が存在しない状態図の領域において、アニールするステップを備えていることを特徴とする方法。
  4. 請求項1記載の方法において、前記デポジット膜を加熱するステップは、化学式Ni1−xSiを有する化合物を形成するために、前記デポジット物を加熱することを含み、0.5<x<0.67であることを特徴とする方法。
  5. 請求項1記載の方法において、該方法は、約200〜500℃の間の温度で、前記デポジット膜を加熱するステップを備えていることを特徴とする方法。
  6. 請求項3記載の方法において、該方法は、約400〜850℃の間の温度まで、前記ニッケル−シリコン化合物をアニールするステップを備えていることを特徴とする方法。
  7. 請求項1記載の方法において、前記デポジット膜を形成するステップは、前記デポジット膜においてシリコンの原子分率の方が大きくなるようなそれぞれの割合に基づく厚さで、ニッケルの層及びシリコンの層をデポジットすることを含むことを特徴とする方法。
  8. 請求項1記載の方法において、前記デポジット膜を形成するステップは、前記デポジット膜においてシリコンの原子分率の方が大きくなるようなそれぞれの割合に基づく厚さで、複数のニッケル層及び複数のシリコン層をデポジットすることを含むことを特徴とする方法。
  9. 請求項7又は8記載の方法において、該方法は、シリコン層の厚さのニッケル層の厚さに対する比率が約1.81〜3.65の間となるように、前記ニッケル及びシリコンをデポジットすることを含むことを特徴とする方法。
  10. 請求項7記載の方法において、前記炭化珪素面上に前記シリコン層をデポジットし、その後前記シリコン層の上に前記ニッケル層をデポジットすることを含むことを特徴とする方法。
  11. 請求項1記載の方法において、前記デポジット膜を形成するステップは、前記炭化珪素面上に、前記ニッケル及びシリコンの所望の割合で、ニッケル−シリコン層をスパッタデポジットすることを含むことを特徴とする方法。
  12. 請求項1記載の方法において、該方法は、ドープした炭化珪素面上に、前記デポジット膜を形成するステップを備えていることを特徴とする方法。
  13. 請求項1記載の方法において、該方法は、炭化珪素のバルク単結晶及び炭化珪素のエピタキシャル層から成る群から選択した炭化珪素の表面上に、前記デポジット膜を形成するステップを備えていることを特徴とする方法。
  14. 請求項1記載の方法において、該方法は、炭化珪素の4H及び6Hプロトタイプから成る群から選択したプロトタイプを有する炭化珪素の表面上に、前記デポジット膜を形成するステップを備えていることを特徴とする方法。
  15. 炭化珪素面上にニッケルの層とシリコンの層とを備えているシリコン及びニッケルのデポジット層であって、前記シリコン膜の厚さの前記ニッケル膜の厚さに対する比率が、約1.81〜3.65の間であることを特徴とするデポジット膜。
  16. 請求項15記載のシリコン及びニッケルのデポジット膜であって、複数のシリコンの層と複数のニッケルの層とを備えており、前記シリコン膜層全体の厚さの前記ニッケル膜層全体の厚さに対する比率が、約1.81〜3.65の間であることを特徴とするデポジット膜。
  17. 請求項15記載のシリコン及びニッケルのデポジット膜であって、ドープした炭化珪素の表面を備えていることを特徴とするデポジット膜。
  18. 請求項15又は17記載のシリコン及びニッケルのデポジット膜において、第1シリコン層が前記炭化珪素面上にあり、第1ニッケル層が前記第1シリコン層上にあることを特徴とするデポジット層。
  19. 半導体構造であって、
    炭化珪素の層と、
    前記炭化珪素層上にあり、オーム的特質を呈するコンタクトであって、化学式Ni1−xSiを有する組成で形成され、0.5<x<0.67である、コンタクトと
    を備えていることを特徴とする半導体構造。
  20. 請求項19記載の半導体構造において、前記コンタクトは、化学式Ni0.48Si0.52を有することを特徴とする半導体構造。
  21. 請求項15又は19記載の半導体構造において、前記炭化珪素は、炭化珪素の4H及び6Hプロトタイプから成る群から選択したプロトタイプを有することを特徴とする半導体構造。
  22. 請求項15又は19記載の半導体構造において、前記炭化珪素は、エピタキシャル層又はバルク単結晶から成ることを特徴とする半導体構造。
  23. 請求項19記載の半導体構造において、前記炭化珪素は、p型又はn型であることを特徴とする半導体構造。
  24. 請求項19記載の半導体構造であって、抵抗率が約10−3〜10−5オーム−cmの間であることを特徴とする半導体構造。
  25. 請求項19記載の半導体構造であって、抵抗率が約10−5〜10−7オーム−cmの間であることを特徴とする半導体構造。
  26. 請求項19記載の半導体デバイスにおいて、
    該デバイスは更に、前記オーミック・コンタクト上のメタライゼーション層を備えており、
    前記オーミック・コンタクトの抵抗率が少なくとも約10−4オーム−cmである
    ことを特徴とする半導体デバイス。
  27. 請求項26記載の半導体デバイスにおいて、前記オーミック・コンタクトの抵抗率が、約10−5〜10−6オーム−cmの間であることを特徴とする半導体デバイス。
  28. 請求項19記載の半導体構造において、
    前記コンタクトは、n型炭化珪素面上のオーミック・コンタクトであり、前記オーミック・コンタクトの比接触抵抗が、約3×10−6〜4×10−6オーム−cmの間であることを特徴とする半導体構造。
  29. 請求項28記載のオーミック・コンタクトであって、比接触抵抗が約3.4×10−6オーム−cmであり、標準偏差が1.4×10−7であり、R二乗して0.99999のTLMモデルになる、オーミック・コンタクト。
  30. 請求項19記載の半導体構造において、
    前記コンタクトは、p型炭化珪素面上のオーミック・コンタクトであり、前記オーミック・コンタクトの比接触抵抗が、約2×10−3〜3×10−3オーム−cmの間であることを特徴とする半導体構造。
  31. 請求項30記載のオーミック・コンタクトであって、比接触抵抗が約2.4×10−3オーム−cmであり、標準偏差が1.0×10−4であり、R二乗して0.99985のTLMモデルになることを特徴とするオーミック・コンタクト。
JP2007520398A 2004-07-06 2005-06-30 Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト Active JP5437576B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/884,930 US20060006393A1 (en) 2004-07-06 2004-07-06 Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
US10/884,930 2004-07-06
PCT/US2005/023487 WO2006014346A2 (en) 2004-07-06 2005-06-30 Silicon-rich nickel-silicide ohmic contacts for sic semiconductor devices

Publications (3)

Publication Number Publication Date
JP2008506258A true JP2008506258A (ja) 2008-02-28
JP2008506258A5 JP2008506258A5 (ja) 2012-05-31
JP5437576B2 JP5437576B2 (ja) 2014-03-12

Family

ID=35519824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520398A Active JP5437576B2 (ja) 2004-07-06 2005-06-30 Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト

Country Status (9)

Country Link
US (2) US20060006393A1 (ja)
EP (1) EP1774577A2 (ja)
JP (1) JP5437576B2 (ja)
KR (1) KR101144882B1 (ja)
CN (1) CN100517574C (ja)
AU (2) AU2005270089A1 (ja)
CA (1) CA2572959C (ja)
TW (1) TWI270936B (ja)
WO (1) WO2006014346A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP4140648B2 (ja) * 2006-11-02 2008-08-27 住友電気工業株式会社 SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
US20080108190A1 (en) * 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US8377812B2 (en) * 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US8563372B2 (en) * 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
EP2560194A4 (en) * 2010-04-14 2013-11-20 Sumitomo Electric Industries SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD FOR MANUFACTURING THE SAME
DE102011013375A1 (de) 2011-03-09 2012-09-13 Marianne Auernhammer Ohmscher Kontakt auf Siliziumkarbid
CN102231363B (zh) * 2011-05-17 2012-11-07 中国电子科技集团公司第十三研究所 一种低比接触电阻、低粗糙度欧姆接触制作方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP2014003252A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN102931224A (zh) * 2012-08-21 2013-02-13 中国科学院微电子研究所 用于P-SiC欧姆接触的界面过渡层复合结构及其制备方法
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
GB201405800D0 (en) * 2014-03-31 2014-05-14 Isis Innovation Process
JP6350106B2 (ja) * 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
GB2553849A (en) * 2016-09-19 2018-03-21 Anvil Semiconductors Ltd Method of reducing device contact resistance
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
CN109979813B (zh) * 2019-03-28 2020-12-11 厦门市三安集成电路有限公司 一种低温碳化硅欧姆接触的制备方法及金属结构
DE102019207866A1 (de) * 2019-05-29 2020-12-03 Robert Bosch Gmbh Verfahren zur Erzeugung eines ohmschen Kontakts auf einer Rückseite eines Siliziumkarbidsubstrats und ohmscher Kontakt
US11282927B2 (en) 2020-06-02 2022-03-22 Cree, Inc. Contact structures for semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
WO2001084609A1 (en) * 2000-05-02 2001-11-08 Case Western Reserve University Method for low temperature formation of stable ohmic contacts to silicon carbide

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662063A (en) * 1986-01-28 1987-05-05 The United States Of America As Represented By The Department Of The Navy Generation of ohmic contacts on indium phosphide
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
JP3085078B2 (ja) * 1994-03-04 2000-09-04 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5442200A (en) * 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
SE504916C2 (sv) * 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
CA2322595C (en) 2000-10-06 2009-05-05 Konstantinos Zekentes Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
WO2004003989A1 (ja) * 2002-06-28 2004-01-08 National Institute Of Advanced Industrial Science And Technology 半導体装置及びその製造方法
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array
US6815323B1 (en) * 2003-01-10 2004-11-09 The United States Of America As Represented By The Secretary Of The Air Force Ohmic contacts on n-type silicon carbide using carbon films
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799169A (ja) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd 炭化けい素電子デバイスの製造方法
WO2001084609A1 (en) * 2000-05-02 2001-11-08 Case Western Reserve University Method for low temperature formation of stable ohmic contacts to silicon carbide

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6011051956; S.J. Yang et al.: 'Study of Co- and Ni-based ohmic contacts to n-type 4H-SiC' Diamond and Related Materials Vol.13, 20040401, p.1149-1153 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20060006393A1 (en) 2006-01-12
EP1774577A2 (en) 2007-04-18
US7875545B2 (en) 2011-01-25
AU2005270089A1 (en) 2006-02-09
CN101124660A (zh) 2008-02-13
TW200620432A (en) 2006-06-16
KR101144882B1 (ko) 2012-05-14
WO2006014346A3 (en) 2006-09-21
JP5437576B2 (ja) 2014-03-12
CN100517574C (zh) 2009-07-22
TWI270936B (en) 2007-01-11
AU2010200045A1 (en) 2010-01-28
KR20070032803A (ko) 2007-03-22
CA2572959C (en) 2014-03-18
CA2572959A1 (en) 2006-02-09
US20080116464A1 (en) 2008-05-22
WO2006014346A2 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
JP5437576B2 (ja) Sic半導体デバイス用のシリコン・リッチのニッケル珪素化合物オーミック・コンタクト
JP2008506258A5 (ja)
US8158200B2 (en) Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US5980265A (en) Low resistance, stable ohmic contacts to silicon carbide, and method of making the same
Liu et al. Nanostructured SnSe: Synthesis, doping, and thermoelectric properties
Yu et al. Thermal stability of Ni/Ti/Al ohmic contacts to p-type 4H-SiC
Laariedh et al. The role of nickel and titanium in the formation of ohmic contacts on p-type 4H–SiC
Li et al. ECS Journal of Solid State Science and Technology
CN104810254A (zh) 用于石墨烯部分的电气接触
Kuchuk et al. Fabrication and characterization of nickel silicide ohmic contacts to n-type 4H silicon carbide
Tsukimoto et al. Electrical properties and microstructure of ternary Ge∕ Ti∕ Al ohmic contacts to p-type 4H–SiC
JP2010177581A (ja) オーミック電極およびその形成方法
JP2008182070A (ja) 酸化珪素層の形成方法
CN109786447B (zh) 一种P型SiC欧姆接触材料及其制备方法
Borysiewicz et al. Fundamentals and practice of metal contacts to wide band gap semiconductor devices
TWI535655B (zh) 具有曲折構型之石墨烯薄膜、包含該石墨烯薄膜的熱電裝置及其製造方法
Mohammad et al. Ohmic contacts to silicon carbide determined by changes in the surface
WO2001084609A1 (en) Method for low temperature formation of stable ohmic contacts to silicon carbide
Alberti et al. Critical nickel thickness to form silicide transrotational structures on [001] silicon
Di et al. Thermal stability of diamondlike carbon buried layer fabricated by plasma immersion ion implantation and deposition in silicon on insulator
JP2017163042A (ja) 半導体装置、リボン状の薄膜の製造方法及び半導体装置の製造方法
Zhou et al. The Ohmic Contact of 4H-SiC Power Devices by Pulse Laser Annealing and Rapid Thermal Annealing
JP3086561B2 (ja) 半導体ダイヤモンド層に対する耐熱性オーミック電極及びその形成方法
Koga et al. Epitaxial growth of high quality β-FeSi2 layers on Si (1 1 1) under the presence of an Sb flux
Cao et al. Investigation of Ni/Ta contacts on 4H silicon carbide upon thermal annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110610

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120312

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131212

R150 Certificate of patent or registration of utility model

Ref document number: 5437576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250