KR20070032803A - 실리콘 카바이드 반도체 장치를 위한 실리콘-리치니켈-실리사이드 오믹 접합 - Google Patents

실리콘 카바이드 반도체 장치를 위한 실리콘-리치니켈-실리사이드 오믹 접합 Download PDF

Info

Publication number
KR20070032803A
KR20070032803A KR1020077002840A KR20077002840A KR20070032803A KR 20070032803 A KR20070032803 A KR 20070032803A KR 1020077002840 A KR1020077002840 A KR 1020077002840A KR 20077002840 A KR20077002840 A KR 20077002840A KR 20070032803 A KR20070032803 A KR 20070032803A
Authority
KR
South Korea
Prior art keywords
silicon
nickel
silicon carbide
layer
junction
Prior art date
Application number
KR1020077002840A
Other languages
English (en)
Other versions
KR101144882B1 (ko
Inventor
알란 3세 워드
제이슨 패트릭 헤닝
헬무트 하그라이트너
키이스 데니스 위버
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20070032803A publication Critical patent/KR20070032803A/ko
Application granted granted Critical
Publication of KR101144882B1 publication Critical patent/KR101144882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

오믹 접합을 형성하기 위한 방법과 그 오믹 접합 구조가 개시된다. 이 방법은 실리콘의 원자 분율이 니켈의 원자 분율보다 크게 되도록, 니켈과 실리콘이 실리콘 카바이드와 반응하는 온도보다 낮은 온도에서 니켈-실리콘 막을 실리콘 카바이드의 표면에 형성하는 단계, 및 상기 니켈-실리콘 막을 니켈과 실리콘 각각이 실리콘 카바이드와 반응하는 온도보다 낮으면서 실리콘의 원자 분율이 니켈의 원자 분율보다 큰 니켈-실리콘 화합물이 형성되는 온도로 열처리하는 단계를 포함한다. 이 방법은 상기 니켈-실리콘 막의 열처리 온도보다 높은 온도 및 유리(free) 탄소가 존재하지 않는 상평형도의 영역 범위 내에서 상기 니켈-실리콘 화합물을 어닐링하는 단계를 더 포함할 수 있다.

Description

실리콘 카바이드 반도체 장치를 위한 실리콘-리치 니켈-실리사이드 오믹 접합 {SILICON-RICH NICKEL-SILICIDE OHMIC CONTACTS FOR SIC SEMICONDUCTOR DEVICES}
본 발명은 실리콘 카바이드 (SiC)에 형성된 반도체 소자에 관한 것으로, 더욱 상세하게는, 실리콘 카바이드에 대해 개선된 오믹 접합(ohmic contact)과 이를 형성하는 방법에 관한 것이다.
실리콘이나 다른 일반적인 반도체 물질들과 비교할 때, 실리콘 카바이드 기판은 반도체의 용도에 있어서 여러 가지 장점들이 있다. 이러한 장점들은 넓은 밴드갭(band-gap), 높은 포화 드리프트(drift) 전류, 높은 열 전도성, 그리고 높은 절연파괴(break-down) 전압이다. 실리콘 카바이드는 또한 방사능에 강하며, 물리적으로 매우 강하고, 고온에서도 안정한 특성을 유지한다. 이러한 특성들은 실리콘 카바이드를 파워(power) 반도체 소자에 적합하도록 한다.
널리 알려진 바와 같이, 오믹 접합은 거의 모든 반도체 소자에 있어서 기본적인 설계 요소이다. 오믹 접합의 목적은 바이어스(전압)가 접합에 인가될 때, 전류를 방해받지 않고 흐르게 하는 것이다. 오믹 접합은 그 사용되는 범위 내에서 전류와 전압 간의 관계가 선형적이고 대칭적이고, 이러한 특성은 일정한 저항으로 나타날 수 있는 계면이다. 여기서, 오믹 접합이라는 용어는 일반적으로 이해되는 개념의 용어로 사용될 것이다.
실리콘 카바이드에 대한 전통적인 오믹 접합들은 대개 일반적으로 선택되는 니켈-실리사이드와 같은 금속-실리사이드 화합물들로부터 형성된다. 일반적으로, 금속들이 실리콘과 반응하여 형성되는 오믹 접합들은 실리콘 카바이드를 위한 오믹 접합으로 선호되어 왔다. 이러한 금속들은 Ni, Co, W, Ta, Ti, Cr, Mo, 및 Zr을 포함한다. 그럼에도, 실리사이드는 “계면에서의 복잡한 금속 반응”(미국 특허 제 5,442,200, 3열 64-65행)을 야기하기 쉽다. 상기의 ‘200 특허는 오믹 특성을 만들기 위해 상대적으로 고온(900-1050℃) 처리하는 과정이 이어지는 희생(sacrificial) 실리콘 막의 사용을 실리콘 카바이드 표면과 접촉 금속 간의 화학 양론적인 제한 요소로서 기재하고 있다.
다른 연구자들(Deeb 등, A Low Temperature Route To Thermodynamically Stable Ohmic Contacts To n-type 6H-SiC, Appi. Phys. Lett., Vol. 84, No. 7 (2004), 페이지 1117-1)도 화학양론적인 NiSi에 대한 노력을 해왔으나, 4H 형태의 SiC가 아닌 6H 형태의 SiC 위에서만 성공을 거두었을 뿐이다. 또한, 또 다른 연구자들(Nakamura 등, NiSi2 Ohmic Contact to n-type 4H-SiC, Materials Science Forum, Vols. 389-393 (2002), 페이지 889-92)은 화학양론적인 NiSi2를 후속 어닐링 방법에 의해 시도해 왔다.
또한, 현재의 니켈-실리사이드 접합은 오믹 특성을 확보하기 위해서 800℃ 이상, 경우에 따라서는 1050℃에 이르는 공정(어닐링) 온도를 요구한다. 이러한 어닐링 온도는 접합 내의 공공(void), 접합 내부나 인접 영역에서의 탄소 영역, 니켈과 실리콘의 부적절한 조합을 종종 야기하며, 금속과 실리콘 카바이드 간의 계면을 넓게 하고, 계면을 거칠게 한다.
이 경우에는 이러한 문제들은 거친 표면, 접합 내부나 주위의 확산 경로, 및 차후에 접합면의 실리콘 카바이드로부터 박리 현상을 야기한다. 이들 현상들은 후속하여 형성되는 층들에 대해서도 문제를 발생시키며, 또한 산소 등의 공기나 수분과 같은 주변 환경과 소자 간의 바람직하지 않은 화학 반응을 야기하기 쉽다. 물론, 이들 잠재적인 문제점들은 실리콘 카바이드가 경쟁력 있는 재료로서 이용될 수 있는 고온이나 가혹한 주변 환경에서 더욱 악화할 수 있다.
실제로, 몇몇 연구자들(Cole 등, Enhanced Performance And Reliability Of Sic High Power Switch Components: An Enabling Technology For Electric Weapons And Propulsion Systems, 23d Army Science Conference, 12월 2-5일, 2002년)은 실리콘 카바이드 계열의 소자들이 보다 가혹한 작업 환경에서 사용되거나 테스트 되는 경우에는, 실리콘 카바이드 자체의 열화보다는 접합 열화와 금속 배선의 불량 발생 등으로 인한 오믹 접합의 열화가 제한 요소로 작용한다고 지적하고 있다. 상기 문헌에서 설명하였듯이, 실리콘 카바이드 계열의 소자들에 있어서는 오믹 접합은 열적으로 안정하고, 화학적으로 불활성이며, 기계적으로 강하며, 낮은 저항을 나타내야 한다.
도 1과 도 2는 본 발명의 실시예에 의한 오믹 접합에 대한 주사투과전자현미경(STEM) 단면 사진이다.
도 3은 섭씨 700도 내지 1500도의 온도 범위에서의 니켈과 실리콘 성분 계에 대한 상평형도이다.
도 4는 니켈(Ni), 실리콘(Si), 탄소(C) 성분 계에 대한 섭씨 850도 온도에서의 삼성분계 상평형도이다.
도 5는 본 발명의 실시예에 따르는 접합 구조의 형성 전의 개략적인 단면이다.
도 6은 본 발명의 실시예에 따르는 접합 구조의 개략적인 단면이다.
본 발명의 일 실시예는 실리콘 카바이드에 대한 오믹 접합을 제조하는 방법에 있어서, 실리콘의 원자 분율이 니켈의 원자 분율보다 크게 되도록 니켈과 실리콘이 실리콘 카바이드와 반응하는 온도보다 낮은 온도에서 니켈-실리콘 막을 실리콘 카바이드의 표면에 형성하는 단계, 및 상기 니켈-실리콘 막을, 니켈과 실리콘 각각이 실리콘 카바이드와 반응하는 온도보다 낮으면서 실리콘의 원자 분율이 니켈의 원자 분율보다 큰 니켈-실리콘 화합물이 형성되는 온도로 열처리하는 단계를 포함하는 방법이다. 추가적인 장점으로, 상기 제조되는 접합의 오믹 특성은 어닐링 공정을 수행함에 따라 향상될 수 있다.
본 발명의 다른 실시예는 실리콘 카바이드 표면 상에서 니켈 층에 대한 실리콘 층의 두께비가 약 1.81 내지 3.65가 되도록 니켈 층과 실리콘 층을 포함하는 니켈-실리콘 막이다.
본 발명의 또 다른 실시예는 실리콘 카바이드 층, 및 상기 실리콘 카바이드 층 위에 위치하며 오믹 특성을 나타내는 접합(contact)을 포함하며, 상기 접합은 Ni1-xSix(0.5<x<0.67)의 화학식을 가지는 화합물로 형성된, 반도체 구조물이다.
본 발명의 또 다른 실시예는 상기 오믹 접합 구조를 상기 오믹 접합 위의 금속 배선 층과 혼합시킨 반도체 소자이다.
상기 및 다른 목적들과 본 발명의 효과 및 이들이 구현되는 방법은 첨부한 도면을 참고로 하는 아래의 상세한 설명에 기초하여 더욱 명확해 질 것이다.
본 발명은 종전 방식보다 향상된 실리콘 카바이드에 대한 오믹 접합을 제조하는 방법을 제공한다. 이 방법은 생성 막 내의 실리콘의 원자 분율이 니켈의 원자 분율보다 크게 되도록, 니켈과 실리콘이 실리콘 카바이드와 반응하는 온도보다 낮은 온도에서 니켈-실리콘 막을 실리콘 카바이드의 표면에 형성하는 단계를 포함한다. 상기와 같은 조성은 “실리콘-리치(silicon-rich)”라는 용어로 표현될 수 있다. 이 방법은 상기 니켈과 실리콘의 막을 니켈과 실리콘 각각이 실리콘 카바이드와 반응하는 온도보다 낮으면서 실리콘의 원자 분율이 니켈의 원자 분율보다 큰 니켈-실리콘 화합물(즉, 니켈 실리사이드)이 형성되는 온도에서 열처리 하는 단계를 포함한다.
추가적인 장점으로, 상기 제조되는 접합의 오믹 특성은 후술되는 후속 어닐링 공정을 수행함에 따라 향상될 수 있다.
도 1과 도 2는 본 발명의 실시예에 의한 오믹 접합에 대한 주사투과전자현미경(STEM) 단면 사진이다. 상기 접합들은 도 1과 도 2에서 수직하게 방향하고 있다. 좌측으로부터 우측으로, 첫 번째 어두운 영역은 빈 공간이며, 밝은 층은 상기니켈 실리사이드의 표면이며(여기서 샘플은 관찰자 방향으로 약간 경사져 있다), 다음 층은 니켈-실리사이드의 몸체 부분이며(이 층 내부에는 NiSi2 응집 현상에 의한 작은 구(sphere)들이 보인다), 그리고 매우 얇은 검은 계면이 니켈-실리사이드와 실리콘 카바이드 표면 사이에 나타나며, 우측의 대부분의 영역은 실리콘 카바이드 기판이다.
여기서 “니켈-실리사이드”라는 용어는 니켈과 실리콘에 의해 형성되는 화합물 또는 조성물을 표현하기 위해 넓은 의미로 사용되는 것으로, NiSi or NiSi2와 같은 화학양론적 조성에 한정되는 것은 아니다.
본 발명에서는 니켈, 실리콘, 및 도 3의 상평형도에서 도시하고 있는 니켈-실리콘 화합물의 여러 가지 특성들을 이용하고 있다. 도 3에 있어서, 700℃ 아래에서의 상평형 특성들은 700℃에서의 특성들과 대부분 동일하다. 다시 말하면, 니켈-실리콘 성분계의 상들은 0℃와 700℃ 사이에서는 동일하기 때문에, 700℃ 아래의 니켈-실리콘 성분계의 조성과 상은 700℃에서의 선을 참고하면 되는 것으로 이해할 수 있다.
도 3에 도시한 바와 같이, 실리콘의 중량 분율(weight percentage)이 32% 이상인 경우에는 원자중량이 28.1인 실리콘의 원자 분율은 50%보다 크다. 니켈의 원자중량은 58.7이다. 마찬가지로, 실리콘의 원자 분율이 약 67%인 경우에서는, 즉 한 개의 니켈 원자당 두 개의 실리콘 원자가 있는 경우에는, 그 원소들은 NiSi2 화합물을 형성할 것이다. 이러한 화합물은 실리콘-리치 상태이지만, 4H 또는 6H의 폴리타잎의 실리콘 카바이드에 대해 낮은 저항의 오믹 접합을 보장하는 것은 아니다.
마찬가지로, 니켈과 50% 원자 분율 아래의 실리콘 간의 화합물들은 오믹 접합을 형성할 것이나, 배경 기술에서 설명한 것과 같은 문제점들을 야기할 수 있다.
따라서 본 발명은 바람직한 실시예들로 실리콘의 원자 분율을 50% 보다는 크고 약 67%보다는 작은 범위에서 니켈-실리콘 막을 형성하고, 형성된 막을 저온 열처리 공정을 통해 실리콘의 원자 분율이 50%의 원자 분율보다는 크고 약 67%의 원자 분율 이하가 되도록 니켈-실리콘 화합물을 형성하는 것을 포함한다.
상기 저온 열처리 공정을 위한 바람직한 열처리 온도는 약 200 내지 500℃이다. 약 500℃를 넘는 온도에서는 니켈이나 실리콘, 또는 두 원소 모두 실리콘 카바이드와 반응하기 시작할 것이다. 위에서 설명한 바와 같이, 본 발명은 그러한 결과를 피하고자 한다. 마찬가지로, 비록 열처리 온도에는 이론적인 하한은 없지만, 약 200℃ 아래에서는 반응이 매우 느리게 진행되므로, 이를 유용한 생산 공정에서의 실질적인 하한으로 한다.
바람직한 실시예로, 상기 방법은 상기 열처리 온도보다 더 높고 유리 탄소가 존재하지 않는 상평형 지역 범위에서 니켈-실리콘 막을 어닐링하는 단계를 더 포함한다. 일반적으로, 온도가 높을수록 낮은 저항의 접합을 형성한다. 그러므로 바람직한 실시예에서는, 상기 어닐링 온도를 가능한 높게 할 수 있으나, 잠재적으로는 종전에 관찰되지 않고 원하지 않은 상변화가 875℃ 정도에서 발생하고 또한 사용 가능한 자원들이 그 이상의 온도에 대해 제어가 어렵거나 측정이 어렵기 때문에, 850℃ 정도가 적당하다.
여기서 설명한 두 단계를 구별하기 위하여, 니켈-실리콘 막을 형성하는 단계는 “열처리(heating)” 단계로 기재하고 상대적으로 낮은 온도에서의 열처리를 의미하는 것으로 한다. 화합물을 고온에서 열처리하는 단계를 “어닐링(annealing)” 단계로 기재하고 상대적으로 높은 온도에서의 열처리를 의미하는 것으로 한다. 이들 단계 간의 차이는 문맥상으로도 명백할 것이다.
실리콘-리치 막을 형성하는 목적은 실리콘-니켈-탄소 3성분 계의 상평형도인 도 4에 의해 더욱 상세히 설명된다.
이와 같은 3성분 계의 상평형도들로부터 이해되는 것과 같이, 각각의 이름 붙은 꼭짓점들은 그 성분이 100%인 조성을 의미한다. 삼각형을 가로지르는 선들은 “연결선(tie line)"을 의미하며, 연결선의 양단에 표시된 두 화합물들의 상들이 동시에 공존하는 조성을 정의한다. 다른 조성물이나 화합물은 이들 연결선을 따라서는 나타나지 않는다. 다른 측면으로, 전체 상평형도 내의 상기 연결선들은 개별적인 3성분계 상평형도를 정의하게 된다. 따라서 실리콘, NiSi2, 및 실리콘 카바이드에 의해 정의되는 좌측 하단의 삼각형은 이들 3가지 화합물 중 적어도 하나 이상이 존재하되 유리(free) 니켈 원소나 유리(free) 탄소 원소는 존재하지 않는 영역을 정의한다. 이는 NiSi2, NiSi, 및 실리콘 카바이드에 의해 정의되는 삼각형에 대해서도 마찬가지로 적용된다.
도 4에서 실리콘-리치 영역 내에 유리 탄소가 없다는 것은 본 발명에서 특별한 장점을 나타낸다. 850℃에서의 니켈-실리콘-탄소 성분계 내에서 실리콘이 니켈보다 높은 원자 분율을 가지는 모든 조합에 있어서, 유리 탄소는 존재하지 않는다. 본 발명에서의 본 실시예의 제 1단계는 실리콘-리치의 조성물을 형성하는 것이므로, 이러한 실리콘-리치 조성물을 850℃에서 어닐링하면 탄소의 존재를 배제할 수 있다. 탄소를 배제함으로써, 본 발명은 실리콘 카바이드에 대한 종래의 금속-실리사이드 접합 방법에서 발생하였던 공공(void) 발생과 같은 탄소와 관련된 문제점들을 예방할 수 있다.
본 발명의 실시예의 방법은 다양한 유용한 치환에 적용할 수 있다. 상기의 방법은 저항을 낮추기 위해서 p-형 또는 n-형으로 도핑하는 단계를 포함할 수 있다. 도핑 농도가 높을수록 접합의 저항은 낮아지게 되며, 니켈 및 실리콘 층을 형성하기에 앞서서 약 1019cm-3의 농도로 도핑을 하고, 그 이후에 실리콘 카바이드 표면에 니켈 및 실리콘 층을 형성한다.
생성되는 니켈-실리콘 막에 니켈과 실리콘을 추가하는 방법은 여러 가지 방식에 의해 수행될 수 있다. 일예로, 니켈 층과 실리콘 층을 당해 물질의 밀도를 고려하여 각각 적절한 비율의 두께로 형성하는 방식에 의하면, 니켈-실리콘 막에서 요구되는, 실리콘의 원자 분율이 더 큰 막을 형성할 수 있다. 바람직한 실시예로, 실리콘 층의 두께와 니켈 층의 두께 간의 비를 약 1.81 대 1 내지 3.65 대 1로 할 수 있다.
유사한 방식으로, 상기의 니켈-실리콘 막을 형성하는 방법은 복수개의 니켈 층들과 복수개의 실리콘 층들을 각각 적절한 비율로 형성하고 종국적으로 실리콘의 원자 분율이 더 크도록 형성할 수 있다. 이러한 방법에서, 실리콘 층들의 두께 합과 니켈 층들의 두께 합 간의 비는 역시 약 1.81 대 1 내지 3.65 대 1로 할 수 있다.
이들 각 방법에서, 실리콘 층을 먼저 실리콘 카바이드 표면에 적층하고 그 후에 니켈 층을 실리콘 층 위에 형성하는 것이 바람직하다.
또 다른 방식에 의하면, 상기의 니켈-실리콘 막은 실리콘 카바이드 표면 위에 원하는 니켈과 실리콘의 비율을 가지도록 니켈-실리콘 층을 스퍼터링 방식으로 형성할 수 있다.
상기의 오믹 접합은 대개 실리콘 카바이드의 단결정이나 에피택시 성장 층에 대해 형성되지만, 다른 형태의 실리콘 카바이드 표면에 대해서도 적용될 수 있다. 또한, 상기 니켈-실리콘 성분계의 특성 상, 4H나 6H의 폴리타잎(polytype)의 실리콘 카바이드에 대해 적용하는 것이 바람직하다. 4H 형태의 실리콘 카바이드에 대해 접합을 형성한 예는 후술되는 실험 예에서 설명된다.
본 발명의 다른 실시예는 실리콘 카바이드 표면 상에서 니켈 층에 대한 실리콘 층의 두께 비가 1.81 내지 3.65가 되도록 니켈 층과 실리콘 층을 포함하는 니켈-실리콘 막이다. 마찬가지로, 이 실시예는 실리콘 층들의 두께 합과 니켈 층들의 두께 합 간의 비가 역시 약 1.81 대 1 내지 3.65 대 1이 되도록, 복수개의 실리콘 층들과 복수개의 니켈 층들이 각 층이 번갈아 적층되는 방식 등으로 형성될 수 있다.
도 5는 실리콘 카바이드(10), 실리콘 층(11), 및 니켈 층(12)를 포함하는 니켈-실리콘 막의 개략적인(실제 축척과는 상관 없는) 구조이다.
상기의 방법 실시예에서와 같이, 상기 니켈-실리콘 막은 도핑된 실리콘 카바이드 표면에 형성될 수 있고, 실리콘 층이 실리콘 카바이드 표면 위에 먼저 형성되고 니켈 층은 상기 실리콘 층 위에 형성될 수 있다. 이러한 구조의 실시예에서, 실리콘 카바이드의 표면은 에피택셜 성장 층이나 벌크 단결정으로 구성될 수 있으며, 4H나 6H를 가지는 폴리타잎(polytype)의 실리콘 카바이드 중에서 선택될 수 있다.
본 발명의 또 다른 실시예는 실리콘 카바이드 층, 및 상기 실리콘 카바이드 층 위에 위치하며 오믹 특성을 나타내는 접합을 포함하며, 상기 접합은 Ni1 -xSix(0.5<x<0.67)의 화학식을 가지는 화합물로 형성된, 반도체 구조물이다. 바람직하게는, 상기 접합은 Ni0 .48Si0 .52의 화학식을 가진다.
도 6은 실리콘 카바이드(10), 오믹 접합 층(13), 및 상기 실리콘 카바이드(10) 내에 존재하며 상기 오믹 접합 층(13)에 인접한 반응 영역(14)을 포함하는 실시예를 개략적으로(실제 축척과는 상관 없이) 나타낸 것이다. 상기 반응 영역(14)은 니켈-실리콘 화합물로 대표되며 탄화물 형성을 최소화하거나 배제한 영역이다.
이 실시예에서도, 상기 오믹 접합은 4H나 6H의 폴리타잎(polytype)의 실리콘 카바이드에 대해 형성되는 것이 바람직하며, 실리콘 카바이드의 에피택셜 성장 층이나 단결정에 대해 형성된다. 위에서 설명하였고 또 후술되는 실험 예에서 설명되는 것과 같이, 본 발명은 p-형 및 n-형 실리콘 카바이드에 대한 오믹 특성을 제공한다.
그리고 본 발명의 또 다른 실시예는 상기에서 서술한 오믹 접합 구조를 상기 오믹 접합 위의 금속 배선 층과 혼합시킨 반도체 소자이다. 당 업계에서 일반적으로 사용되는 방식으로 여기서도 사용되는 “금속 배선(metalization)"이라는 용어는 오믹 접합 및 해당 소자를 다른 소자들이나 회로와 연결하기 위한 방법이나 그 구조를 의미한다. 금속 배선의 대표적인 방법들은 당 업계에서 널리 알려져 있으며, Zettering의 ”PROCESS TECHNOLOGY FOR SILICON CARBIDE DEVICES, 2002 INSPEC 페이지 134-3“에서도 논의되었다.
오믹 접합은 거의 모든 반도체 소자에 있어서 적용되는 것이므로, 그러한 소자들을 나열하는 것은 오히려 본 발명을 불분명하게 할 수 있다. 따라서, 오믹 접합이 실리콘 카바이드에 적용되는 경우에 있어서 본 발명이 여러 목적으로 유리하다는 것은 본 기술이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 이해될 수 있을 것이다.
실험예
오믹 접합이 형성될 지역은 먼저 p형 또는 n형으로, 바람직하게는 앞서 설명한 것과 같이 적어도 1015cm-3 이상, 약 1019cm-3 정도의 농도로 실리콘 카바이드 물질을 도핑을 하여 준비된다. 오믹 접합이 형성될 지역은 일반적인 사진 공정을 이용하여 패턴이 형성될 수 있다. 다음으로, 실리콘 박막이 상기의 도핑된 지역의 표면 위로 증착된다. 그 후, 니켈 박막이 실리콘 박막 위로 증착되는데, 실리콘 막의 두께와 니켈 막의 두께의 비는 약 1.81:1 내지 3.65:1이 된다. 초기 열처리로 200 내지 500℃의 저온 열처리를 한 후에, 상기의 두께 비는 실리콘의 원자 분율이 약 0.50 내지 0.67, 바람직하게는 0.52가 되는 균일한 막을 형성하도록 할 것이다. 앞서 기재하였듯이, 이러한 원자 비는 스퍼터링(sputtering) 방식이나 기타 다른 물리 기상 증착법(PVD) 또는 화학 기상 증착법(CVD) 방법 중에서 최종적인 접합의 특성에 악영향을 끼치지 않는 방법에 의해서도 얻어질 수 있을 것이다.
약 200 내지 500℃의 온도 범위는 실리콘과 니켈 막들의 충분한 확산을 제공하기에는 충분히 높은 것이지만, 니켈 또는 실리콘과 실리콘 카바이드 표면 간에 주목할 만한 반응을 일으키기에는 낮은 온도이다.
니켈-실리콘의 2상 상평형도(도 3)에 따르면, 실리콘-리치 니켈 실리사이드 화합물은 이러한 조건들 하에서 실리콘과 니켈 박막이 반응하여 생성된다. 이러한 실리콘-리치 니켈 실리사이드 필름은 도핑된 실리콘 카바이드 표면 위에서 오믹 특성을 나타낸다. 최종적인 오믹 접합의 일반적인 비저항은 p형 접합에 대해서는 10-3 오옴(ohm)*평방센티미터(cm2) 대의 차수를 나타내고, n형 접합에 대해서는 10-5 오옴(ohm)*평방센티미터(cm2) 대의 차수를 나타낸다. 이는 현재 및 장래의 많은 전자 응용들에 있어서 적절한 것으로 기대되며, 따라서 최종 반도체 소자의 금속과의 금속 배선을 위한 증착 외에는 접합 형성을 위한 별도의 공정을 요구하지 않는다.
낮은 비저항의 접합
10-6 ohm-cm2와 같은 더욱 낮은 비저항을 가지는 오믹 접합은 금속 배선을 위한 증착에 앞서서 추가적인 공정을 통해 얻을 수 있다. 도 4의 850℃에서의 니켈-실리콘-탄소의 상평형도에 따르면, 탄소는 실리콘-리치 상 영역에서는 존재할 수 없다. 따라서 실리콘-리치 니켈 실리사이드 막을 실리콘 카바이드 기판과 850℃ 정도에서 어닐링을 하여 흑연(graphite)과 같은 탄소의 평형 상의 발생을 예방하고 실리사이드 접합의 표면 거칠기 특성을 향상시킨다. 앞에서 설명한 바와 같이, 도 6은 잉여 실리콘을 이용하여 탄화를 최소화하고 낮은 저항의 오믹 특성을 얻기 위해 반응 영역(14) 내에 우세하게 존재하는 니켈-실리콘 상을 표현하고 있다. 본 발명의 발명자들은 이러한 거동은 어닐링 공정이 500 내지 900℃의 온도 범위에서 진행될 때 나타나고, 열처리 온도가 증가할수록 접합 저항은 대개 일정하게 감소한다는 것을 발견하였다.
또한, 화학 양론적으로 실리콘이 과잉인 경우의 추가적인 장점으로, 니켈이 응집하려는 경향을 피할 수 있으므로 최종적인 실리콘 접합의 표면 거칠기 특성을 개선할 수 있다. 최종적인 접합은 종전 방식에 의해 형성되는 경우에 비해서 반듯하게 되므로, 소자 제조 공정에 있어서 후속으로 형성되는 막들은 보다 용이하게 형성될 수 있다. 이는 다시 전기장에 의한 절연 파괴에 대한 내성을 향상시킬 수 있고, 소자의 특성 및 신뢰도를 향상할 수 있으며, 생산 수율을 높일 수 있다. 오믹 접합은 대다수의 반도체 소자들에 있어서 필수적인 요소이기 때문에, 본 발명은 금속과 실리콘 카바이드 에피택시나 결정 물질 간에 오믹 접합을 필요로 하는 거의 모든 전자 소자에 대해서 광범위하게 적용 가능하다.
본 발명의 실시예에 따라서 4H의 n형 실리콘 카바이드 위에 형성된 실리콘-리치 니켈 실리사이드 오믹접합은 3.4x10-6 ohm-cm2(표준편차 1.4x10-7, 전송선 모델(TLM)에 의한 상관 계수(R)값 0.99999)의 접합 비저항을 나타냈다.
본 발명의 실시예에 따라서 4H의 p형 실리콘 카바이드 위에 형성된 실리콘-리치 니켈 실리사이드 오믹접합은 2.4x10-3 ohm-cm2(표준편차 1.0x10-4, 전송선 모델(TLM)에 의한 상관 계수(R)값 0.99985)의 접합 비저항을 나타냈다.
이와 같이, p형 재료에 대한 접합이 n형 재료에 대한 접합과 비교해서 저항이 크게 나오고 있으나, 실제 적용에 있어서 요구되는 것은 오믹 접합이고, 낮은 접합 특성까지 필수적으로 요하는 것은 아니다.
상기 도면 및 명세서에서 본 발명에 관한 바람직한 실시예를 설명하였으나, 본 발명은 상기 실시예에 한정되지 아니하며, 본 발명의 실시예로부터 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의한 용이하게 변경되어 균등하다고 인정되는 범위의 모든 변경을 포함한다.

Claims (31)

  1. 실리콘 카바이드에 대한 오믹(ohmic) 접합을 형성하는 방법에 있어서,
    실리콘의 원자 분율이 니켈의 원자 분율보다 크게 되도록, 니켈과 실리콘이 실리콘 카바이드와 반응하는 온도보다 낮은 온도에서 니켈-실리콘 막을 실리콘 카바이드의 표면에 형성하는 단계; 및
    상기 니켈-실리콘 막을, 니켈과 실리콘 각각이 실리콘 카바이드와 반응하는 온도보다 낮으면서 실리콘의 원자 분율이 니켈의 원자 분율보다 큰 니켈-실리콘 화합물이 형성되는 온도로 열처리하는 단계를 포함하는 방법.
  2. 제 1항에 있어서,
    실리콘의 원자 분율이 0.50보다는 높고 약 0.67인 상기 니켈-실리콘 막을 형성하는 단계; 및
    상기 니켈-실리콘 막을, 실리콘의 원자 분율이 0.50보다는 높고 약 0.67 이하인 니켈-실리콘 화합물이 형성되도록, 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    상기 니켈-실리콘 막의 열처리 온도보다 높은 온도 및 유리(free) 탄소가 존재하지 않는 상평형도의 영역 범위 내에서 상기 니켈-실리콘 화합물을 어닐 링(annealing) 하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    상기 니켈-실리콘 막을 열처리하는 단계는 Ni1 -xSix(0.5<x<0.67)의 화학식을 가지는 화합물을 형성하도록 상기 형성된 막을 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서,
    상기 니켈-실리콘 막을 약 200 내지 500℃의 온도에서 열처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 3항에 있어서,
    상기 니켈-실리콘 화합물을 약 400 내지 850℃의 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 1항에 있어서,
    상기 니켈-실리콘 막을 형성하는 단계는, 형성된 막 내에서 실리콘의 원자 분율이 더 크게 되는 두께 비율로 니켈 층과 실리콘 층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서,
    상기 니켈-실리콘 막을 형성하는 단계는, 형성된 막 내에서 실리콘의 원자 분율이 더 크게 되는 두께 비율로 복수개의 니켈 층들과 복수개의 실리콘 층들을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 7항 또는 제 8항에 있어서,
    상기 니켈과 실리콘을 니켈 층에 대한 실리콘 층의 두께비가 약 1.81 내지 3.65가 되도록 형성하는 것을 특징으로 하는 방법.
  10. 제 7항에 있어서,
    상기 실리콘 층을 상기 실리콘 카바이드 표면 위에 형성하고, 이어서 상기 니켈 층을 상기 실리콘 층 위에 형성하는 것을 특징으로 하는 방법.
  11. 제 1항에 있어서,
    상기 니켈-실리콘 막을 형성하는 단계는, 실리콘 카바이드의 표면 위에 니켈과 실리콘을 원하는 비율로 스퍼터링(sputtering) 하여 니켈-실리콘 막을 형성하는 것을 특징으로 하는 방법.
  12. 제 1항에 있어서,
    도핑된 실리콘 카바이드의 표면 위에 상기 니켈-실리콘 막을 형성하는 것을 특징으로 하는 방법.
  13. 제 1항에 있어서,
    실리콘 카바이드의 벌크 단결정 및 실리콘 카바이드의 에피택셜 층으로 구성되는 그룹에서 선택되는 실리콘 카바이드의 표면 위에 상기 니켈-실리콘 막을 형성하는 것을 특징으로 하는 방법.
  14. 제 1항에 있어서,
    4H 및 6H의 폴리타잎(polytype) 실리콘 카바이드의 그룹에서 선택되는 폴리타잎 형태를 가지는 실리콘 카바이드의 표면 위에 상기 니켈-실리콘 막을 형성하는 것을 특징으로 하는 방법.
  15. 실리콘 카바이드 표면 상에서 니켈 층에 대한 실리콘 층의 두께비가 약 1.81 내지 3.65가 되도록 니켈 층과 실리콘 층을 포함하는 니켈-실리콘 막.
  16. 제 15항에 있어서,
    복수의 니켈 층의 두께 합에 대한 복수의 실리콘 층의 두께 합의 비는 약 1.81 내지 3.65인, 복수의 실리콘 층과 복수의 니켈 층을 포함하는 것을 특징으로 하는 니켈-실리콘 막.
  17. 제 15항에 있어서,
    도핑된 실리콘 카바이드 표면을 포함하는 것을 특징으로 하는 니켈-실리콘 막.
  18. 제 15항 또는 제 17항에 있어서,
    제1 실리콘 층은 상기 실리콘 카바이드의 표면 위에 위치하고, 제1 니켈 층은 상기 제1 실리콘 층 위에 위치하는 것을 특징으로 하는 니켈-실리콘 막.
  19. 실리콘 카바이드 층; 및
    상기 실리콘 카바이드 층 위에 위치하며 오믹 특성을 나타내는 접합(contact)을 포함하며,
    상기 접합은 Ni1 -xSix(0.5<x<0.67)의 화학식을 가지는 화합물로 형성된,
    반도체 구조물.
  20. 제 19항에 있어서,
    상기 접합은 Ni0 .48Si0 .52의 화학식을 가지는 것을 특징으로 하는 반도체 구조물.
  21. 제 15항 또는 제 19항에 있어서,
    상기 실리콘 카바이드는 4H 및 6H의 폴리타잎 실리콘 카바이드의 그룹에서 선택되는 폴리타잎 형태를 가지는 것을 특징으로 하는 반도체 구조물.
  22. 제 15항 또는 제 19항에 있어서,
    상기 실리콘 카바이드는 에피택셜 층 또는 벌크 단결정을 포함하는 것을 특징으로 하는 반도체 구조물.
  23. 제 19항에 있어서,
    상기 실리콘 카바이드는 p-형 또는 n-형인 것을 특징으로 하는 반도체 구조물.
  24. 제 19항에 있어서,
    약 10-3 내지 10-5 ohm-cm2의 비저항(resistivity)을 가지는 것을 특징으로 하는 반도체 구조물.
  25. 제 19항에 있어서,
    약 10-5 내지 10-7 ohm-cm2의 비저항(resistivity)을 가지는 것을 특징으로 하는 반도체 구조물.
  26. 제 19항에 있어서,
    상기 오믹 접합 상부에 위치하는 금속 배선층을 포함하며,
    상기 오믹 접합은 약 10-4 ohm-cm2 이상의 비저항을 가지는 것을 특징으로 하는 반도체 소자.
  27. 제 26항에 있어서,
    상기 오믹 접합은 약 10-5 내지 10-6 ohm-cm2의 비저항을 가지는 것을 특징으로 하는 반도체 소자.
  28. 제 19항에 있어서,
    상기 접합은 n-형 실리콘 카바이드 표면 상에 위치하는 오믹 접합이고, 상기 오믹 접합은 약 3x10-6 내지 4x10-6 ohm-cm2의 접합 비저항을 가지는 것을 특징으로 하는 반도체 구조물.
  29. 제 28항에 있어서,
    약 3.4x10-6 ohm-cm2의 접합 비저항을 가지고, 이때 표준편차는 1.4x10-7이고, 전송선 모델(TLM)에 의한 상관 계수(R)값은 0.99999인 것을 특징으로 하는 오믹 접 합.
  30. 제 19항에 있어서,
    상기 접합은 p-형 실리콘 카바이드 표면 위의 오믹 접합이고, 상기 오믹 접합은 약 2x10-3 내지 3x10-3 ohm-cm2의 접합 비저항을 가지는 것을 특징으로 하는 반도체 구조물.
  31. 제 30항에 있어서,
    약 2.4x10-3 ohm-cm2의 접합 비저항을 가지고, 이때 표준편차는 1.0x10-4이고, 전송선 모델(TLM)에 의한 상관 계수(R)값은 0.99985인 것을 특징으로 하는 오믹 접합.
KR1020077002840A 2004-07-06 2005-06-30 실리콘 카바이드 반도체 장치를 위한 실리콘-리치니켈-실리사이드 오믹 접합 KR101144882B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/884,930 US20060006393A1 (en) 2004-07-06 2004-07-06 Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
US10/884,930 2004-07-06
PCT/US2005/023487 WO2006014346A2 (en) 2004-07-06 2005-06-30 Silicon-rich nickel-silicide ohmic contacts for sic semiconductor devices

Publications (2)

Publication Number Publication Date
KR20070032803A true KR20070032803A (ko) 2007-03-22
KR101144882B1 KR101144882B1 (ko) 2012-05-14

Family

ID=35519824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002840A KR101144882B1 (ko) 2004-07-06 2005-06-30 실리콘 카바이드 반도체 장치를 위한 실리콘-리치니켈-실리사이드 오믹 접합

Country Status (9)

Country Link
US (2) US20060006393A1 (ko)
EP (1) EP1774577A2 (ko)
JP (1) JP5437576B2 (ko)
KR (1) KR101144882B1 (ko)
CN (1) CN100517574C (ko)
AU (2) AU2005270089A1 (ko)
CA (1) CA2572959C (ko)
TW (1) TWI270936B (ko)
WO (1) WO2006014346A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP4140648B2 (ja) * 2006-11-02 2008-08-27 住友電気工業株式会社 ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
US20080108190A1 (en) * 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US8377812B2 (en) * 2006-11-06 2013-02-19 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US8563372B2 (en) * 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
KR20130056844A (ko) * 2010-04-14 2013-05-30 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
DE102011013375A1 (de) 2011-03-09 2012-09-13 Marianne Auernhammer Ohmscher Kontakt auf Siliziumkarbid
CN102231363B (zh) * 2011-05-17 2012-11-07 中国电子科技集团公司第十三研究所 一种低比接触电阻、低粗糙度欧姆接触制作方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP2014003252A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN102931224A (zh) * 2012-08-21 2013-02-13 中国科学院微电子研究所 用于P-SiC欧姆接触的界面过渡层复合结构及其制备方法
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
GB201405800D0 (en) * 2014-03-31 2014-05-14 Isis Innovation Process
JP6350106B2 (ja) * 2014-08-20 2018-07-04 住友電気工業株式会社 炭化珪素半導体装置
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
GB2553849A (en) * 2016-09-19 2018-03-21 Anvil Semiconductors Ltd Method of reducing device contact resistance
US10629686B2 (en) * 2018-08-02 2020-04-21 Semiconductor Components Industries, Llc Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
CN109979813B (zh) * 2019-03-28 2020-12-11 厦门市三安集成电路有限公司 一种低温碳化硅欧姆接触的制备方法及金属结构
DE102019207866A1 (de) * 2019-05-29 2020-12-03 Robert Bosch Gmbh Verfahren zur Erzeugung eines ohmschen Kontakts auf einer Rückseite eines Siliziumkarbidsubstrats und ohmscher Kontakt
US11282927B2 (en) 2020-06-02 2022-03-22 Cree, Inc. Contact structures for semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662063A (en) * 1986-01-28 1987-05-05 The United States Of America As Represented By The Department Of The Navy Generation of ohmic contacts on indium phosphide
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
JP3079851B2 (ja) * 1993-09-28 2000-08-21 富士電機株式会社 炭化けい素電子デバイスの製造方法
JP3085078B2 (ja) * 1994-03-04 2000-09-04 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5442200A (en) * 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
SE504916C2 (sv) * 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
US6388272B1 (en) * 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
AU2001255874A1 (en) 2000-05-02 2001-11-12 Case Western Reserve University Method for low temperature formation of stable ohmic contacts to silicon carbide
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
CA2322595C (en) 2000-10-06 2009-05-05 Konstantinos Zekentes Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
AU2003280487A1 (en) * 2002-06-28 2004-01-19 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array
US6815323B1 (en) * 2003-01-10 2004-11-09 The United States Of America As Represented By The Secretary Of The Air Force Ohmic contacts on n-type silicon carbide using carbon films
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy

Also Published As

Publication number Publication date
TWI270936B (en) 2007-01-11
KR101144882B1 (ko) 2012-05-14
CN101124660A (zh) 2008-02-13
CA2572959C (en) 2014-03-18
US20080116464A1 (en) 2008-05-22
WO2006014346A3 (en) 2006-09-21
CA2572959A1 (en) 2006-02-09
JP5437576B2 (ja) 2014-03-12
AU2005270089A1 (en) 2006-02-09
WO2006014346A2 (en) 2006-02-09
AU2010200045A1 (en) 2010-01-28
US7875545B2 (en) 2011-01-25
EP1774577A2 (en) 2007-04-18
US20060006393A1 (en) 2006-01-12
CN100517574C (zh) 2009-07-22
TW200620432A (en) 2006-06-16
JP2008506258A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
KR101144882B1 (ko) 실리콘 카바이드 반도체 장치를 위한 실리콘-리치니켈-실리사이드 오믹 접합
JP2008506258A5 (ko)
US5980265A (en) Low resistance, stable ohmic contacts to silicon carbide, and method of making the same
Nicolet Ternary amorphous metallic thin films as diffusion barriers for Cu metallization
JP3930561B2 (ja) オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法
US11817481B2 (en) Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
CN102473602B (zh) 欧姆电极及其形成方法
JPS62126627A (ja) 三次元エピタキシヤル構造体の製造方法
US20040099866A1 (en) Electrode for silicon carbide semiconductor, silicon carbide semiconductor element comprising the electrode, and production method therefor
Tsukimoto et al. Electrical properties and microstructure of ternary Ge∕ Ti∕ Al ohmic contacts to p-type 4H–SiC
JP2006190749A (ja) 半導体素子および電界効果トランジスタ
US6770912B2 (en) Semiconductor device and method for producing the same
US5571391A (en) Electrode structure and method for fabricating the same
WO2001084609A1 (en) Method for low temperature formation of stable ohmic contacts to silicon carbide
US6747291B1 (en) Ohmic contacts on p-type silicon carbide using carbon films
Jennings et al. Bow Free 4 ″Diameter 3C-SiC Epilayers Formed upon Wafer-Bonded Si/SiC Substrates
US4517121A (en) Method of increasing the supraconductive critical temperature in quasi unidimensional organic supraconductors and new supraconductive compounds thus obtained
JP3086561B2 (ja) 半導体ダイヤモンド層に対する耐熱性オーミック電極及びその形成方法
JP2000236099A (ja) ＳｉＣショットキーダイオードの製造方法
US20060189108A1 (en) Suppressing formation of metal silicides on semiconductor surfaces
d'Heurle Interfaces in silicides
Ho et al. Uniform void-free epitaxial CoSi2 formation on STI bounded narrow Si (100) lines by template layer stress reduction
Tan et al. Implanted Contacts for Diamond Semiconductor Devices
Mohney Metallurgical studies of the nickel/indium phosphate, palladium/indium phosphate, and platinum/indium phosphate systems and their application to the design of electrical contacts to indium phosphate
PL224697B1 (pl) Struktura do wytwarzania kontaktu omowego do podłoża z węglika krzemu typu n oraz sposób wytwarzania kontaktu omowego do podłoża z węglika krzemu typu n

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8