CN102473602B - 欧姆电极及其形成方法 - Google Patents

欧姆电极及其形成方法 Download PDF

Info

Publication number
CN102473602B
CN102473602B CN201080034296.9A CN201080034296A CN102473602B CN 102473602 B CN102473602 B CN 102473602B CN 201080034296 A CN201080034296 A CN 201080034296A CN 102473602 B CN102473602 B CN 102473602B
Authority
CN
China
Prior art keywords
ohmic electrode
electrode layer
sic semiconductor
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080034296.9A
Other languages
English (en)
Other versions
CN102473602A (zh
Inventor
关章宪
杉本雅裕
川桥宪
高桥康夫
前田将克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102473602A publication Critical patent/CN102473602A/zh
Application granted granted Critical
Publication of CN102473602B publication Critical patent/CN102473602B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种用于p型SiC半导体的欧姆电极和形成欧姆电极的方法。所述欧姆电极具有欧姆电极层，其具有非晶结构并由Ti(1?x?y)Si(x)C(y)三元膜制成，所述三元膜的组成比例在由用式x＝0(0.35≤y≤0.5)、式y＝1.778(x?0.375)2+0.1(0≤x≤0.375)、式y＝?1.120x+0.5200(0.1667≤x≤0.375)和式y＝?2.504x2?0.5828x+0.5(0≤x≤0.1667)表示的两条直线和两条曲线所包围的并且排除由式x＝0表示的所述直线的组成范围内。所述欧姆层直接层叠在p型SiC半导体的表面上。

Description

欧姆电极及其形成方法
技术领域
本发明涉及用于p型SiC半导体的欧姆电极及其形成方法。更具体而言，本发明涉及用于p型SiC半导体的欧姆电极及其形成方法，所述欧姆电极具有表面平滑度得以改善并且其中Ti(z)Si(x)C(y)中的x、y和z(z＝1-x-y)在规定范围内的欧姆电极层，所述欧姆电极层直接层叠在p型SiC半导体上。
背景技术
SiC单晶具有热和化学非常稳定、机械强度优异并且耐辐射的特征。此外，SiC单晶具有在例如介电击穿电压和热导率方面比硅(Si)单晶高的优异性能。用掺杂剂掺杂SiC单晶形成p型或n型导电载体，并且载体的电子特性容易通过调节用掺杂剂掺杂SiC单晶的方式来调节。SiC单晶具有宽的带隙(4H型单晶SiC具有约3.3eV的带隙，6H型单晶SiC具有约3.0eV的带隙)。因此，通过现有半导体材料如Si单晶或砷化镓(GaAs)单晶不能实现的高温、高频、击穿电压和环境耐性可以通过SiC单晶来实现。因此，期待SiC单晶作为下一代半导体材料。
另一方面，已知半导体器件的实际应用要求表现出良好欧姆性能的电极，即欧姆电极。表现出良好欧姆性能的电极是指表现出与电流的方向和电压的幅值无关地具有电流和电压之间线性(即没有非线性)的关系的电流-电压特性并且允许电流在两个方向上平稳流动。然而，在p型SiC半导体的情况下，目前尚未建立用于稳定地形成欧姆电极的技术。因此，已经提出了多种关于开发用于p型SiC半导体的欧姆电极的建议。
例如，日本专利申请公开1-20616(JP-A-1-20616)描述了一种方法，其中将Al和Si顺序层叠在p型SiC单晶上并随后进行热处理以形成欧姆电极。更具体而言，JP-A-1-20616描述了一种形成用于p型SiC半导体的电极的方法，其中将p型SiC单晶的载体浓度设定为等于或高于1×1017/cm3的值，并且将热处理温度设定为400℃至500℃。日本专利申请公开2003-86534(JP-A-2003-86534)描述了一种用于SiC半导体的欧姆电极，其通过将电极连接到第一反应层来形成，所述第一反应层通过热处理以膜的形式形成在p型SiC半导体衬底上并且包含C、Si、Al和与Si形成金属间化合物的磁性材料。JP-A-2003-86534还描述了一种形成用于SiC半导体的欧姆电极的方法，其包括将Al膜和Ni膜层叠到p型SiC半导体衬底上的第一步、在真空中实施热处理以形成第一反应层的第二步和将电极连接至第一反应层的第三步。
日本专利申请公开2008-78434(JP-A-2008-78434)描述了一种形成不包含诸如Al4C3、Ti5Si3Cx和TiC的副产物的半导体器件的方法。该方法包括形成与SiC半导体层接触的Ti层的第一步和将SiC半导体层和Ti层的温度升高至高于第一参考温度(Ti和Al在该温度下相互反应以产生Al3Ti)并且低于第二参考温度(Al3Ti和SiC在该温度下相互反应以产生Ti3SiC2)以及在Ti层上形成Al层的第二步。在第二步中，SiC半导体层的SiC与Al3Ti相互反应以产生Ti3SiC2并且由此形成与SiC半导体欧姆接触的Ti3SiC2层。然而，前述公开并未描述热处理之后电极表面的平滑度。
日本专利申请公开2008-78435(JP-A-2008-78435)描述了一种形成具有低接触电阻并且不包含诸如Al4C3、Ti5Si3Cx和TiC的副产物的半导体器件的方法。该方法包括形成与SiC半导体层接触的Ti层的第一步，在Ti层上形成Al层的第二步，使SiC半导体层、Ti层和Al层在高于第一参考温度(Ti和Al在该温度下相互反应以产生Al3Ti)并且低于第二参考温度(Al3Ti和SiC在该温度下相互反应以产生Ti3SiC2)经受热处理并且由此形成Al3Ti层的第三步骤，和在由Ti和Al形成Al3Ti的反应完成之后使SiC半导体层和Al3Ti层在高于第二参考温度的温度下经受热处理以形成与SiC半导体层欧姆接触的Ti3SiC2的第四步骤。然而，前述公开并未描述热处理之后电极表面的平滑度。
日本专利申请公开2008-227174(JP-A-2008-227174)描述了一种在p型4H-SiC衬底上形成欧姆电极的方法。该方法包括将第一Al层、Ti层和第二Al层(每个层都具有1nm至60nm的厚度)顺序层叠在p型4H-SiC衬底上的层叠步骤，和在非氧化气氛中通过热处理利用第一Al层作为用于反应的介质来形成SiC衬底和Ti层的合金层的合金化步骤。然而，前述公开并未描述热处理之后电极表面的平滑度。此外，一些前述相关技术采用沉积和退火(DA)法。根据DA法，当形成用于p型SiC半导体的欧姆电极时，以层叠的方式形成Al沉积膜和Ti沉积膜(其对反应而言实际上是不必要的)以形成Ti3SiC2层，并且在约1000℃温度下实施热处理。这种热处理导致用作半导体材料的SiC和其上沉积的Ti和Al的界面反应，以及由Ti3SiC2制成的并且与SiC半导体接触的薄的中间半导体层的形成。
在形成根据相关技术的电极的方法中，难以在SiC半导体上的整个电极部分上形成具有均匀厚度的、由Ti3SiC2制成的中间半导体层，并且在电极部分和中间半导体层之间的界面上产生作为副产物的例如Al4C3、Ti5Si3Cx和TiC的化合物。由于存在这些副产物的界面区域的接触电阻高，所以难以将SiC半导体上的电极的接触电阻降低至合适的欧姆电阻。Al与SiC反应形成合金并且不均匀地腐蚀SiC。结果，电极表面变粗糙，并且难以布线到外部。为了在p型SiC半导体上形成低电阻欧姆电极，使直接位于电极下方的半导体区域经受重掺杂处理以降低肖特基势垒的厚度的方法如在其它p型宽带隙半导体的情况下那样有效。然而，在根据相关技术的DA方法中，由于利用了半导体衬底和沉积膜之间的界面反应，所以经受重掺杂处理的直接位于电极下方的半导体区域在界面反应中消耗掉。
如前所述，根据相关技术，获得显示出低平滑度或低欧姆性能的电极。尽管平滑度通过降低热处理的温度而略微提高，但是界面反应不进行，并且只获得表现出低欧姆性能和高接触电阻的电极。因此，本发明人对具有由Ti3SiC2制成并且直接层叠在p型SiC半导体表面上的欧姆电极层的欧姆电极以及形成欧姆电极的方法申请了专利，即日本专利申请2009-020850。
作为进一步研究的结果，本发明人发现，尽管根据前述专利申请中描述的发明获得了显示出良好欧姆性能的欧姆电极，但是组成比例需要严格控制。此外，本发明人发现，因为电极层具有多晶结构，所以在电极层中存在晶粒边界，并且如果电极表面暴露在形成电极之后的步骤中，则电极可能因化学品渗透到晶粒边界中而被腐蚀。
发明内容
本发明提供一种用于p型SiC半导体的欧姆电极，其具有欧姆电极层，所述欧姆电极层具有欧姆性能并且具有非晶结构，所述欧姆电极层直接层叠在p型SiC半导体的表面上。此外，本发明提供一种形成用于p型SiC半导体的欧姆电极的方法。
本发明的第一方面涉及一种用于p型SiC半导体的欧姆电极，其中欧姆电极层直接层叠在p型SiC半导体的表面上，所述欧姆电极层形成所述欧姆电极，所述欧姆电极层具有非晶结构并且由Ti(1-x-y)Si(x)C(y)三元膜制成，所述三元膜的组成比例在由式x＝0(0.35≤y≤0.5)、式y＝-1.120x+0.5200(0.1667≤x≤0.375)、式y＝1.778(x-0.375)2+0.1(0≤x≤0.375)和式y＝-2.504x2-0.5828x+0.5(0≤x≤0.1667)表示的两条直线和两条曲线所包围的并且排除由式x＝0表示的所述直线的组成范围内。
本发明的第二方面涉及形成用于p型SiC半导体的欧姆电极的方法。根据所述方法，将欧姆电极层直接层叠在p型SiC半导体的表面上，所述欧姆电极层形成所述欧姆电极，所述欧姆电极层具有非晶结构并且由Ti(1-x-y)Si(x)C(y)三元膜制成，所述三元膜的组成比例在由式x＝0(0.35≤y≤0.5)、式y＝-1.120x+0.5200(0.1667≤x≤0.375)、式y＝1.778(x-0.375)2+0.1(0≤x≤0.375)和式y＝-2.504x2-0.5828x+0.5(0≤x≤0.1667)表示的两条直线和两条曲线所包围的并且排除由式x＝0表示的所述直线的组成范围内。
本发明的第三方面涉及一种形成用于p型SiC半导体的欧姆电极的方法。根据所述方法，使p型半导体的表面经受预溅射沉积处理；和通过溅射沉积，将欧姆电极层直接层叠在所述p型SiC半导体的表面上，所述欧姆电极层形成所述欧姆电极，所述欧姆电极层由Ti(1-x-y)Si(x)C(y)三元膜制成，所述三元膜的组成比例在由式x＝0(0.35≤y≤0.5)、式y＝-1.120x+0.5200(0.1667≤x≤0.375)、式y＝1.778(x-0.375)2+0.1(0≤x≤0.375)和式y＝-2.504x2-0.5828x+0.5(0≤x≤0.1667)表示的两条直线和两条曲线所包围的并且排除由式x＝0表示的所述直线的组成范围内。在所述溅射沉积期间，溅射室内的温度调节为不出现所述电极层的结晶的温度，和在所述溅射沉积之后禁止在出现所述电极层的结晶的温度下的热处理。
在本发明方面中的电极层的特性由测量方法规定，所述测量方法将在本发明的实施例部分中描述。
根据本发明的前述方面，能够获得用于p型SiC半导体的欧姆电极，其中具有欧姆性能并且具有非晶结构的欧姆电极层直接层叠在p型SiC半导体的表面上。此外，根据本发明的前述方面，能够容易地获得用于p型SiC半导体的欧姆电极，其中具有欧姆性能并且具有非晶结构的欧姆电极层直接层叠在p型SiC半导体的表面上。
附图说明
参考附图，在本发明示例性实施方案的以下详细说明中将描述本发明的特征、优点和技术以及工业重要性，附图中类似的附图标记指类似的元件/要素，其中：
图1是显示根据本发明一个实施方案的用于p型SiC半导体的欧姆电极的示意图；
图2是显示根据相关技术的用于p型SiC半导体的欧姆电极的一个实例的示意图；
图3是显示三种元素即Ti、Si和C之间的组成比例的组成范围的图，在该组成范围内显示出欧姆性能；
图4是根据本发明一个实施例的用于p型SiC半导体的欧姆电极的TEM照片的复印件；
图5是根据一个对比例的用于p型SiC半导体的欧姆电极的TEM照片的复印件；
图6是显示根据本发明实施例的用于p型SiC半导体的欧姆电极的电流-电压特性的图；
图7是显示根据本发明另一实施例的用于p型SiC半导体的欧姆电极的电流-电压特性的图；
图8是显示根据一个对比例的用于p型SiC半导体的欧姆电极的电流-电压特性的图；
图9是显示根据另一对比例的用于p型SiC半导体的欧姆电极的电流-电压特性的图；
图10是显示对比例中通过DA方法利用Al/Ti 5形成的电极的电流-电压特性和在SiC经受热处理之后的电流-电压特性的图；
图11是显示根据本发明实施方案的形成用于p型SiC半导体的欧姆电极的方法的概要的示意图；
图12是显示根据相关技术的形成用于p型SiC半导体的欧姆电极的方法的示意图；
图13是显示作为根据本发明的用于p型SiC半导体的欧姆电极的一个应用实例的由SiC制成的场效应晶体管的示意图；
图14是显示作为根据本发明的用于p型SiC半导体的欧姆电极的另一应用实例的具有垂直结构的碳化硅N沟道功率场效应晶体管的示意图；和
图15是显示作为根据本发明的用于p型SiC半导体的欧姆电极的又一应用实例的具有垂直结构的碳化硅N沟道绝缘栅双极晶体管的示意图。
具体实施方式
下面将参考附图详细描述本发明。如从图1和图2之间的比较明显可见的，根据本发明一个实施方案的用于p型SiC半导体的欧姆电极是Ti(1-x-y)Si(x)C(y)三元膜(其组成比例在特定组成范围内)，具有非晶结构，具有不包含杂质的欧姆电极层，并且如图1所示表现出良好表面平滑度，而根据相关技术的用于p型SiC半导体的欧姆电极因为金属间化合物(TiAl3)的混合层和Al凝结在包含Ti3SiC2和副产物的中间半导体层上而表现出低表面平滑度(如图2所示)。
参考图3，根据本发明的欧姆电极层因为Ti(1-x-y)Si(x)C(y)三元膜的存在而获得欧姆性能，所述三元膜的组成比例在由三角形坐标(Ti、Si和C作为其顶点)上的以下显示的式(I)至(IV)所表示的两条直线和两条曲线所包围的组成范围内(所述范围排除直线x＝0)，并且因此在包括这些直线和曲线(除直线x＝0之外)的组成范围内；(I)x＝0(0.35≤y≤0.5)，(II)y＝1.778(x-0.375)2+0.1(0≤x≤0.375)，(III)y＝-1.120x+0.5200(0.1667≤x≤0.375)，(IV)y＝-2.504x2-0.5828x+0.5(0≤x≤0.1667)。在图3中的组成范围内的五个点3、4、5、6和7上获得欧姆性能，并且获得具有欧姆性能的电极层而无需严格控制其组成比例。应当注意，在位于组成范围以外的三个点1、2和8处未获得欧姆性能。
另外，参考图4和5，根据本发明的欧姆电极层具有非晶结构，具有光滑的表面图案，其整体均一，并且不具有任何晶粒边界，如图4所示的，而具有多晶结构的Ti3SiC2欧姆电极层在层中及其表面上均具有晶粒边界，如图5所示。
如上所述，根据本发明的欧姆电极层具有非晶结构，其整体均一，并且没有任何晶粒边界。因此，可以防止暴露的欧姆电极层被化学品(例如，包含诸如酸或强酸或弱碱性组分的显影溶液)腐蚀或者在形成欧姆电极之后的步骤如布线和加工步骤或半导体步骤期间被化学品渗透。也就是说，根据本发明的欧姆电极层可在耐腐蚀性、耐化学品性和耐化学品渗透性方面得以改进。此外，根据本发明的欧姆电极层具有光滑的表面图案，因此容易进行到外部的布线。与之相比，具有多晶结构的前述Ti3SiC2欧姆电极层具有晶粒边界。因此，在形成欧姆电极之后的步骤中使用的前述化学品渗透到晶粒边界即晶粒之间的间隙中。结果，晶粒边界增大，从而增加了不规则度并因此可使布线等变得困难。此外，累积在晶粒边界上的化学品可腐蚀电极层自身或其它电极材料或布线材料(例如，Al、AlSi、和Cu等)。此外，产生具有多晶结构的前述Ti3SiC2欧姆电极层要求严格的组成比例控制。另外，Ti、Si和C的溅射膜形成特性根据每种溅射设备的特性而变化，因此难以实现准确的Ti3SiC2组成比例。此外，由于上述原因，当使用一些类型的溅射设备时，尽管使用Ti3SiC2作为溅射靶，但是可能获得不同的组成比例。此外，在一些情况下，可能因为溅射沉积期间的累积使用所导致的组成比例偏差而不能获得欧姆性能。因而，在偏差的组成比例具有一定的值时尽管进行热处理也可能不出现欧姆性能。由于这些原因等，成品率降低，并且靶的使用可能是不可能的。
参考图6和7以及图8和9，应当理解，其组成比例在组成范围内的欧姆电极层表现出低电阻欧姆性能，甚至当p型SiC半导体的表面为Si面或C面(如图6和7所示)时也是如此，而组成比例在组成范围以外的电极层未表现出欧姆性能(如图8和9所示)。此外，参考图10，应当理解，当沉积Ti和Al以形成根据相关技术的沉积膜时，未获得欧姆性能(除非实施热处理)，并且通过热处理使表面平滑度劣化。
另外，参考图11和12，认为形成根据本发明实施方案的用于p型SiC半导体的欧姆电极的方法设计为通过满足四个处理条件将欧姆电极层直接层叠到p型SiC半导体的表面上，即：(1)将三元复合膜的组成比例设定为在组成范围内的组成比例Ti(1-x-y)Si(x)C(y)，(2)在溅射(也称为溅镀)期间防止晶化，(3)禁止在溅射之后在高温下进行热处理，和(4)进行预溅射沉积处理(反溅射)，而形成根据相关技术的用于p型SiC半导体的欧姆电极的方法设计为将Ti/Al层叠膜沉积到p型SiC半导体的表面上，并且在高温下实施热处理。在根据相关技术的方法中，在欧姆电极上产生诸如Al4C3、Ti5Si3Cx、TiC等副产物，在Ti3SiC2欧姆电极层上形成作为包含Al或Al凝结的组份的金属间化合物(TiAl3)的层。因此，这些层的表面平滑度低，导致欧姆性能劣化。
在本发明的前述实施方案中，考虑到避免在溅射期间结晶，通过例如冷却SiC半导体衬底来抑制沉积室中的温度升高，从而防止RF功率(高频溅射)过度增加，控制室内压力等。适宜的是将前述溅射沉积期间的温度设定为等于或低于10℃，借助于或不借助于例如冷却剂或冷却介质，例如氟化惰性冷却介质如Galden、Fluorinert等。此时，认为沉积膜通过从气相快速固化而呈非晶结构。此外，当在沉积之后加热暴露的Ti-Si-C欧姆电极(例如在后续步骤中)时，优选的是Ti-Si-C电极层的表面温度等于或低于800℃，尤其是等于400℃。此外，适宜的是RF功率(高频溅射)等于或小于600W，例如100W至600W，并且尤其为100W至300W。如果RF大，则倾向于产生微晶。此外，优选的是沉积室中的压力为0.1Pa至10Pa，尤其为1Pa至5Pa。此外，可以提及沉积技术中通常采用的化学清洁或物理清洁如反溅射作为前述预溅射沉积处理。
用于形成根据本发明的p型SiC半导体的SiC不做具体限制，并且可以提及多种类型如3C-SiC、4H-SiC、6H-SiC等。然而，在本发明中，可以使用具有任一种晶体结构的SiC，并且优选使用4H-SiC。这些SiC(为单晶)中的每一种均根据所属领域内已知的方法机械切割成Si面和C面。由此获得的Si面和C面(优选Si面)可以用作其上直接层叠欧姆电极的表面。由于该SiC是非常硬的材料，所以难以增加切除部分的平坦度。如果将金属电极压力接合至p型SiC半导体衬底，则金属电极与p型SiC半导体接合，其间留下空隙，并且难以获得低电阻接触。因此，一般而言，沉积电极组件以层叠到p型SiC半导体上。然而，本发明使得可以通过欧姆电极层的直接层叠来获得低电阻接触。根据本发明的SiC半导体通过根据已知方法用合适的掺杂剂掺杂SiC形成p型载体、和通过调节用掺杂剂掺杂SiC的方式调节载体的电子特性而获得。电子特性通常在层叠欧姆电极层之前调节，但是可以在层叠欧姆电极层之后调节。
可以提及如图10所示的在充分清洁和净化的SiC半导体衬底表面上形成由组成范围内的组成比例的Ti、Si和C构成的三元沉积膜的方法作为形成由组成范围内的组成比例的Ti、Si和C构成的三元膜的方法。前述三元沉积膜可以通过利用沉积设备如高频磁控溅射设备、在如下条件下沉积作为靶的包含上述元素组成范围内的组成比例的上述元素即Ti、Si和C的给定材料，例如Ti、Si和C(碳)的粉末、团块或模制物，Ti、SiC和C的粉末、团块或模制物，Ti、Si和TiC的粉末、团块或模制物，或在TiC+Ti5Si3Cx两相平衡组成范围、Ti C+Ti5Si3Cx三相平衡组成范围和Ti C+Ti5Si3Cx+Ti三相平衡组成范围之一的粉末、团块或模制物来形成：放电气氛为稀有气体气氛如Ar气氛，输出为600W或更低、例如100W至600W、特别地100W至300W和优选200W至300W的Ar正向输出，压力为0.1Pa至10Pa，尤其为1Pa至5Pa，并且沉积时间段为例如5秒至500秒，优选10秒至360秒。
根据前述方法，溅射-沉积膜不要求任何高温热处理。因此，通过在使用其组成比例在组成范围内的Ti(z)Si(x)C(y)三元膜的前述条件下将三元膜(沉积膜)层叠到SiC半导体的净化表面上，可以获得在沉积时为平滑状态的、显示出欧姆性能并且具有非晶结构的欧姆电极。由于可以拓宽组成范围，所以溅射装置对欧姆性质不施加或几乎不施加影响。由于电极层具有非晶结构，所以没有由多晶导致的晶粒边界。尽管尚未解释在p型SiC半导体的界面上表现出欧姆性能的机理(根据该机理，通过前述方法获得具有在组成范围内的组成比Ti(z)Si(x)C(y)并具有非晶结构的三元电极膜)，但是认为由于有效形成具有降低的肖特基势垒或隧穿现象的界面电子结构所以获得了欧姆性能。
在本发明中，具有非晶结构并且具有组成范围内的组成比Ti(z)Si(x)C(y)的欧姆电极层可以通过层叠具有组成范围的组成比和优选500nm或更少、尤其是5nm至500nm的厚度的三元膜，直接层叠在p型SiC半导体上。此外，在本发明中，具有欧姆电极层的用于p型SiC半导体的欧姆电极可以通过引入前述预沉积处理而容易地获得，所述欧姆电极层表现出良好的表面平滑度(即低于0.1μm、尤其是0.05μm或更低的表面粗糙度)、表现出良好的欧姆性能并且具有非晶结构。
根据本发明，可以形成具有非晶结构的Ti(z)Si(x)C(y)电极层，所述Ti(z)Si(x)C(y)电极层与SiC半导体衬底接触、在整个电极部分上是薄的并且具有均匀的厚度；并且可以抑制在SiC半导体和电极部分之间的界面上产生Al4C3、Ti5Si3Cx、TiC、Al3Ti等的副反应。因此，认为可以获得具有良好的欧姆性能并且具有非晶结构的欧姆电极。此外，根据本发明，可以通过化学和/或物理清洁p型SiC半导体的表面和通过沉积直接形成电极膜的简化过程来形成具有非晶结构的欧姆电极，该欧姆电极与SiC接触、是薄的并且具有光滑的表面。此外，同时，根据本发明，可以增强对化学品的耐性和因氧化性气体的气氛而腐蚀的耐性，并且可以改进工艺成本、性能和可靠性。
下文将描述本发明的实施例和对比例。在以下实施例中，根据下述方法评价样品的特性。应注意，以下测量方法是实例，并且可以在其它等同条件下利用其它等同装置来进行测量。1)对于计算电极层的组成比例的方法，该组成比例由材料的组成比例或借助于电子探针X射线微分析仪(EPMA)来计算。2)对于测量电极层的欧姆性能的方法，该测量利用用于测量电极间的电流-电压(I-V)特性的装置即高精度数字万用表R6581(由Advantest Corporation生产)或常压电源KX-100H(由Takasago Ltd.生产)来进行。3)对于测量电极层的结构的方法，通过TEM观察电极的横截面，并且从Ti(z)-Si(x)-C(y)沉积膜的照片来确定是否是非晶结构或结晶结构。4)对于测量电极层的表面粗糙度的方法，借助于触针接触型表面粗糙度测量设备surf编码SE-40C(由Kosaka Laboratory Ltd.生产)(检测器型号：DR-30)来测量。
实施例1
作为半导体衬底材料，使用厚度为369μm、比电阻为75Ωcm至2500Ωcm和平面取向为朝向(11-20)偏离8°的(0001)的p型4H-SiC，并且形成Si面(为了证实，也形成C面)作为其上形成电极的表面。作为沉积条件，采用高频磁控溅射沉积和具有表1(图3中的3号)中显示的元素之间的组成比例的Ti、Si和C(纯度：Ti：99.9％、Si：99.99％和C：99.99％)的溅射靶。通过在沉积之前、在作为放电气氛的Ar气氛中、在200W的高频输出下实施衬底清洁处理300秒，然后在作为放电气氛的Ar气氛中、在1Pa至4Pa的压力下、和在200W至300W的高频输出下沉积为350nm的膜厚度，来形成由Ti(z)-Si(x)-C(y)制成的电极层。评价所得电极的各自特性。图4显示电极横截面的TEM照片的复印件，图6显示I-V特性的测量结果。表1显示由图6确定的对欧姆性能的确定结果以及其它实施例的结果。从图4明显可见，在实施例1中获得的电极层具有非晶结构。此外，所得电极层的表面粗糙度为0.05μm，并且电极层显示出良好的表面平滑度。
对比例1
使实施例1中获得的由Ti(z)-Si(x)-C(y)制成的电极层在约1000℃经受热处理15分钟。图5显示热处理之后电极层的横截面的TEM照片。评价所得电极层的各自特性。图5显示电极的横截面的TEM照片的复印件。此外，测量显示，表面粗糙度为0.1μm至0.2μm，并且表面平滑度略微降低。图5显示了具有非晶结构的Ti(z)-Si(x)-C(y)电极层通过热处理而多晶化。
实施例2
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的4号)之外，以与实施例1中相同的方式在p型SiC半导体的Si面上形成Ti(z)-Si(x)-C(y)电极层。表1显示基于所得电极的I-V特性做出的对欧姆性能的确定结果。表1显示，在实施例2中获得的电极层具有良好的欧姆性能(Si面)。此外，从这些结果和膜形成条件判断，其意味着在实施例2中获得的电极层具有非晶结构并且具有良好的表面平滑度，与在实施例1中获得的电极层的情形一样。
实施例3
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的5号)之外，以与实施例1中相同的方式在p型SiC半导体的Si面上形成Ti(z)-Si(x)-C(y)电极层。表1显示基于所得电极的I-V特性做出的对欧姆性能的确定结果。表1显示，在实施例3中获得的电极层具有良好的欧姆性能(Si面)。此外，从这些结果和膜形成条件判断，其意味着在实施例3中获得的电极层具有非晶结构并且具有良好的表面平滑度，与在实施例1中获得的电极层的情形一样。
实施例4
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的6号)之外，以与实施例1中相同的方式在p型SiC半导体的Si面上形成Ti(z)-Si(x)-C(y)电极层。表1显示基于所得电极的I-V特性做出的对欧姆性能的确定结果。表1显示，在实施例4中获得的电极层具有良好的欧姆性能(Si面)。此外，从这些结果和膜形成条件判断，其意味着在实施例4中获得的电极层具有非晶结构并且具有良好的表面平滑度，与在实施例1中获得的电极层的情形一样。
实施例5
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的7号)之外，以与实施例1中相同的方式形成Ti(z)-Si(x)-C(y)电极层。图7显示所得电极的I-V特性，表1显示基于所得结果做出的对欧姆性能的确定结果。此外，电极层的横截面的TEM照片显示电极层具有如图6的非晶结构，并且显示电极层表现出良好的表面平滑度，即0.05μm的表面粗糙度。
对比例2
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的1号)之外，以与实施例1中相同的方式形成Ti(z)-Si(x)-C(y)电极层。图9显示所得电极的I-V特性，并且表1显示基于所得结果做出的对欧姆性能的确定结果。此外，所得电极层以与对比例1中相同的方式经受热处理。在热处理之后对电极的欧姆性能的评价结果表明：电极并未表现出欧姆性能。
对比例3
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的2号)之外，以与实施例1中相同的方式形成Ti(z)-Si(x)-C(y)电极层。图8显示所得电极的I-V特性，并且表1显示基于所得结果做出的对欧姆性能的确定结果。此外，所得电极层以与对比例1中相同的方式经受热处理。在热处理之后对电极的欧姆性能的评价结果表明：电极并未表现出欧姆性能。
对比例4
除了将作为溅射靶的Ti、Si和C(纯度为Ti：99.9％、Si：99.99％和C：99.99％)之间的组成比例改变为表1中显示的组成比例(图3中的8号)之外，以与实施例1中相同的方式形成电极层。表1显示基于所得电极的I-V特性做出的对欧姆性能的确定结果。
对比例5
使用厚度为369μm、比电阻为75Ωcm至2500Ωcm、平面取向为朝向(11-20)偏离8°的(0001)、并且Si表面作为其上形成电极的表面的p型4H-SiC作为半导体衬底材料，并且在使用电子束沉积装置作为沉积装置并且使用Ti和Al作为沉积材料的条件下层叠沉积膜。因此，获得在半导体表面上的具有Ti(80nm)/Al(375nm)沉积层的层叠体。测量所得层叠体的电极的I-V特性和表面粗糙度。图10显示I-V特性。表面粗糙度为0.05μm。该层叠体经受热处理，即在1000℃、在Ar或N2气氛(在大气压力下)下加热10分钟以形成欧姆电极。图10显示所得欧姆电极的表面粗糙度和I-V特性。粗糙度的观察结果显示表面粗糙度为1.0μm，即表面平滑度不良，并且欧姆电极表现出欧姆性能。
(8)表1
＊x，y：Ti(1-x-y)Si(x)C(y)
上述结果表明根据实施例1至5中每个实施例获得的Ti(z)-Si(x)-C(y)电极层具有良好的表面平滑度和欧姆性能(关于Si表面或Si面和C面两者)。此外，对比例1的结果表明具有非晶结构的Ti(z)-Si(x)-C(y)电极层通过高温热处理而多晶化。此外，图3和表1中的结果表明获得了具有欧姆性能的电极层，而不需要严格控制其组成比例。此外，表1中对比例2至4的结果表明当Ti、Si和C之间的组成比例在根据本发明的组成范围之外时，未获得欧姆性能。此外，在对比例5中通过在半导体衬底材料上沉积Ti/Al沉积膜获得的层叠体具有良好的平滑度，但是未表现出欧姆性能。这表明尽管通过热处理获得了欧姆性能，但是损失了平滑度。
实施例6
图13是显示向其施加了根据本发明的用于p型SiC半导体的欧姆电极的由SiC制成的场效应晶体管的示意图。
实施例7
图14是显示向其施加了根据本发明的用于p型SiC半导体的欧姆电极的N沟道功率场效应晶体管(功率MOSFET)的示意图。
实施例8
图15是显示向其施加了根据本发明的用于p型SiC半导体的欧姆电极的SiC N沟道绝缘栅极双极晶体管(IGBT)的示意图。图15中显示的IGBT可以在室温下或相对低的温度下确保欧姆性能。因此，可以实现背侧上的漏电极而不受加热影响，甚至在完成表面工艺如形成栅极氧化物膜、或离子注入等之后也是如此。
根据本发明，甚至在其中尚未完成用于稳定形成欧姆电极的技术的p型SiC半导体的情况下，也可以获得表现出良好欧姆性能、具有非晶结构并因此没有晶界并且具表面平滑度良好的欧姆电极。结果，SiC类功率电子器件可以替代常规硅类器件，并且可以实现各种电子设备和电动马达(马达、发电机等)的能量效率的急剧提升。

Claims (2)

1.一种形成用于p型SiC半导体的欧姆电极的方法，其特征在于包括：
使p型SiC半导体的表面经受预溅射沉积处理；和
通过溅射沉积，将欧姆电极层直接层叠在所述p型SiC半导体的表面上，所述欧姆电极层形成所述欧姆电极，所述欧姆电极层由Ti(1-x-y)Si(x)C(y)三元膜制成，所述三元膜的组成比例在由式x＝0(0.35≤y≤0.5)、式y＝-1.120x+0.5200(0.1667≤x≤0.375)、式y＝1.778(x-0.375)2+0.1(0≤x≤0.375)、和式y＝-2.504x2-0.5828x+0.5(0≤x≤0.1667)表示的两条直线和两条曲线所包围的并且排除由所述式x＝0表示的所述直线的组成范围内，其中
在所述溅射沉积期间溅射室内的温度调节为不出现所述电极层的结晶的温度；和
在所述溅射沉积之后禁止在出现所述电极层的结晶的温度下的热处理，
其中所述欧姆电极层的表面粗糙度低于0.1μm。
2.根据权利要求1所述的方法，其中在所述预溅射沉积处理中，所述p型SiC半导体的表面被物理地或化学地清洁。
CN201080034296.9A 2009-08-05 2010-08-04 欧姆电极及其形成方法 Expired - Fee Related CN102473602B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009182541A JP5544778B2 (ja) 2009-08-05 2009-08-05 オーミック電極およびその製造方法
JP2009-182541 2009-08-05
PCT/IB2010/001941 WO2011015942A2 (en) 2009-08-05 2010-08-04 Ohmic electrode and method of forming the same

Publications (2)

Publication Number Publication Date
CN102473602A CN102473602A (zh) 2012-05-23
CN102473602B true CN102473602B (zh) 2016-08-03

Family

ID=43432912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080034296.9A Expired - Fee Related CN102473602B (zh) 2009-08-05 2010-08-04 欧姆电极及其形成方法

Country Status (5)

Country Link
US (1) US8716121B2 (zh)
JP (1) JP5544778B2 (zh)
CN (1) CN102473602B (zh)
DE (1) DE112010003202T5 (zh)
WO (1) WO2011015942A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9045348B2 (en) * 2012-08-29 2015-06-02 HGST Netherlands B.V. Titanium-silicon protective film composition and apparatus
CN103094073B (zh) * 2013-01-17 2015-10-21 上海师范大学 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
US8962468B1 (en) * 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
JP2016081995A (ja) * 2014-10-14 2016-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10199788B1 (en) 2015-05-28 2019-02-05 National Technology & Engineering Solutions Of Sandia, Llc Monolithic MAX phase ternary alloys for sliding electrical contacts
CN110349839B (zh) * 2019-06-21 2021-03-12 全球能源互联网研究院有限公司 一种p/n型碳化硅欧姆接触的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413176A (zh) * 1999-12-22 2003-04-23 德崇大学 312相材料的形成方法和烧结方法
CN1868096A (zh) * 2003-10-16 2006-11-22 Abb研究有限公司 用于电接触元件的Mn+1AXn材料涂层

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6420616A (en) 1987-07-15 1989-01-24 Sanyo Electric Co Formation of p-type sic electrode
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
JP2003086534A (ja) 2001-09-10 2003-03-20 Nissan Motor Co Ltd 炭化珪素半導体のオーミック電極構造及び、炭化珪素半導体のオーミック電極製造方法
WO2008035822A1 (en) * 2006-09-22 2008-03-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices and manufacturing method thereof
JP5145570B2 (ja) * 2006-09-22 2013-02-20 トヨタ自動車株式会社 半導体装置の製造方法
JP5256599B2 (ja) 2006-09-22 2013-08-07 トヨタ自動車株式会社 半導体装置の製造方法
US8076736B2 (en) * 2007-02-14 2011-12-13 Panasonic Corporation Semiconductor device and method for manufacturing the same
JP5286677B2 (ja) 2007-03-13 2013-09-11 トヨタ自動車株式会社 Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP2009020850A (ja) 2007-07-13 2009-01-29 Nobuhiro Okabe 光通信を用いた携帯型記録および薄型表示装置
CN102703921A (zh) 2007-11-16 2012-10-03 阿克佐诺贝尔股份有限公司 电极
JP2010177581A (ja) * 2009-01-30 2010-08-12 Toyota Motor Corp オーミック電極およびその形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413176A (zh) * 1999-12-22 2003-04-23 德崇大学 312相材料的形成方法和烧结方法
CN1868096A (zh) * 2003-10-16 2006-11-22 Abb研究有限公司 用于电接触元件的Mn+1AXn材料涂层

Also Published As

Publication number Publication date
WO2011015942A3 (en) 2011-04-21
JP5544778B2 (ja) 2014-07-09
DE112010003202T5 (de) 2012-06-28
US20120132927A1 (en) 2012-05-31
JP2011035310A (ja) 2011-02-17
WO2011015942A2 (en) 2011-02-10
CN102473602A (zh) 2012-05-23
US8716121B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
CN102473602B (zh) 欧姆电极及其形成方法
Zheng et al. Realizing high thermoelectric performance in highly (0l0)-textured flexible Cu2Se thin film for wearable energy harvesting
KR101144882B1 (ko) 실리콘 카바이드 반도체 장치를 위한 실리콘-리치니켈-실리사이드 오믹 접합
JP2509713B2 (ja) 炭化珪素半導体装置およびその製造方法
CN103003860B (zh) 显示装置用Cu合金膜和显示装置
JP5286677B2 (ja) Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP2021052203A5 (zh)
TW201040291A (en) Display device
JP3361062B2 (ja) 半導体装置
CN105453272A (zh) 氧化物半导体基板及肖特基势垒二极管元件
Kolawa et al. Amorphous Ta-Si-N Diffusion Barriers in Si/Al and Si/Cu Metallizations
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2021093127A1 (zh) AlGaN/GaN欧姆接触电极及其制备方法和降低欧姆接触的方法
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
Okojie et al. Simultaneous ohmic contacts to p-and n-type 4H-SiC by phase segregation annealing of co-sputtered Pt-Ti
US20110287626A1 (en) Ohmic electrode and method of forming the same
CN114783980B (zh) Cu互连集成电路用多层合金扩散阻挡层及其制备方法
US9035323B2 (en) Silicon carbide barrier diode
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
Lin et al. Copper–holmium alloy film for reliable interconnects
CN207165577U (zh) 一种SiC欧姆接触结构
Tatsuoka et al. Microstructure of semiconducting MnSi1. 7 and β-FeSi2 layers grown by surfactant-mediated reactive deposition epitaxy
Kaminska et al. Thermally stable Ru‐Si‐O gate electrode for AlGaN/GaN HEMT
Kim et al. Pulsed CVD of tungsten thin film as a nucleation layer for tungsten plug-fill
Lee et al. Diffusion barrier characteristics of TaSiN for Pt/TaSiN/poly-Si electrode structure of semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20200804