JP5774005B2 - 銅電極を有する薄膜トランジスタ(tft) - Google Patents

銅電極を有する薄膜トランジスタ(tft) Download PDF

Info

Publication number
JP5774005B2
JP5774005B2 JP2012525923A JP2012525923A JP5774005B2 JP 5774005 B2 JP5774005 B2 JP 5774005B2 JP 2012525923 A JP2012525923 A JP 2012525923A JP 2012525923 A JP2012525923 A JP 2012525923A JP 5774005 B2 JP5774005 B2 JP 5774005B2
Authority
JP
Japan
Prior art keywords
oxide
alloy
tft structure
semiconductor material
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012525923A
Other languages
English (en)
Other versions
JP2013503459A (ja
Inventor
シュナイダー−ベッツ ザビーネ
シュナイダー−ベッツ ザビーネ
シュロット マーティン
シュロット マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Deutschland GmbH and Co KG filed Critical Heraeus Deutschland GmbH and Co KG
Publication of JP2013503459A publication Critical patent/JP2013503459A/ja
Application granted granted Critical
Publication of JP5774005B2 publication Critical patent/JP5774005B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、TFT構造が半導体材料およびそれに電気的に接続された電極を有する、薄膜トランジスタ/TFTトランジスタに関する。
薄膜トランジスタは、とりわけ、平面ディスプレイで使用される(LCD、OLED、電子ペーパー、等)。とりわけ、大面積LCD−TVおよびOLED用途のためには、高速スイッチング回路並びに高電流が必要とされる。銅(Cu)は、ここで、現在主に使用されているAl電極もしくはAl合金電極に対して明らかな利点を有している。
標準的に使用されるa−Si技術(アモルファスシリコン)は、Cu技術と組み合わせることが困難であり、なぜなら、Cuはゲート酸化膜の堆積の際、もしくは積層物のパッシベーションのための次のCVD段階の際に、400℃までの温度に晒され、その際、例えばソース/ドレインコンタクトとSiとが拡散反応を示すからである。その上、銅は付着性が悪い。この理由により、適したバリア層/付着層が模索されており、それらはCuと一緒に同時に良好にエッチング可能でなければならない。バリア層を使用するという可能性以外に、合金元素、例えばMg、Mo、WまたはMnを添加するCu合金を使用するという試みもあり、前記合金元素は、層成長または後に続く焼戻し段階の際に層の境界で排除され、従ってバリアおよび付着層がイントリンシックに形成される。しかし、今まで、製造に使用できる解決策はここから生まれていない。主な問題は、排除される元素の良好な付着機能およびバリア機能のために、常に酸素が必要とされることであり、なぜなら、a−Si層自体は表面に純粋なSiしか有していないからである。この問題をすり抜ける試みは、非常に煩雑であり、なぜなら、例えばまず、a−Siトランジスタのin−situでの表面酸化を行わなければならないからである。その上、このやり方は、絶縁された境界層が得られるという危険をはらんでおり、その際、前記境界層は、Cu電極との望ましいオーミックコンタクトを妨げる。
a−Si層の際のさらなる問題は、揺らぎ且つ低すぎる電流増幅である。これは、とりわけOLEDの際に問題である。
従って、本発明の課題は、Cuに基づく回路と組み合わせた、改善されたTFT−トランジスタ/改善されたTFT構造のための層の組み合わせを探索することである。
該課題は、本発明によれば、主請求項の特徴部によって解決される。有利な実施態様は、下位請求項に記載されている。
半導体材料と電極とを有する本発明によるTFT構造は、該半導体材料が酸化物半導体材料であること、および、少なくとも1つの電極が、Cu合金に基づく電極材料から形成されていることを特徴とする。有利には、少なくともソース電極およびドレイン電極が、Cu合金から形成されている。殊に、Cuに基づく電極からの少なくとも1つの合金元素が、TFT構造の電極と酸化物半導体材料との間の界面で、酸化物中間層を形成することができる。該TFT構造を、ゲートが下にある構造またはゲートが上にある構造として構成することもできる。有利には、酸化物半導体材料は、インジウム酸化物、亜鉛酸化物、銅酸化物の群からの少なくとも1つの酸化物に基づいて形成されているか、または、インジウム、亜鉛、銅の群からの少なくとも1つの金属に基づく混合酸化物に基づいて形成されている。殊に、InとGaとZnとの酸化物、CuとCrとの酸化物またはCuとAlとの酸化物を使用できる。
TFT構造において、Cu合金の少なくとも1つの合金元素が、銅よりも高い酸素親和性を有することが合理的である。有利には、さらに、Cu合金の少なくとも1つの合金元素は、TFT構造の酸化物半導体材料の化学元素の少なくとも1つよりも高い酸素親和性を有する。殊に、本発明によるTFT構造を、Cu合金がMg、Mn、Ga、Li、Mo、Wの少なくとも1つの元素を、濃度0.1〜10原子%で含有するように構成することができる。さらなる電極材料として、有利にはCu層を少なくとも99.9%の純度で使用することができ、その際、Cu合金は中間層として、純粋なCu層の上および/または下に施与されており、且つ、該中間層はCu層よりも薄い。
従って、本発明は、なかでも、酸化物半導体と、電極用に銅よりも高い酸素親和性を有し且つ好ましくは銅よりも高い自己拡散係数を有する合金元素を有するCu合金とを含有する、積層物によって特徴付けられる。従って、該TFT構造は、Cuベースの電極と接続されている(とりわけソース/ドレインコンタクト)酸化物半導体に基づき形成されており、その際、該電極はCu合金からなり、Cuマトリックス中の合金添加物は銅よりも高い酸素親和性を有し、且つ、銅よりも高い自己拡散係数を有し、且つ、この合金は、酸化物トランジスタの酸素と一緒に良好に付着した伝導性の中間層を形成し、それは場合によってはなお、バリア機能も満たす。酸化物半導体、例えばInとGaとZnとの酸化物は、a−Siの興味深い代替であり、なぜなら、それはアモルファス成長するからである。そのことから、非常に均質なエッチング性、予想外に良好な電子移動度、および均一な電流増幅がもたらされる。
酸化物半導体としては、以下が考慮の対象になる:
・ インジウム(In)ベースの酸化物半導体
・ 亜鉛ベースの酸化物半導体
・ さらなる酸化物添加剤を有するInとZnとの酸化物に基づく酸化物半導体
・ InとGaとZnとの酸化物に基づく半導体
・ CuとCrとの酸化物またはCuとAlとの酸化物に基づく半導体、
並びに、電極材料としては、少なくとも1つの合金元素を濃度0.1〜10原子%で有するCu合金が考慮の対象となり、該合金元素は、酸化物半導体の表面の酸素原子よりも酸素に対する親和性が高いので、該合金元素は表面で反応し、且つ、良好に付着した電気伝導層を形成する。特に、
・ Cu:Mo
・ Cu:W
・ Cu:Mn
・ Cu:Mg
・ Cu:Ga
・ Cu:Li。
その際、酸化物TFTトランジスタを、ゲートが下にある(英語の「ボトムゲート」)トランジスタと同様に、ゲートが上にある(英語の「トップゲート」)構造としても構成できる。
実施例:
ガラス基板上に、まず、Cu:Mn 1原子%からの電極をスパッタによって堆積し、そして構造形成した。引き続き、その上にSi34からのゲート酸化膜を、CVDによって施与する。次に、半導体として、InとGaとZnとの酸化物からの層を堆積させ、その際、該金属は原子比で50:37:13原子%が選択された。再度、Cu:Mn 1原子%からのソース/ドレイン電極を介してコンタクト形成を行った。そのように製造された積層物を、CVDによってSi34層でパッシベーション処理した。CVD段階の際、300〜450℃の範囲の温度を使用した。
そのように製造された積層物は、少なくとも10cm2/V*sの高い電子移動度を有する。Cu電極は、付着に対するテープ試験(DIN EN ISO 2409)を剥離せずに乗り越え、ソース領域およびドレイン領域に対して良好なオーミックコンタクトを有し、且つ、温度処理後、<3.5μΩ*cmの比抵抗を有する。

Claims (5)

  1. 半導体材料と電極とを有するTFT構造であって、該半導体材料が酸化物半導体材料であり、少なくとも1つの電極が、少なくとも1つの合金元素を0.1〜10原子%の濃度で含むCu合金に基づく電極材料から形成されており、前記少なくとも1つの合金元素が、TFT構造の電極と酸化物半導体材料との間の界面で酸化物中間層を形成し、且つ、TFT構造が少なくとも、前記Cu合金から形成されているソース電極およびドレイン電極を含み
    前記Cu合金の少なくとも1つの合金元素が、銅よりも高い酸素親和性を有し、
    前記Cu合金が、Mg、Mn、Ga、Li、MoおよびWから選択される少なくとも1つの元素を0.1〜10原子%の濃度で含有し、且つ、
    前記TFT構造が、さらなる電極材料として、少なくとも99.9%の純度を有する純粋なCu層をさらに含み、その際、前記Cu合金が中間層として、前記純粋なCu層の上および/または下に施与されており、且つ、該中間層は前記純粋なCu層よりも薄いことを特徴とする、TFT構造。
  2. ゲートが下にある構造またはゲートが上にある構造として構成される、請求項1に記載のTFT構造。
  3. 酸化物半導体材料が、インジウム酸化物、亜鉛酸化物、銅酸化物の群からの少なくとも1つの酸化物に基づいて形成されているか、またはインジウム、亜鉛、銅の群からの少なくとも1つの金属に基づく混合酸化物に基づいて形成されていることを特徴とする、請求項1または2に記載のTFT構造。
  4. 前記酸化物半導体材料として、InとGaとZnとの酸化物またはCuとCrとの酸化物またはCuとAlとの酸化物を使用することを特徴とする、請求項3に記載のTFT構造。
  5. Cu合金の少なくとも1つの合金元素が、TFT構造の酸化物半導体材料の化学元素の少なくとも1つよりも高い酸素親和性を有することを特徴とする、請求項1からまでのいずれか1項に記載のTFT構造。
JP2012525923A 2009-08-26 2010-08-25 銅電極を有する薄膜トランジスタ(tft) Expired - Fee Related JP5774005B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009038589.4 2009-08-26
DE102009038589.4A DE102009038589B4 (de) 2009-08-26 2009-08-26 TFT-Struktur mit Cu-Elektroden
PCT/EP2010/005191 WO2011023369A1 (de) 2009-08-26 2010-08-25 Dünnschichttransistor (tft ) mit kupferelektroden

Publications (2)

Publication Number Publication Date
JP2013503459A JP2013503459A (ja) 2013-01-31
JP5774005B2 true JP5774005B2 (ja) 2015-09-02

Family

ID=43088070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012525923A Expired - Fee Related JP5774005B2 (ja) 2009-08-26 2010-08-25 銅電極を有する薄膜トランジスタ(tft)

Country Status (7)

Country Link
US (1) US8581248B2 (ja)
JP (1) JP5774005B2 (ja)
KR (1) KR101413337B1 (ja)
CN (1) CN102696111A (ja)
DE (1) DE102009038589B4 (ja)
TW (1) TWI424570B (ja)
WO (1) WO2011023369A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2013118367A (ja) * 2011-11-02 2013-06-13 Hitachi Cable Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材
CN103219389B (zh) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN105047568B (zh) 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3754011B2 (ja) * 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR101219047B1 (ko) * 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100651602B1 (ko) * 2005-12-14 2006-11-30 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 형성 방법
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
EP2096666A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR PRODUCING A WIRING FOIL, TRANSISTOR AND ELECTRONIC DEVICE
JP2009010089A (ja) * 2007-06-27 2009-01-15 Mitsubishi Materials Corp 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜
US20110006297A1 (en) 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101435501B1 (ko) * 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
WO2010137838A2 (ko) * 2009-05-26 2010-12-02 연세대학교 산학협력단 액상 공정용 조성물 그리고 이를 이용한 전자 소자 및 그 제조 방법
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101361303B1 (ko) * 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치

Also Published As

Publication number Publication date
CN102696111A (zh) 2012-09-26
US20120146018A1 (en) 2012-06-14
KR101413337B1 (ko) 2014-06-27
DE102009038589B4 (de) 2014-11-20
KR20120046237A (ko) 2012-05-09
TWI424570B (zh) 2014-01-21
JP2013503459A (ja) 2013-01-31
WO2011023369A1 (de) 2011-03-03
DE102009038589A1 (de) 2011-03-24
TW201117384A (en) 2011-05-16
US8581248B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI478308B (zh) Wiring construction and display device
KR101408445B1 (ko) 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
JP5247448B2 (ja) 導電膜形成方法、薄膜トランジスタの製造方法
TWI437107B (zh) Display device
CN103140929B (zh) 错列薄膜晶体管及形成错列薄膜晶体管的方法
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
JP5453663B2 (ja) 薄膜トランジスタ
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ(tft)
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2014104296A1 (ja) 薄膜トランジスタおよびその製造方法
CN103503117A (zh) 布线构造以及显示装置
JPWO2008044757A1 (ja) 導電膜形成方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
JP2014007418A (ja) 半導体装置
US20120068265A1 (en) Wiring layer structure and process for manufacture thereof
KR20130139438A (ko) 박막 트랜지스터 기판
WO2012132871A1 (ja) Cu合金膜、及びそれを備えた表示装置または電子装置
JP2016111324A (ja) 薄膜トランジスタ
JP2011049543A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
CN108010960B (zh) 一种氧化物薄膜晶体管栅电极及其制备方法
TW201214623A (en) Wiring structure, display device, and semiconductor device
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
CN112909087A (zh) 一种显示面板、薄膜晶体管及其制备方法
JP2012109465A (ja) 表示装置用金属配線膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150630

R150 Certificate of patent or registration of utility model

Ref document number: 5774005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees