JP4542008B2 - 表示デバイス - Google Patents

表示デバイス Download PDF

Info

Publication number
JP4542008B2
JP4542008B2 JP2005272643A JP2005272643A JP4542008B2 JP 4542008 B2 JP4542008 B2 JP 4542008B2 JP 2005272643 A JP2005272643 A JP 2005272643A JP 2005272643 A JP2005272643 A JP 2005272643A JP 4542008 B2 JP4542008 B2 JP 4542008B2
Authority
JP
Japan
Prior art keywords
film
alloy
contact
display device
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005272643A
Other languages
English (en)
Other versions
JP2007017926A (ja
Inventor
敏洋 釘宮
勝文 富久
綾 日野
勝寿 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2005272643A priority Critical patent/JP4542008B2/ja
Priority to US11/431,580 priority patent/US20060275618A1/en
Priority to TW095117334A priority patent/TWI336803B/zh
Priority to KR1020060050401A priority patent/KR100802879B1/ko
Priority to SG200603839A priority patent/SG128578A1/en
Publication of JP2007017926A publication Critical patent/JP2007017926A/ja
Application granted granted Critical
Publication of JP4542008B2 publication Critical patent/JP4542008B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Description

本発明は薄膜状の表示デバイスに関し、特に、液晶ディスプレイの如きアクティブおよびパッシブマトリクス型のフラットパネルディスプレイ(FPD:Flat Panel Display)、反射膜、光学部品などに使用される透明導電膜とCu合金膜を直接接続した構造の低抵抗配線部を構成要素として含む新規な表示デバイスに関するものである。
液晶をはじめとするFPDでは、近年、画面の大型化に伴って低抵抗配線材料に対する要求が高まっている。特に液晶では、画素を駆動するための薄膜トランジスタ(TFT)のゲート線や信号線(ソース・ドレイン線)の低抵抗化が強く求められており、現在ではAl−Ndなどの耐熱性を有するAl合金が使用されている。
しかし最近、液晶パネル、特に液晶TVなどで40型を超える大型のパネルサイズが登場するにつれて、ゲート線や信号線における信号遅延の問題から、Al合金よりも電気抵抗の低い素材としてAgやCuが注目を集めている。ところがAgやCuには、液晶パネルに応用していく上で幾つかの課題がある。例えば純Agでは、ガラス基板やSiN絶縁膜との密着性、ウエットエッチングによる配線の加工性、Ag元素の凝集性などである。またCu金属やCu合金を用いた例としては例えば特許文献1,2などが知られており、上記Agと同様に幾つかの課題はあるが、既に一部のハイエンドモニタで実用化されている。
特開2003−58079号公報 特開2003−297584号公報
Cu金属やCu合金に指摘される課題の一つは酸化され易いことである。現在汎用されているAl合金配線の場合、ゲート配線およびソース・ドレイン配線の何れについても、酸化インジウム錫(ITO)などの透明電極と接続する際には、両者の間にMo,Crやそれらの合金などのバリアメタルと呼ばれる高融点金属を介して接続している。これはAlにITOを直接接続させると、AlとITOの界面に形成されているAl酸化物皮膜によって電気的な接続抵抗が高まり、あるいは電気的に接続不能になるからである。
こうした問題は、CuやCu合金膜を使用する場合にも同様に生じてくる。即ち、Cu膜の表面は大気中で容易に酸化されてCu酸化皮膜を形成し、また、レジスト剥離の際に使用される酸素プラズマアッシング工程でもCu表面が容易に酸化されるからである。また、Cu膜と透明電極であるITOなどとを電気的に接続するためCu膜の表面にITOをスパッタ成膜した場合は、ITO成膜時にターゲット材から生じる酸素や成膜時に添加する酸素によって、ITO/Cu界面となるCu膜の表面に薄いCu酸化皮膜が形成される。この酸化膜はCu配線と透明電極間の接続抵抗を高め、例えば液晶パネルの階調などの表示品質を低下させる原因になる。
従来から、Al合金膜と透明電極間に用いられているMoなどのバリアメタルには、Al合金膜表面の酸化を防ぎ、Al合金膜と透明電極間の電気的接続を良好に保つ効果があり、Al合金に代えてCuやCu合金を使用する場合も、同様にバリアメタルの使用が有効となる。
しかしそうした従来の方法では、Moなどのバリアメタル層を形成するためのバリアメタル形成用スパッタ成膜チャンバが必要になるため、設備費が増大する他、成膜に伴うタクトタイムの増大による生産性の低下やコストアップの原因になる。
本発明は上記の様な事情に着目してなされたものであって、その目的は、透明電極膜との接続にAl合金よりも電気抵抗の低いCu合金膜を使用し、且つ、バリアメタル層を形成せずとも透明電極との間で低抵抗の直接接続を可能とし、液晶パネルなどに適用した場合に高い表示品質を保障し得るような表示デバイスを提供することにある。
上記課題を解決することのできた本発明に係る表示デバイスとは、Cu合金膜からなる配線・電極部と透明導電膜が、高融点金属薄膜を介することなく直接接続している表示デバイスであって、前記Cu合金膜中に、Znおよび/またはMgが総量で0.1〜3.0原子%含まれており、もしくは、Niおよび/またはMnが総量で0.1〜0.5原子%含まれており、或いは更に、これらの元素に加えてFeおよび/またはCoが総量で0.02〜1.0原子%と、Pが0.005〜0.5原子%含まれているところに特徴を有している。
本発明の上記表示デバイスにおいて、前記透明導電膜として好ましいのは、酸化インジウム錫(ITO)もしくは酸化インジウム亜鉛(IZO)であり、上記特定の元素を含有させたCu合金膜に透明導電膜を積層してタブ接続電極としたものは、電気的な接続抵抗が低く表示品質の高い液晶パネルなどとして極めて有用である。
本発明によれば、Cu合金膜とITOやIZOなどの透明導電膜とを低い接触抵抗で直接コンタクトさせることができ、バリアメタル層の省略を可能にした高性能の表示デバイスを安価に提供できる。
上記本発明によれば、透明導電膜とCu金属膜を接触させる際に、該Cu金属膜中に、Zn,Mg,Ni,Mnから選ばれる少なくとも1種の元素を微量含有させることにより、Cu金属膜表面に生成するCu酸化皮膜の成長を抑制し、それにより、透明導電膜と直接接続した場合でもコンタクト抵抗を低く且つ安定な状態に制御することができ、延いては、液晶ディスプレイ等の表示品位を高レベルに維持しつつ、工程数と製造コストを大幅に削減できる。
以下、図面を参照しつつ、本発明に係る表示デバイスの実施形態をアクティブマトリクス型の表示装置を例にとって詳細に説明していくが、本発明はもとより図示例に限定される訳ではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能である。
図1は、本発明が適用される液晶表示装置に搭載される液晶パネル構造の概略断面拡大説明図である。
図1の液晶パネルは、TFTアレイ基板1と、該TFTアレイ基板1に対向して配置された対向基板2、およびこれらTFTアレイ基板1と対向基板2との間に配置され、光変調層として機能する液晶層3を備えている。TFTアレイ基板1は、絶縁性のガラス基板1a上に配置された薄膜トランジスタ(TFT)4、透明導電膜(画素電極)5、走査線や信号線を含む配線部6からなる。
対向基板2は、TFTアレイ基板1側の全面に形成された共通電極7と、透明導電膜5に対向する位置に配置されたカラーフィルタ8、TFTアレイ基板1上の薄膜トランジスタ(TFT)4や配線部6に対向する位置に配置された遮光膜9からなる。
また、TFTアレイ基板1および対向基板2を構成する絶縁性基板の外面側には、偏光板10(a),10(b)が配置されると共に、対向基板2には、液晶層3に含まれる液晶分子を所定の向きに配向させるための配向膜11が設けられている。
この様な構造の液晶パネルでは、対向電極2と透明導電膜(画素電極)5の間に形成される電界によって、液晶層3における液晶分子の配向方向が制御され、TFTアレイ基板1と対向基板2との間の液晶層3を通過する光が変調され、これにより、対向基板2を透過する光の透過光量が制御されて画像が表示される。
またTFTアレイは、TFTアレイ外部へ引き出されたTABテープ12により、ドライバ回路13および制御回路14によって駆動される。
図中、15はスペーサー、16はシール材、17は保護膜、18は拡散板、19はプリズムシート、20は導光板、21は反射板、22はバックライト、23は保持フレーム、24はプリント基板を夫々示している。
図2は、本発明で採用されるアレイ基板に適用される薄膜トランジスタ部の構造を例示する拡大断面説明図である。図2に示す如くガラス基板1a上には、Cu金属膜によって走査線25が形成され、該走査線25の一部は、薄膜トランジスタのオン・オフを制御するゲート電極26として機能する。またゲート絶縁膜27を介して走査線25と交差するように、Cu金属膜によって信号線が形成され、該信号線の一部は、薄膜トランジスタのソース電極28として機能する。このタイプは一般にボトムゲート型とも呼ばれる。
ゲート絶縁膜27上の画素領域には、例えばInに10質量%程度のSnOを含有させたITO膜によって形成された透明導電膜5が配置されている。Cu合金膜で形成された薄膜トランジスタのドレイン電極29は、透明導電膜5に直接コンタクトして電気的に接続される。
このTFTアレイ基板1に、走査線25を介してゲート電極26からゲート電圧を供給すると、薄膜トランジスタがオン状態となり、予め信号線に供給された駆動電圧がソース電極28からドレイン電極29を介して透明導電膜5へ供給される。そして、透明導電膜5に所定レベルの駆動電圧が供給されると、対向電極2との間に電位差が生じ、液晶層3に含まれる液晶分子が配向して光変調が行われる(図1参照)。
次に、TFTアレイ基板の製造工程の概略を、図3〜9の例に沿って説明する。ここでスイッチング素子として形成される薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンTFTを例示している。
まずガラス基板1aに、スパッタリングで膜厚200nm程度のCu薄膜を成膜し、このCu薄膜をウェットエッチングによりパターニングしてゲート電極26と走査線25を形成する(図3)。次に、図4に示す如く、プラズマCVD法等によって膜厚300nm程度のゲート絶縁膜(シリコン窒化膜:SiNx)27を基板温度350℃程度で形成する。その上に、膜厚150nm程度の水素化アモルファスシリコン膜(a−SiH)と、膜厚50nm程度のPをドーピングしたn型水素化アモルファスシリコン膜(na−SiH)を、連続して基板温度300℃程度で成膜する(図5)。
続いて図6に示す如く、水素化アモルファスシリコン膜(a−SiH)とn型水素化アモルファスシリコン膜(na−SiH)をドライエッチングでパターニングする。そして図7に示す如く、膜厚50nm程度のMo(下地)と膜厚200nm程度のCu金属膜を積層成膜し、Cu/Mo積層膜をウェットエッチングでパターニングすることにより、信号線と一体のソース電極と、ITO透明導電膜にコンタクトするドレイン電極を形成する。更に、ソース電極とドレイン電極をマスクとしてn型水素化アモルファスシリコン膜(na−SiH)をドライエッチングにより除去する。
次いで図8に示す如く、プラズマCVD装置で窒化シリコン膜(SiNx)を膜厚300nm程度となる様に成膜して保護膜を形成する。この時の成膜温度は例えば250℃程度で行われることが多い。そしてこの窒化シリコン膜(SiNx)をパターニングし、ドライエッチングによって窒化シリコン膜(SiNx)にコンタクトホールを形成する。更に、酸素プラズマアッシングによるポリマー除去工程を経て、例えば非アミン系剥離液を用いたフォトレジストの剥離処理を行なった後、酸素プラズマアッシングによって生成したCu酸化膜を希フッ酸で除去する。
最後に図9に示す如く、例えば膜厚150nm程度のITO透明導電膜を室温でスパッタ成膜し、ウェットエッチングによるパターニングを行なって画素電極(ITO透明導電膜)5を形成すると、TFTアレイ基板が完成する。
この製造工程に沿って形成されたTFTアレイ基板は、ITO透明導電膜(画素電極)5とCu金属膜によって形成されたドレイン電極とが直接コンタクトされている。またゲート電極に繋がっている走査線のTAB部分にもITO透明導電膜5が直接コンタクトされている。
本発明の表示デバイスは上記の様な工程で作製されるが、本発明最大の特徴は、配線部に使用するCu合金膜として、Cuに特定の選択された元素を決められた量で含有させるところにあり、以下、この特徴点について説明する。
Cu合金膜に含有させる元素としては、Znおよび/またはMg、もしくはNiおよび/またはMnが選択される。これらの元素は、Cu金属には固溶するがCu酸化膜には固溶しない元素として選択したものであり、これらの元素が固溶しているCu合金が酸化されると、これらの元素(Zn,Ni,Mn,Mg)はCu酸化膜に固溶しないため、これらの元素は酸化により生成したCu酸化膜の界面下に掃き出されて濃化され、該濃化層によってCu酸化膜の更なる成長を抑制する。このため、酸素アッシングやITO透明導電膜との積層成膜工程でも、Cu酸化膜の成長が最小限に抑えられ、特にITO積層成膜では、Cu合金膜と透明導電膜とが良好な電気的コンタクト状態に保たれる。
こうした濃化層の形成によって、例えば10−5Ω・cm台〜10−4Ω・cm台の低いコンタクト抵抗率を得るには、上記Zn,Ni,Mn,Mgから選ばれる1種以上の元素を、総量で0.1原子%以上、より好ましくは0.2原子%以上含有させるのがよく、これにより、バリアメタルを介在させることなく直接接続で十分な導電性を確保することができ、液晶ディスプレイの階調表示などの表示性能の劣化を防止できる。その結果、バリアメタル成膜工程の省略によるタクトタイムの短縮によって大幅な生産性アップが可能となる。
Cu合金膜中へ混入させる上記元素の量は、熱処理による電気抵抗率の低下も考慮して、Znおよび/またはMgの場合は総量で3.0原子%以下、より好ましくは2.0原子%以下、Niおよび/またはMnの場合は総量で0.5原子%以下、より好ましくは0.4原子%以下に抑えるのがよい。
Cu金属膜は、後工程の熱処理に起因する引張応力により、ボイドと呼ばれる粒界割れの様な欠陥を発生することがあるが、上記の様にZn,Ni,Mn,Mgの1種以上と共にFeとP、またはCoとPを含有させると、これらが熱処理時にFePやCoP化合物として粒界に微小析出し、粒界を強化する作用を発揮してボイドの発生を抑える。従って、成膜後に300℃を超える高温の熱履歴を受ける場合は、上記Zn,Ni,Mn,Mgの1種以上と共に、Feおよび/またはCoを総量で0.02〜1.0原子%と、Pを0.005〜0.5原子%添加することが好ましい。
前記透明導電膜としては、前述した通り酸化インジウム錫(ITO)が多用されるが、酸化インジウム亜鉛(IZO)を用いても勿論構わない。
前記Cu合金に透明導電膜を積層し、タブ接続電極として使用した表示デバイスも好ましい態様である。
以下、実施例を挙げて本発明の構成および作用効果をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではない。
実施例
純Cuスパッタリングターゲット(サイズ:直径101.6mm×厚さ5mm)に、後記表1〜13に示す合金元素のチップ(サイズ:5mm×5mm×厚さ1mm)を所定数配置した複合スパッタリングターゲットと、スパッタリング装置(島津製作所製:「HSM−552」)を使用し、DCマグネトロンスパッタリング法(背圧:0.27×10−3Pa以下、Arガス圧:0.27Pa、Arガス流量:30sccm、スパッタパワー:DC200W、極間距離:50.4mm、基板温度:室温)によって、ガラス基板(コーニング社製の#1737、サイズは、電気抵抗率と耐熱性の評価用が直径50.8mm×厚さ0.7mm、コンタクト抵抗率評価用が直径101.6mm×厚さ0.7mm)上に、純Cu(試料番号1)、Cu−Zn合金(試料番号2〜6)、Cu−Mg合金(試料番号7〜11)、Cu−Mn合金(試料番号12〜16)、Cu−Ni合金(試料番号17〜21)、Cu−Zn−Fe−P合金(試料番号22〜26)、Cu−Mg−Fe−P合金(試料番号27〜31)、Cu−Mn−Fe−P合金(試料番号32〜36)、Cu−Ni−Fe−P合金(試料番号37〜41)、Cu−Zn−Mg合金(試料番号42〜45)、Cu−Mn−Ni合金(試料番号46〜49)、Cu−Zn−Co−P合金(試料番号50〜54)、Cu−Mg−Co−P合金(試料番号55〜59)、Cu−Mn−Co−P合金(試料番号60〜64)、Cu−Ni−Co−P合金(試料番号65〜69)、の薄膜を膜厚300nmで形成した。
そして、これら評価用薄膜の金属組成をICP(Inductively Coupled Plasma)発光分析法またはICP質量分析法によって調べると共に、下記の方法で電気抵抗率、コンタクト抵抗率および耐熱性を評価した。
[電気抵抗率]
ガラス基板(コーニング社製の#1737、サイズは直径50.8mm×厚さ0.7mm)上に形成された各Cu薄膜を、フォトリソグラフィーとウエットエッチングによって線幅100μm、線長10mmの電気抵抗評価用パターンに加工した。この際、ウエットエッチャントとしては、硫酸:硝酸:酢酸=50:10:10の混酸からなる混合液を用いた。そして、真空熱処理装置により250℃×30分または350℃×30分の真空熱処理(真空度:0.27×10−3Pa以下)を施し、この真空熱処理の前後で、夫々の電気抵抗を直流四探針法により室温で測定した。
上記工程によって各Cu薄膜の電気抵抗率を測定する。電気抵抗率の合否判定は、250℃×30min熱処理後の電気抵抗率が5.0μΩ・cm未満であるものを合格(○)、5.0μΩ・cm以上であるものを不合格(×)とし、350℃×30min熱処理後の電気抵抗率が4.0μΩ・cm未満であるものを合格(○)、4.0μΩ・cm以上であるものを不合格(×)とした。
表1,2に、250℃×30minもしくは350℃×30min熱処理した後に測定した電気抵抗率を示す。この表から明らかな様に、ZnとMgの合計が3.0原子%未満もしくは、NiとMnの合計が0.5原子%未満の場合、電気抵抗率の目標値(250℃×30min熱処理後:5.0μΩcm、350℃×30min熱処理後:4.0μΩcm)を満たしている。また、更にFeまたはCoの合計含量が1.0原子%以下で、かつP含量が0.5原子%以下である場合も、電気抵抗率の目標値(250℃×30min:5.0μΩcm、350℃×30min熱処理後:4.0μΩcm)を満たしている。
Figure 0004542008
Figure 0004542008
[コンタクト抵抗率・ドライエッチングプロセス]
コンタクト抵抗率のエッチングプロセス依存性を調べるため、ドライエッチングプロセスにより形成したコンタクトホールについてコンタクト抵抗率を測定した。コンタクトを形成するプロセスの詳細は下記の通りである。
ガラス基板上に成膜した各Cu薄膜に対し、プラズマCVD装置によってSiN薄膜を膜厚300nmで成膜する。基板加熱温度は250℃または350℃とし、ガラス基板の予備加熱とCVD処理も含めた正味の熱処理時間は0.5時間とする。
次にコンタクトホールのフォトリソグラフィーを行い、ICP型ドライエッチャーを用いてドライエッチングによりSiNにコンタクトホール(10×10μm角:1個)を形成する。その後、酸素アッシングおよび非アミン系レジスト剥離液に浸漬してレジストを剥離し、バッファードフッ酸(BHF)でコンタクト底面を洗浄する。次にRFマグネトロンスパッタリング法によってITO膜を成膜し、フォトリソグラフィーとウエットエッチングによりITO薄膜を線幅100μm、線長400mmのケルビンパターンに加工する。この時、ウエットエッチャントとしては、ナガセケムテックス社製のITOエッチング液を使用する。抵抗率の測定は四端子法によって行い、Cu/ITO界面のコンタクト部分での電圧降下分からコンタクト抵抗値を測定し、既知のコンタクトホール面積とコンタクト抵抗値から単位面積当たりのコンタクト抵抗率を算出した。
上記工程により、各Cu薄膜とITO薄膜とのコンタクト抵抗の測定が可能なケルビンパターンを製作してコンタクト抵抗を測定する。コンタクト抵抗の合否判定は、測定箇所100点のうち最大値5点、最小値5点を除く合計90点の平均のコンタクト抵抗率が5×10−4Ω・cm未満のものを合格(○)、この値以上のものを不合格(×)とした。またバラツキの評価に関しては、100箇所の測定結果のうち5×10−4Ω・cmを超えるコンタクト抵抗率を示す割合(不良率)が10%未満である場合を合格(○)、10%以上である場合を不合格(×)とする。
250℃または350℃でCVD成膜および熱処理を行い、ドライプロセスでコンタクトホールを形成した試料のコンタクト抵抗率の評価結果を、下記表3〜5および表6〜8に示す。表3〜8からも分かる様に、純Cu,Cu合金のいずれについても、平均コンタクト抵抗率の合格基準を満たしている。但し、純Cuに比べて、Zn,Ni,Mn,Mgから選ばれる1以上の元素の総含有量が0.1原子%以上であるCu−(Zn,Ni,Mn,Mg)合金、およびCu−(Zn,Ni,Mn,Mg)−(Fe,Co)−P合金膜は、コンタクト抵抗率のバラツキが小さく、信頼性の高い低コンタクト抵抗率が得られている。
[コンタクト抵抗率・ウエットエッチングプロセス]
コンタクト抵抗率のエッチングプロセス依存性を調べるため、ウエットエッチングプロセスにより形成したコンタクトホールについてコンタクト抵抗率を測定した。コンタクトを形成するプロセスの詳細は下記の通りである。
ガラス基板上に成膜した各Cu薄膜に対して、プラズマCVD装置によってSiN薄膜を膜厚300nmで成膜する。基板加熱温度は250℃または350℃とし、ガラス基板の予備加熱とCVD処理も含めた正味の熱処理時間は0.5時間とする。
次にコンタクトホールのフォトリソグラフィーを行い、ウエットエッチングによりSiNにコンタクトホール(10×10μm角:1個)を形成する。ウエットエッチングにはバッファードフッ酸を使用する。その後、RFマグネトロンスパッタリング法によってITO膜を成膜し、フォトリソグラフィーとウエットエッチングによりITO薄膜を線幅100μm、線長400mmのケルビンパターンに加工し、コンタクト抵抗値を評価する。この時、ウエットエッチャントとしては、ナガセケムテックス社製のITOエッチング液を使用する。抵抗率の測定は、四端子法によって同形状のパターンで100点行い、Cu/ITO界面のコンタクト部分での電圧降下分からコンタクト抵抗値を測定し、既知のコンタクトホール面積とコンタクト抵抗値から単位面積当たりのコンタクト抵抗率を算出する。
上記工程により各Cu薄膜とITO薄膜とのコンタクト抵抗の測定が可能なケルビンパターンを製作し、コンタクト抵抗を測定する。コンタクト抵抗の合否判定は、測定箇所100点のうち最大値5点、最小値5点を除く合計90点の平均のコンタクト抵抗率が5×10−4Ω・cm未満のものを合格(○)、この値以上のものを不合格(×)とした。またバラツキの評価に関しては、100箇所の測定結果のうち5×10−4Ω・cmを超えるコンタクト抵抗率を示す割合(不良率)が10%未満である場合を合格(○)、10%以上である場合を不合格(×)とする。
250℃または350℃でCVD成膜および熱処理を行い、ウエットエッチングプロセスでコンタクトホールを形成した試料のコンタクト抵抗率の評価結果を、下記表3〜8に示す。これらの表からも分かる様に、バラツキに関しては、純Cuに比べて、Zn,Ni,Mn,Mgから選ばれる1以上の元素の総含有量が0.1原子%以上であるCu−(Zn,Ni,Mn,Mg)合金、およびCu−(Zn,Ni,Mn,Mg)−(Fe,Co)−P合金膜の方が優れている。但し、純Cu、Cu合金のいずれも、平均コンタクト抵抗率とバラツキの判定基準を満足しており、良好なコンタクトを実現していることが分かる。
[コンタクト抵抗率・コンタクト信頼性試験]
ウエットエッチングにより上記と同様の方法でコンタクト形成を行った後、意図的に酸素アッシングを行うことによってコンタクト信頼性試験を行った。これは、Cu・Cu合金膜を大気中に保管したときの大気酸化を模擬したもので、コンタクトを形成するプロセスの詳細は下記の通りである。
ガラス基板上に成膜した各Cu薄膜に対して、フォトリソグラフィーとウエットエッチングを施して配線加工を行う。ウエットエッチャントとしては、硫酸:硝酸:酢酸=50:10:10の混酸を使用する。次に、プラズマCVD装置によってSiN薄膜を膜厚300nmで成膜する。基板加熱温度は250℃または350℃とし、ガラス基板の予備加熱とCVD処理も含めた正味の熱処理時間は0.5時間とする。
次にコンタクトホールのフォトリソグラフィーを行い、SiNのコンタクトエッチをウエットエッチングによって行う。ウエットエッチングにはバッファードフッ酸を使用する。その後、アッシング装置を用いて酸素雰囲気でアッシング処理を行って、コンタクト底面を酸化させる。次いで、これらの試料に対してRFマグネトロンスパッタ装置で膜厚100nmのITO膜を成膜し、その後、フォトリソグラフィーおよびウエットエッチングを行い、コンタクト抵抗値のアッシング時間依存性を評価する。抵抗率の測定は四端子法によって同形状のパターンで100点行い、Cu/ITO界面のコンタクト部分での電圧降下分からコンタクト抵抗値を測定し、既知のコンタクトホール面積とコンタクト抵抗値から単位面積当たりのコンタクト抵抗率を算出する。
上記工程により各Cu薄膜とITO薄膜とのコンタクト抵抗の測定が可能なケルビンパターンを製作し、コンタクト抵抗を測定する。コンタクト抵抗の合否判定は、測定箇所100点のうち最大値5点、最小値5点を除く合計90点の平均のコンタクト抵抗率が5×10−4Ω・cm未満のものを合格(○)、この値以上のものを不合格(×)とした。またバラツキの評価に関しては、100箇所の測定結果のうち5×10−4Ω・cmを超えるコンタクト抵抗率を示す割合(不良率)が10%未満である場合を合格(○)、10%以上である場合を不合格(×)とする。
250℃または350℃でCVD成膜および熱処理を行い、ウエットプロセスでコンタクトホールを形成した後にアッシング処理を10min行った試料のコンタクト抵抗率の評価結果を、下記表3〜8に示す。表3〜8からも分かる様に、純Cuはコンタクト抵抗率が高く、またバラツキも大きい。一方、純Cuに比べて、Zn,Ni,Mn,Mgから選ばれる1以上の元素の総含有量が0.1原子%以上であるCu−(Zn,Ni,Mn,Mg)合金、およびCu−(Zn,Ni,Mn,Mg)−(Fe,Co)−P合金膜は、平均コンタクト抵抗率が低く且つバラツキも小さく、良好なコンタクトを実現していることが分かる。このことは、上記Cu合金を使用することで大気酸化を受け難くなり、製造工程中のプロセスマージンが改善されることを示している。
Figure 0004542008
Figure 0004542008
Figure 0004542008
Figure 0004542008
Figure 0004542008
Figure 0004542008
[耐熱性]
フォトレジストとしてクラリアントジャパン社製の「AZ P4110」、フォトレジスト現像液として同社製の「AZデベロッパー」を用いたフォトリソグラフィー(工程:フォトレジスト塗布→プリベーキング→露光→フォトレジスト現像→水洗→乾燥)と、硫酸:硝酸:酢酸=50:10:10の混酸からなるウエットエッチャントを用いたウエットエッチング(工程:ウエットエッチング→水洗→乾燥→フォトレジスト剥離→乾燥)を行い、評価用の各Cu薄膜を線幅/線間隔=10μm/10μmのストライプパターン形状に加工した。その後、各Cu薄膜に対し350℃で30分の真空熱処理(真空度:0.27×10−3Pa以下)を施し、熱処理後に試料表面をウエットエッチャントで約10nmのライトエッチィングを行い、各Cu薄膜の耐熱性を評価した。
Cu膜は、熱処理を行うと配線の上面および側面に凹状の欠陥(ボイド)が発生する。そこで、熱処理後のCu表面をライトエッチィングすることで、熱処理により発生したボイドをエンハンスして光学顕微鏡で観察し、単位面積当たりのボイド密度を測定した。そして、ボイド密度が1.0×10個/m以下のものを優秀(◎)、1.0×10個/mを超え1.0×1010個/m以下のものを良好(○)(◎,○はいずれも合格)、1.0×1010個/m超のものを不合格(×)とした。
結果は表9,10に示す通りであり、350℃×30minの真空熱処理を行った場合、純Cuでは耐熱性が不十分であるのに対し、Zn,Ni,Mn,Mgから選ばれる1以上の元素の総含有量が0.1原子%以上であるCu−(Zn,Ni,Mn,Mg)合金膜は、十分な耐熱性を有している。また、FeまたはCoとPを含有するCu−(Zn,Ni,Mn,Mg)−(Fe,Co)−P合金膜は、更に優れた耐熱性を有していることが分かる。
Figure 0004542008
Figure 0004542008
上記実験で得た合否判定結果を表11〜13に纏めて示す。これらの表からも明らかな様に、Cu中に含まれる所定の合金元素の含有量が不足する場合は、コンタクト抵抗率の低減効果が不足気味となり、逆に多過ぎると、Cu合金膜自体の電気抵抗率が高くなり、いずれも本発明の目的にそぐわなくなる。
そして、Cuに添加する合金元素の種類と量を適切に制御することで、本発明に係る表示デバイスにおけるCu合金膜と透明導電膜との界面に酸化膜が生じる様なプロセス環境下においても、低抵抗の直接接続が可能となる。また、更にFeやCoとPを複合添加したものの耐熱性は特に良好であり、高温の熱履歴を受ける場合に好適である。従って、このTFTアレイ基板を備えた平面表示装置としての液晶表示装置であれば、画素電極(透明電極)と直接配線部との間でコンタクト抵抗の増大およびバラツキを最小限に抑えることができるので、表示画面の品位に与える悪影響を防止することができ、表示品位を大幅に改善できる。
Figure 0004542008
Figure 0004542008
Figure 0004542008
図10は、上記実験のうち代表的な試料について、熱処理温度と電気抵抗率の関係を示したグラフである。この図からも分かる様に、何れの試料についても、100〜400℃の熱履歴で電気抵抗率は明らかに低下している。なお液晶の一般的な製造工程では、Cu配線の形成後に250〜350℃程度の熱処理温度が加わる。
図11は、上記実験のうち代表的な試料について、熱処理温度とボイド密度の関係を示したグラフであり、熱処理温度が250℃では、Zn,Mg,Mn,Niから選ばれる1以上の元素を添加することで、ボイドの発生を抑制できる。更に高温である350℃の熱履歴を受ける場合は、FeやPを添加したCu合金を使用することで、ボイドの発生を大幅に抑制できることが分かる。
上記実験結果からも明らかな様に、本発明に係る表示デバイスにおけるCu合金膜と透明導電膜との界面には、従来例の様なバリアメタルなしでも低抵抗の直接接続が可能となる。従って、このTFTアレイ基板を備えた平面表示装置としての液晶表示装置であれば、画素電極(透明電極膜)と接続配線部との間でコンタクト抵抗の増大を最小限に抑えることができるので、表示画面の品位に与える悪影響を防止することができ、表示品位を大幅に改善できる。
液晶表示装置に搭載される液晶パネル構造を例示する概略断面説明図である。 薄膜ドランジスタの断面構造を例示する拡大断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 薄膜ドランジスタ構造の形成工程を追って説明する断面説明図である。 実施例で用いた幾つかの試料における熱処理温度と電気抵抗率の関係を示すグラフである。 実施例で用いた幾つかの試料における熱処理温度とボイド密度の関係を示すグラフである。

Claims (5)

  1. Cu合金膜からなる配線・電極部と透明導電膜が、高融点金属薄膜を介することなく直接接続している表示デバイスであって、前記Cu合金膜中に、Znおよび/またはMgが総量で0.1〜3.0原子%含まれていることを特徴とする表示デバイス。
  2. Cu合金膜からなる配線・電極部と透明導電膜が、高融点金属薄膜を介することなく直接接続している表示デバイスであって、前記Cu合金膜中に、Niおよび/またはMnが総量で0.1〜0.5原子%含まれていることを特徴とする表示デバイス。
  3. 前記Cu合金膜中に、更に、Feおよび/またはCoが総量で0.02〜1.0原子%と、Pが0.005〜0.5原子%含まれている請求項1または2に記載の表示デバイス。
  4. 前記透明導電膜が、酸化インジウム錫(ITO)もしくは酸化インジウム亜鉛(IZO)である請求項1〜3のいずれかに記載の表示デバイス。
  5. 前記Cu合金膜に透明導電膜を積層し、タブ接続電極としたものである請求項1〜4のいずれかに記載の表示デバイス。
JP2005272643A 2005-06-07 2005-09-20 表示デバイス Expired - Fee Related JP4542008B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005272643A JP4542008B2 (ja) 2005-06-07 2005-09-20 表示デバイス
US11/431,580 US20060275618A1 (en) 2005-06-07 2006-05-11 Display device
TW095117334A TWI336803B (en) 2005-06-07 2006-05-16 Display device
KR1020060050401A KR100802879B1 (ko) 2005-06-07 2006-06-05 디스플레이 장치
SG200603839A SG128578A1 (en) 2005-06-07 2006-06-06 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005167185 2005-06-07
JP2005272643A JP4542008B2 (ja) 2005-06-07 2005-09-20 表示デバイス

Publications (2)

Publication Number Publication Date
JP2007017926A JP2007017926A (ja) 2007-01-25
JP4542008B2 true JP4542008B2 (ja) 2010-09-08

Family

ID=37494483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005272643A Expired - Fee Related JP4542008B2 (ja) 2005-06-07 2005-09-20 表示デバイス

Country Status (5)

Country Link
US (1) US20060275618A1 (ja)
JP (1) JP4542008B2 (ja)
KR (1) KR100802879B1 (ja)
SG (1) SG128578A1 (ja)
TW (1) TWI336803B (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP2008170744A (ja) * 2007-01-12 2008-07-24 Tohoku Univ 液晶表示装置及びその製造方法
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP4453845B2 (ja) * 2007-04-10 2010-04-21 国立大学法人東北大学 液晶表示装置及びその製造方法
US7633164B2 (en) * 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
JP5121299B2 (ja) * 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Al−Ni−La−Si系Al合金スパッタリングターゲットおよびその製造方法
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5207120B2 (ja) * 2008-02-05 2013-06-12 三菱マテリアル株式会社 熱欠陥発生がなくかつ密着力に優れた液晶表示装置用配線および電極
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
US20100328247A1 (en) * 2008-02-22 2010-12-30 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Touch panel sensor
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Al−Ni−La−Cu系Al基合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Al基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI395333B (zh) * 2008-04-23 2013-05-01 Kobe Steel Ltd An aluminum alloy film for a display device, a display device, and a sputtering target
CN102077323A (zh) * 2008-07-03 2011-05-25 株式会社神户制钢所 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるCu合金膜
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI518913B (zh) * 2008-11-07 2016-01-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Cu合金膜および表示装置
EP2426551A4 (en) 2009-04-30 2013-01-09 Sharp Kk METHOD FOR PRODUCING A LIQUID CRYSTAL DISPLAY PANEL, GLASS SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY PANEL AND LIQUID CRYSTAL DISPLAY PANEL THEREWITH
CN103972246B (zh) 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
JP5142223B2 (ja) 2009-09-03 2013-02-13 国立大学法人東北大学 電子装置用配線基板、その製造方法及びタッチパネル
KR101777624B1 (ko) * 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102219398B1 (ko) 2010-02-26 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY168183A (en) 2010-05-14 2018-10-11 Mitsubishi Materials Corp Copper alloy for electronic device, method for producing copper alloy for electronic device, and copper alloy rolled material for electronic device
JP5638369B2 (ja) * 2010-07-07 2014-12-10 株式会社Shカッパープロダクツ シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012119664A (ja) * 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Al合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Cu合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Al合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5903832B2 (ja) * 2011-10-28 2016-04-13 三菱マテリアル株式会社 電子機器用銅合金、電子機器用銅合金の製造方法、電子機器用銅合金圧延材及び電子機器用部品
JP5903838B2 (ja) * 2011-11-07 2016-04-13 三菱マテリアル株式会社 電子機器用銅合金、電子機器用銅素材、電子機器用銅合金の製造方法、電子機器用銅合金塑性加工材及び電子機器用部品
JP5903842B2 (ja) 2011-11-14 2016-04-13 三菱マテリアル株式会社 銅合金、銅合金塑性加工材及び銅合金塑性加工材の製造方法
TWI537400B (zh) * 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
JP5805708B2 (ja) * 2013-06-05 2015-11-04 株式会社神戸製鋼所 タッチパネルセンサー用配線膜、およびタッチパネルセンサー
JP2016149183A (ja) * 2013-06-07 2016-08-18 コニカミノルタ株式会社 透明導電体及びその製造方法
DE102013014501A1 (de) * 2013-09-02 2015-03-05 Kme Germany Gmbh & Co. Kg Kupferlegierung
TWI691045B (zh) * 2017-02-20 2020-04-11 友達光電股份有限公司 電子組件、電子組件的製造方法及微元件的轉置方法
TWI751416B (zh) 2019-05-17 2022-01-01 元太科技工業股份有限公司 顯示裝置及薄膜電晶體陣列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124254A (ja) * 1982-01-20 1983-07-23 Nippon Mining Co Ltd 半導体機器のリ−ド材用銅合金
JPH0372045A (ja) * 1989-08-14 1991-03-27 Nippon Mining Co Ltd 酸化膜密着性に優れた高力高導電性銅合金
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
WO2002025365A1 (fr) * 2000-09-20 2002-03-28 Hitachi, Ltd Affichage a cristaux liquides
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908275A (en) * 1987-03-04 1990-03-13 Nippon Mining Co., Ltd. Film carrier and method of manufacturing same
JP2511289B2 (ja) * 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Al−Ni−Y 合金薄膜および半導体電極用Al−Ni−Y 合金薄膜形成用スパッタリングターゲット
JPH10307303A (ja) 1997-05-06 1998-11-17 Hitachi Ltd 液晶表示基板、その製造方法および液晶表示装置
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR100881357B1 (ko) * 1999-09-07 2009-02-02 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
US6686661B1 (en) * 1999-10-15 2004-02-03 Lg. Philips Lcd Co., Ltd. Thin film transistor having a copper alloy wire
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
DE10124986B4 (de) * 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
US7626665B2 (en) * 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
US6961101B2 (en) * 2001-10-25 2005-11-01 Lg. Philips Lcd Co., Ltd. Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR20030080849A (ko) * 2002-04-11 2003-10-17 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124254A (ja) * 1982-01-20 1983-07-23 Nippon Mining Co Ltd 半導体機器のリ−ド材用銅合金
JPH0372045A (ja) * 1989-08-14 1991-03-27 Nippon Mining Co Ltd 酸化膜密着性に優れた高力高導電性銅合金
JPH0943628A (ja) * 1995-08-01 1997-02-14 Toshiba Corp 液晶表示装置
WO2002025365A1 (fr) * 2000-09-20 2002-03-28 Hitachi, Ltd Affichage a cristaux liquides
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Also Published As

Publication number Publication date
TW200700866A (en) 2007-01-01
JP2007017926A (ja) 2007-01-25
TWI336803B (en) 2011-02-01
KR100802879B1 (ko) 2008-02-14
KR20060127794A (ko) 2006-12-13
US20060275618A1 (en) 2006-12-07
SG128578A1 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
JP4542008B2 (ja) 表示デバイス
JP4117002B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP3940385B2 (ja) 表示デバイスおよびその製法
JP4170367B2 (ja) 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2009010052A (ja) 表示装置の製造方法
WO2009123217A1 (ja) 表示装置、その製造方法およびスパッタリングターゲット
JP2008098611A (ja) 表示装置
JP2009008770A (ja) 積層構造およびその製造方法
JP2010065317A (ja) 表示装置およびこれに用いるCu合金膜
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
WO2009131169A1 (ja) 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP5374111B2 (ja) 表示装置およびこれに用いるCu合金膜
JP4886285B2 (ja) 表示デバイス
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Cu 합금막
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP5368717B2 (ja) 表示装置およびこれに用いるCu合金膜
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

R150 Certificate of patent or registration of utility model

Ref document number: 4542008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees