JP4458563B2 - 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 - Google Patents

薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4458563B2
JP4458563B2 JP08629198A JP8629198A JP4458563B2 JP 4458563 B2 JP4458563 B2 JP 4458563B2 JP 08629198 A JP08629198 A JP 08629198A JP 8629198 A JP8629198 A JP 8629198A JP 4458563 B2 JP4458563 B2 JP 4458563B2
Authority
JP
Japan
Prior art keywords
contact hole
interlayer insulating
insulating film
electrode
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08629198A
Other languages
English (en)
Other versions
JPH11283934A5 (ja
JPH11283934A (ja
Inventor
和式 井上
理 青木
宗人 熊谷
茂昭 野海
徹 竹口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP08629198A priority Critical patent/JP4458563B2/ja
Priority to US09/153,332 priority patent/US6218206B1/en
Priority to TW087118035A priority patent/TW406311B/zh
Priority to KR10-1998-0051372A priority patent/KR100375435B1/ko
Publication of JPH11283934A publication Critical patent/JPH11283934A/ja
Publication of JPH11283934A5 publication Critical patent/JPH11283934A5/ja
Application granted granted Critical
Publication of JP4458563B2 publication Critical patent/JP4458563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置などに用いられるスイッチング素子の製造方法ならびにこれらの方法を用いて作製する液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置は、CRTに替わるフラットパネルディスプレイの一つとして盛んに研究が行われており、とくに消費電力が小さいことや薄型であるという特徴を活かして、電池駆動の超小型テレビやノートブック型のパーソナルコンピュータの表示装置としてすでに実用化されている。
【0003】
液晶表示装置の駆動方法として、高表示品質の面から薄膜トランジスタ(以下TFTと記す)をスイッチング素子に用いたアクティブマトリクス型TFTアレイが主として用いられている。
【0004】
液晶表示装置の低消費電力化には、液晶パネルの画素部の有効表示面積を大きくすること、すなわち画素の高開口率化が有効である。
【0005】
このような高開口率の液晶パネルをうるための有効なTFTアレイとして、走査電極、信号電極、半導体層からなるTFTの形成後に、これらを覆うように透明性樹脂からなる層間絶縁膜を設けてから最上層に画素電極を形成する構造が、たとえば特許第2521752公報、特許第2598420公報および特開平4−163528公報などに開示されている。
【0006】
前述した構造で高開口率がえられるのは主に以下の2点による。すなわち、特許第2521752公報で説明されているように、透明性樹脂膜により表面が平坦化された層間絶縁膜上に画素電極が形成されるので、従来の構造の画素電極の段差部分で生じていた液晶分子の配向乱れによる表示不良(ドメイン現象)を無くすことができる分だけ表示有効面積を増やすことができるという点。さらに、特許第2598420公報、特開平4−163528公報で説明されているように、0.3μmから2μmと比較的膜厚の厚さ層間絶縁膜上に画素電極を形成することによって、層間絶縁膜下層にあるゲート配線・ソース配線と上層の画素電極間の電気的短絡を生じることがないため、これら配線にオーバーラップさせるように広い面積で画素電極を形成することが可能である点である。
【0007】
これらの高開口率TFTアレイ構造を実現するためのプロセス、たとえば透明性樹脂からなる層間絶縁膜の形成方法などが、特開平9−96837公報、特開平9−127553公報および特開平9−152625などに詳しく示されている。
【0008】
前記高開口率TFTアレイの製造工程を簡単に述べると、まずガラスのような透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層からなるTFTおよびソース、ドレイン電極を順次形成する。つぎに透明性樹脂からなる層間絶縁膜を形成し、コンタクトホールを形成する。最後に画素電極を形成してTFTアレイが完成する。画素電極は層間絶縁膜に形成したコンタクトホールを介して下層のドレイン電極と電気的に接続される。
【0009】
層間絶縁膜にコンタクトホールを形成する方法は、たとえば特開平9−127553公報および特開平9−152625公報に記載されているように、用いる透明性樹脂が感光性のものと非感光性のものとで以下の2つの方法に分けられる。
【0010】
感光性の透明性樹脂を用いるばあいは、樹脂を塗布・焼成したのちにコンタクトホールのマスクパターンを用いて露光・現像するという写真製版と同様の工程により所望のコンタクトホールを形成する。一方、非感光性の透明性樹脂を用いるばあいは、樹脂を塗布・焼成した後でレジストを塗布し、写真製版にてコンタクトパターンを形成した後で、たとえばCF4、CF3あるいはSF6のうちの少なくともひとつを含むガスでドライエッチングし、最後にレジストを除去して所望のコンタクトホールをうる。
【0011】
もちろん、感光性樹脂を用いたばあいでも、後者のレジストマスクを用いたドライエッチングでコンタクトホールを形成してもよい。また、透明性樹脂膜は有機系あるいは無機系のどちらでもよい。
【0012】
【発明が解決しようとする課題】
前述の高開口率TFTアレイでは表示の品質の面から、層間絶縁膜のコンタクトホールを介した上層の画素電極と下層のドレイン電極との電気的接続が良好である必要がある。電気的接続の良好性は、一般的にコンタクトホール開口表面における画素電極とドレイン電極の接触抵抗(以下、コンタクト抵抗と記す)で表され、開口面積50μm□あたりのコンタクト抵抗値としておおよそ10E4Ω以下であることが要求される(以下、コンタクト抵抗値は、とくに注記しない限り開口面積50μm□あたりの値を示す)。
【0013】
ところが、透明性樹脂からなる層間絶縁膜を用いた高開口率TFTアレイの従来の工程では、10E4Ω以下のコンタクト抵抗値を安定的にうるのが難しく、歩留まりの低下を招くという問題点がある。
【0014】
とくに画素電極とドレイン電極を接続するコンタクトホールは基板上にマトリックス状に配列されるすべての画素部に形成されるため、基板上に一部でもコンタクト抵抗不良が発生すると表示不良を引き起こし、歩留まりを低下させてしまう。したがって安定的に低コンタクト抵抗をうることのできるコンタクトホール形成プロセスを確立することは非常に重要なことである。
【0015】
しかしながら、安定的な低コンタクト抵抗をうる層間絶縁膜のコンタクトホール形成方法については、前述した特許公報には具体的には示されていない。またその他の関連特許・文献においても示されたものは見られない。
【0016】
本発明は、前述した問題点を解消し、透明性樹脂からなる層間絶縁膜を用いた高開口率TFTアレイにおいて層間絶縁膜のコンタクトホールを介した画素電極とドレイン電極とのコンタクト抵抗値が、安定的に10E4Ω以下にすることができるTFTアレイの製造方法ならびにこれらの方法によって作製する液晶表示装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
前記コンタクト抵抗値を増大させる要因として、本発明者らが有機系の透明性樹脂膜を層間絶縁膜として用いて検討を行った結果、コンタクト抵抗が大きいばあいは、画素電極とドレイン電極のコンタクト表面に酸素や炭素系の物質が存在していることが判明した。
【0018】
すなわち、これらの物質は主に透明性樹脂膜成分であり、
(1)コンタクトホール形成後の透明性樹脂膜の残さ物
(2)画素電極膜形成時の透明性樹脂膜の分解物
が生成原因であることが従来のTFTアレイ基板とは異なる新たな知見である。
【0019】
したがって、良好なコンタクト抵抗を安定的にうるには、前記(1)の残さ物および、(2)の分解物を生成させない、あるいは生成してもこれらを除去できるような工程でコンタクト表面を清浄化してやればよい。
【0020】
以上の点から、本発明に係わる薄膜トランジスタの製造方法は、透明性絶縁基板上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、ドレイン電極を順次形成し、さらにこれらを覆うように透明性樹脂膜からなる層間絶縁膜を形成し、これにコンタクトホールを形成した後で、コンタクトホール部に露出した下部ドレイン電極またはドレイン電極につながる接続電極の表面を含む基板表面全体を、コンタクト部表面を清浄化する効果を有する物理的、あるいは化学的な方法のいずれか一方、あるいはこれらの両方で表面処理する工程を含むことを特徴とする。これらの表面処理によってコンタクトホール部の透明性樹脂膜の残さ物を除去することができ、良好なコンタクト抵抗を実現することが可能となる。
【0021】
コンタクトホール形成後の層間絶縁膜の物理的な表面処理方法として、水素プラズマ処理、ヘリウムプラズマ処理あるいは窒素プラズマ処理の中から選ばれる少なくともひとつの工程を用いる。これらの表面処理を行うことによって、プラズマイオンによる衝撃によりコンタクトホール表面の透明性樹脂膜の残さ物を除去することができる。さらに、これらの表面処理によって透明性樹脂表面が改質される結果としてもたらされる前記透明性樹脂膜の加熱分解の抑制によって、画素電極膜形成時の樹脂分解物生成を抑制する効果も同時に有する。
【0022】
一方コンタクトホール形成後の層間絶縁膜の物理的な表面処理方法として、酸素プラズマ処理を用いるばあいは、プラズマイオンの衝撃によるコンタクトホール表面の透明性樹脂膜の残さ物を除去するメリットとは別に、逆にこの表面処理によって透明性樹脂表面が変質を起こし、加熱分解の促進を引き起こしてしまうばあいがある。このばあいは表面処理を行う前にコンタクト部のみを残して他の透明性樹脂膜全体をレジストで覆い、表面処理を行った後でレジストを剥離する工程を追加するとよい。こうすることにより、透明性樹脂膜に影響を及ぼすことなく、コンタクト表面部のみを清浄化することが可能となる。もちろんこの方法は、上記水素プラズマ処理、ヘリウムプラズマ処理および窒素プラズマ処理を用いるばあいでも有効である。
【0023】
また、コンタクトホール形成後の層間絶縁膜の別の物理的な表面処理方法として、水素イオン注入、ホウ素イオン注入、窒素イオン注入、リンイオン注入の中から選ばれる少なくともひとつの工程を用いる。これらのイオン注入を行うことによって、イオンによる衝撃によるコンタクトホール表面の透明性樹脂膜の残さ物を除去することができる。さらに、これらのイオン注入でもたらされる透明性樹脂表面の改質による樹脂の加熱分解の抑制によって、画素電極膜形成時の樹脂分解物生成を抑制する効果も同時に有する。
【0024】
なお、コンタクト表面部を除く透明性樹脂膜全体をレジストで覆ってから前記イオン注入処理を行い、そののちレジストを除去してもよい。このばあいは、透明性樹脂膜に影響を及ぼすことなく、コンタクトホール表面のみを清浄化することが可能となる。
【0025】
また別の物理的な表面処理として、画素電極と接続される下部ドレイン電極材料がエッチング可能なガスを用いたドライエッチングで表面をライトエッチングする方法を用いる。またこの方法と、前記プラズマ処理またはイオン注入処理を組み合わせてもよい。
【0026】
つぎに、コンタクトホール形成後の層間絶縁膜の化学的な表面処理方法として、ドレイン電極材料がエッチング可能な薬液で表面をライトエッチングする工程を用いる。ドレイン電極エッチングによるリフトオフによって、コンタクト表面の透明性樹脂膜の残さ物を除去することができる。
【0027】
このばあいでも、コンタクト表面部を除く透明性樹脂膜全体をレジストで覆ってから前記化学的表面処理を行い、そののちレジストを除去してもよい。このばあいは、透明性樹脂膜表面に化学薬液による影響を及ぼすことなく、コンタクトホール表面のみを清浄化することが可能である。
【0028】
以上のコンタクト表面を含む基板表面全体の物理的、化学的表面処理によって、下層ドレイン電極のコンタクトホール開口部分の膜厚が、その他の部分のドレイン電極膜厚に比べて薄くなっていることを形態上の特徴とするTFTアレイ基板がえられる。この効果は、物理的表面処理としてドライエッチングガスを用いたドライエッチングを用いたばあいや、化学的表面処理のばあいにとくに顕著となる。
【0029】
さらに本発明に係わる薄膜トランジスタの製造方法は、画素電極の形成において、透明導電膜をスパッタリング法などを用いて成膜したのち、150℃から250℃の範囲であってかつ成膜時の基板温度以上の温度で熱処理を行う。熱処理により、コンタクトホール開口部における下層ドレイン電極との密着力が向上し、良好なコンタクト抵抗をうることができる。また熱処理により、透明導電膜の比抵抗値や透過率値の改善効果や、TFTアレイ基板全体のストレスを緩和させ、その電気的特性を改善する効果も有する。さらに、熱処理により特性改善を行うことができるため、透明導電膜成膜時の基板温度を250℃以下に設定することが可能で、その結果、層間絶縁膜からの分解生成物を抑制することも可能となる。
【0030】
さらに本発明に係わる薄膜トランジスタの製造方法は、透明性樹脂からなる層間絶縁膜を形成する前に、TFTのチャネル部を保護する窒化シリコン膜を形成する。これにより、TFTの電気的特性を安定化させることが可能である。
【0031】
このような透明性樹脂/窒化シリコンの2層からなる層間絶縁膜にコンタクトホールを形成する方法としてはいくつかの方法がある。
【0032】
(1)窒化シリコンにあらかじめレジストマスクを用いたドライエッチングなどでコンタクトホールを形成しておき、さらに前記レジストマスク剥離後に透明性樹脂膜を形成してコンタクトホールを形成する方法。
【0033】
(2)窒化シリコン膜と透明性樹脂膜を連続形成し、透明性樹脂膜にコンタクトホールを形成する。つぎにコンタクトホールを形成した透明性樹脂膜をマスクとしてドライエッチングすることにより窒化シリコン膜にコンタクトホールを形成する方法。この方法では、感光性の透明性樹脂膜を用いるばあい、写真製版と同じ露光・現像方法を用いて透明性樹脂膜にコンタクトホールを形成することが可能である。
【0034】
(3)窒素シリコン膜と透明性樹脂膜とを連続形成し、写真製版を用いて作製したレジストマスクを用いて、ドライエッチングにて透明性樹脂膜/窒化シリコンを連続エッチングすることによりコンタクトホールを形成する方法。この方法は、透明性樹脂膜が感光性・非感光性のいずれのばあいでも可能である。
【0035】
いずれの方法においても、コンタクトホール形成後に物理的あるいは化学的な表面処理を行うことによって良好なコンタクト抵抗をうることが可能である。
【0036】
なお(3)の方法では、レジストマスクをつけた状態で表面処理を行うことにより、透明性樹脂膜表面に影響を及ぼさすにコンタクトホール部表面のみを清浄化することが容易にできる。
【0037】
さらに本発明に係わる薄膜トランジスタの製造方法は、ドレイン電極として、Al、Cr、Cu、Mo、Taあるいはこれらの金属を主成分とする合金から選ばれる少なくともひとつの材料を用い、また画素電極材料として、酸化インジウム、酸化スズあるいは酸化インジウムと酸化スズからなるITO(Indium Tin Oxide)から選ばれる少なくともひとつの材料を用いることにより、良好なコンタクト抵抗を得ることが可能である。
【0038】
本発明に係わる液晶表示装置は、前述した本発明に係わる製造方法によって製造されたTFTがゲート配線とソース配線の交差部近傍にマトリックス状に形成されたTFTアレイ基板と、このTFTアレイ基板と共に液晶を挟持する、対向電極カラーフィルタなどを有する対向基板を備える。このため、高開口率の液晶表示装置を歩留まり良く生産することが可能である。
【0039】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【0040】
実施の形態1
以下に、図を用いて本発明の一実施の形態について説明する。
【0041】
図1および図2は、この発明の実施の形態1によるTFTアレイ基板の製造方法を示す概略断面説明図である。図1および図2において、1は透明絶縁性基板であり、2はゲート電極であり、3は共通電極であり、4はゲート絶縁膜であり、5はa−Si膜であり、6はn+−a−Si膜であり、7はソース電極であり、8はドレイン電極であり、9はチャネル部であり、10は層間絶縁膜であり、11はコンタクトホール部であり、12はコンタクトホール表面上の残さ物であり、13は画素電極であり、14はコンタクト面である。また、TPは物理的表面処理を示す。
【0042】
まず図1(a)に示すように、ガラスなどからなる透明絶縁性ガラス基板1に、スパッタリング法などを用いてCrを成膜し、フォトリソグラフィ法にてゲート電極2および共通電極3を形成する。
【0043】
つぎに、プラズマCVD法などを用いて窒化シリコンからなるゲート絶縁膜4、アモルファスシリコン(以下、a−Siと記す)5、不純物をドープした低抵抗アモルファスシリコン(以下、n+a−Siと記す)6を順次成膜し、フォトリソグラフィ法を用いてa−Si膜5、n+a−Si膜6をパターニングして半導体層を形成する。
【0044】
つぎに、スパッタリング法などを用いてCrを成膜し、フォトリソグラフィ法により、半導体層のチャネル部9ならびにソース電極7、ドレイン電極8を形成してTFTを形成する。
【0045】
さらに、TFTによる段差部を無くし表面が平坦化されるように、感光性のあるアクリル系透明性樹脂をスピンコート法などを用いて塗布・焼成して層間絶縁膜10を形成したのち、フォトリソグラフィ法による露光・現像処理にてドレイン電極の表面の一部が露出するようにコンタクトホール11を形成する。このとき、コンタクトホール開口部表面には粒状もしくは一様な薄膜状態の異物が残さ物として残る。このばあいの残差物のほとんどは層間絶縁膜10を主成分としたものである。
【0046】
つぎに図1(b)に示すように、コンタクトホール部11を含む層間絶縁膜10の表面全体を、物理的な方法を用いて表面処理する。この実施の形態では、表1に示すような数種類の処理を行った。これにより、コンタクトホール表面上の残さ物はほぼ完全に除去される。
【0047】
【表1】
Figure 0004458563
【0048】
最後に図2に示すように、スパッタリング法などを用いて基板表面温度を200℃に設定して酸化インジウムと酸化スズからなる透明導電膜ITO(IndiumTin Oxide)を1000Åの膜厚に成膜した。そののち、230℃で60分保持して熱処理を行ったのちにフォトリソグラフィ法を用いてパターニングして画素電極13を形成して所望の液晶表示装置TFTアレイ基板をえた。
【0049】
画素電極13はコンタクトホール部11のコンタクト面14で、ドレイン電極8と電気的に接続されている。
【0050】
このようにしてえられたTFTアレイのコンタクト面14における画素電極13とドレイン電極8のコンタクト抵抗値は、表1に示すように、何も表面処理をしないばあいの10E8Ωに比べ、数10E4Ω以下と大幅に低減されていた。
【0051】
なお、表1に示されたそれぞれの物理的表面処理のプロセス条件は、それぞれの装置によってその最適値が異なるものであるから、個々の使用装置に対して最適なプロセス条件を設定すればよく、この発明において表1に示した数値に限定されるものではない。
【0052】
この実施の形態でゲート電極2、共通配線3としてCrを、またソース電極7、ドレイン電極8として同じくCrを用いたが、これに限定されることなく、たとえば、Al、Cu、Mo、Taを用いてもよい。これらの材料を用いると、比抵抗値が25μΩ・cmの低抵抗な電極および配線が実現できるので好ましい。
【0053】
物理的処理としては表1に示した方法の他に、たとえばドレイン電極8がCrのばあいはCCl4+O2などのガス、AlのばあいにはBCl3+Cl2などのガス、CuのばあいにはArなどのガス、そしてMo、TaのばあいにはCF4+O2などのガスをそれぞれ用いたドライエッチング処理を行ってもよい。ドライエッチング処理はドレイン電極8のコンタクトホール部11の膜厚が完全にエッチングされる前に終了させるが、他の部分の膜厚に比べ1/2以上の膜厚を残して終了させることが好ましい(ライトエッチング)。なお、これらドライエッチング処理と表1に示す表面処理を組み合わせてもよい。
【0054】
また、ゲート電極2、共通電極3、ソース電極7、ドレイン電極8が全て同じ金属材料で構成されている必要はなく、該金属材料の中から選ばれる異なる金属の組み合わせで用いられていてもよい。一方、画素電極13としては、ITO膜以外にも酸化インジウム膜および酸化スズ膜および酸化亜鉛およびその他の透明性導電膜を用いてもよい。
【0055】
以上のような材料の組み合わせにおいても、本発明の実施の形態によれば、コンタクト面14におけるコンタクト抵抗値として10E3Ω低下の低い値が実現できる。
【0056】
なお、画素電極13形成時の透明導電膜を成膜する際の基板表面温度は250℃未満に設定することが好ましい。なぜならば表2に示すように、245℃±5℃以上の基板温度設定では、この実施の形態におけるコンタクトホール表面の物理的処理を行ってもコンタクト抵抗が10E6Ω以上に増大してしまうからである。
【0057】
【表2】
Figure 0004458563
【0058】
これは、基板表面温度が250℃を超えると、層間絶縁膜10が熱分解を生じ、ITO成膜の初期時のコンタクト面14付近にこの熱分解生成物が取り込まれてITO膜が成膜されるためである。
【0059】
さらに層間絶縁膜に熱分解が生じると、変色が起こり透過率の低下を招くという問題も発生する。このことからも画素電極の透明導電膜成膜時の基板表面温度は250℃未満に設定することが好ましい。
【0060】
ただし、透明導電膜成膜時の基板設定温度を下げると密着力の低下を生じ、パターニング時に剥離を起こしたり、コンタクト面14での剥離によるITO膜の浮きのためにコンタクト抵抗の増大を招くこともある。この現象は基板表面の温度が150℃未満のばあいに生じやすい。したがって、ITO膜の成膜後は、成膜時の基板表面温度以上であって、かつ最低でも150℃以上の温度で熱処理を行うことが好ましい。さらにこの熱処理温度は、前述の層間絶縁膜の熱分解の問題から250℃以下とするのが好ましい。
【0061】
なお、ドレイン電極と画素電極ITOとの電気的接続に関しては、ドレイン電極につながる接続電極を設け、該接続電極の表面上に形成された層間絶縁膜のコンタクトホールを介してITOとの電気的コンタクトをとるばあいがある。このばあいも前記接続電極のコンタクトホール表面を本実施の形態1と同様に表面処理することによって本発明と同等の効果を奏することができる(実施の形態2〜5においても同様である)。以上のようにして形成されたTFTアレイ基板と、従来と同様の対向基板とを組み合わせ、両基板で液晶材料を挟持して液晶表示装置をうる。TFTアレイ基板には従来と同様にゲート配線およびソース配線が設けられ、本発明のTFTが、ゲート配線とソース配線の交差部近傍にマトリックス状に形成されている。また、対向基板には対向電極やカラーフィルタが設けられている。
【0062】
実施の形態2
図3および4は、本発明の実施の形態2によるTFTアレイ基板の製造方法を示す概略断面説明図である。なお、図3において、15は化学薬液であり、その他、図1および図2に示した部分と同一の部分については同一の符号を付けて示してある。
【0063】
本実施の形態においては、コンタクトホール部11を含む層間絶縁膜10表面全体を化学的な方法で表面処理する以外の工程は図1に示す実施の形態1のばあいと同一である。
【0064】
すなわち、この実施の形態における図3の(a)に示す基板は、実施の形態1における図1の(a)と同一の工程で形成される。
【0065】
つぎに図3の(b)に示すように、基板を硝酸セリウムアンモニウム+過塩素酸+水からなる化薬薬液15に浸漬し、コンタクトホール部11を含む層間絶縁膜10の表面全体を、化学的に表面処理する。
【0066】
この処理によって、Crからなるドレイン電極8のコンタクトホール11の表面に露出している部分がエッチングされ、同時にコンタクトホール表面に残る異物12がリフトオフにより除去される。
【0067】
化学薬液による表面処理は、コンタクトホール部のドレイン電極8が完全にエッチングされる前に終了させるが、少なくとも他の部分のドレイン電極8の膜厚の1/2以上の膜厚を残して終了させることが好ましい。
【0068】
最後に実施の形態1における図2に示した工程の同様の工程を経て、画素電極13を形成して図4に示すような液晶表示装置TFTアレイをえた。
【0069】
画素電極13はコンタクトホール部11のコンタクト面14で、ドレイン電極8と電気的に接続されているが、この実施の形態では、ドレイン電極8のコンタクトホール表面が化学的エッチング処理により除去されているため、コンタクト面14のドレイン電極8の膜厚が他の部分の膜厚に比べて薄くなっていることが形態上の特徴となっている。
【0070】
このようにしてえられたTFTアレイのコンタクト面14における画素電極13とドレイン電極8のコンタクト抵抗値は、表1に示すように、何も表面処理をしないばあいの10E8Ωに比べ、数10E4Ω以下と大幅に低減されていた。
【0071】
なお、この実施の形態ではゲート電極2、共通配線3として3としてCrを、またソース電極7、ドレイン電極8として同じくCrを用いたが、これに限定されることなく、たとえば、Al、Cu、Moなどを用いてもよい。これらの材料を用いると、比抵抗値が25μΩ・cmの低抵抗な電極および配線が実現できるので好ましい。
【0072】
また、ゲート電極2、共通電極3、ソース電極7、ドレイン電極8が全て同じ金属材料で構成されてる必要はなく、該金属材料の中から選ばれる異なる金属の組み合わせで用いられていてもよい。
【0073】
図4の化学的表面処理に用いる化学薬液15は、用いるドレイン電極8の金属材料を化学エッチングすることができるものを用いなければならない。
【0074】
たとえば、ドレイン電極8がAlおよびMoのばあいはリン酸+硝酸+酢酸+水系を、Cuのばあいは過硫酸アンモニウム+水系、Taのばあいはフッ酸+硝酸+水系などの薬液を用いることが可能である。
【0075】
一方、画素電極13としては、ITO膜以外にも酸化インジウム膜および酸化スズ膜およびその他の透明性導電膜を用いてもよい。
【0076】
以上のような材料の組み合わせにおいても、この発明の実施の形態によれば、コンタクト面14におけるコンタクト抵抗値として10E3Ω以下の低い値が実現できる。
【0077】
また、実施の形態1において表2に示したように、画素電極の透明導電膜成膜時の基板表面温度は250℃未満に設定し、成膜後は、成膜時の基板表面温度以上であって、かつ150℃以上250℃以下の温度で熱処理を行うことが好ましい。
【0078】
実施の形態3
図5は、本発明の実施の形態3によるTFTアレイ基板の製造方法を示す概略断面説明図である。なお、図5においては、16はパッシベーション膜であり、17はフォトレジストであり、その他、図1〜4に示した部分と同一の部分については同一の符号をつけて示してある。
【0079】
図5の(a)に示すように、本実施の形態では、透明樹脂からなる層間絶縁膜10を形成する前に、パッシベーション膜16としてプラズマCVDなどで窒化シリコンなどの無機絶縁膜を形成することを特徴としている。この無機絶縁膜からなるパッシベーション膜16でTFTのチャネル部9を保護することにより、直接透明性樹脂からなる層間絶縁膜を形成するばあいに比べてTFTの特性が安定するという効果をうることができる。
【0080】
窒化シリコンによるパッシベーション膜16のコンタクトホール11は、マスクとしてフォトレジスト17を用い、たとえばCF4+O2ガスなどを用いたドライエッチング法にて形成し、そののち、フォトレジスト17を剥離する。
【0081】
このとき、ドレイン電極8としてCr、Al、Cuを用いたばあいには図3(b)に示すように、コンタクトホール11のドレイン電極表面露出部には残さ物12が残るばあいがある。これは主にドライエッチング時に生成されたフッ化物系異物である。
【0082】
したがって、こののち、図1(a)に示すように透明性樹脂膜からなる層間絶縁膜10を設け、コンタクトホール部11を形成したのちの表面の残さ物12は、層間絶縁膜成分を主成分としたものと、ドライエッチング時のフッ化物を主成分としたものの両方が残るが、以後、実施の形態1の図1(b)〜図2もしくは実施の形態2の図3(b)〜図4に示すものと同一の工程により、所望の低コンタクト抵抗値を有する液晶表示装置用TFTアレイをうる。
【0083】
一方、ドレイン電極8としてMo、Taを用いたばあいは、窒化シリコンパッシベーション膜16のコンタクトホール部11形成時に、CF4+O2ガスで同時に表面がドライエッチングされる効果を有するため、図5の(b)においてコンタクトホール部表面には残さ物12はほとんど残らない。
【0084】
したがって、こののち、図1(a)に示すように透明性樹脂膜からなる層間絶縁膜10を設け、コンタクトホール部11を形成したのちの表面の残さ物12は、層間絶縁膜成分を主成分としたものが残る。
【0085】
以後、実施の形態1の図1の(b)〜図2もしくは実施の形態2の図3の(b)〜図4に示すものと同一の工程により、所望の低コンタクト抵抗値を有する液晶表示装置用TFTアレイをうることができる。
【0086】
実施の形態4
図6は、本発明の実施の形態4によるTFTアレイ基板の製造方法を示す概略断面図である。なお、図6においては、図1〜5に示した部分と同一の部分については同一の符号をつけて示してある。
【0087】
本実施の形態も、実施の形態3と同じく透明性樹脂からなる層間絶縁膜10を形成する前に、パッシベーション膜16として窒化シリコンなどの無機絶縁膜を形成することを特徴としているが、コンタクトホールの形成工程が異なっている。
【0088】
図6の(a)に示すように、たとえば窒化シリコンなどからなるパッシベーション膜16をプラズマCVD法などで形成したのちに、感光性のある透明樹脂膜からなる層間絶縁膜をスピンコート法などを用いて塗布・焼成し、フォトリソグラフィによる露光・現像処理にてコンタクトホール部11を形成した層間絶縁膜10を形成する。
【0089】
つぎに層間絶縁膜10をマスクにして、たとえばCF4+O2ガスなどを用いたドライエッチング法を用いて窒化シリコンをエッチングする。
【0090】
本実施の形態では、ドレイン電極8としてCr、AlまたはCuを用いたばあい、図4(b)に示すコンタクトホール部11のドレイン電極8の表面には層間絶縁膜成分を主とした異物と、フッ化物を主成分とした異物が残さ物12として残る。
【0091】
またドレイン電極としてMo、Taを用いたばあい、CF4+O2ガスを用いた窒化シリコンのドライエッチング時に、Mo、Ta表面を同時にドライエッチングできるので、フッ化物を主成分とした異物は残らず、この後の図1の(a)の工程時に層間絶縁膜成分を主とした異物のみが残さ物12として残ることになる。
【0092】
いずれのばあいでも以後、実施の形態1の図1の(b)〜図2もしくは実施の形態2の図3の(b)〜図4に示すものと同一の工程により、所望の低コンタクト抵抗値を有する液晶表示装置用TFTアレイをうる。
【0093】
実施の形態5
図7は、本発明の実施の形態5によるTFTアレイ基板の製造方法を示す概略断面説明図である。なお、図7においては、図1、2、3および図4に示した部分と同一の部分については同一の符号をつけて示してある。
【0094】
本実施の形態も、実施の形態3および実施の形態4と同じく透明樹脂からなる層間絶縁膜10を形成する前に、パッシベーション膜16として窒化シリコンなどの無機絶縁膜を形成することを特徴としているが、コンタクトホールの形成工程がさらに異なっており、とくに層間絶縁膜10として非感光性の透明性樹脂を用いるばあいに適するものである。
【0095】
まず図7の(a)に示すように、たとえば窒化シリコンなどからなるパッシベーション膜16をプラズマCVDなどで形成し、続けて非感光性の透明樹脂膜からなる層間絶縁膜10をスピンコート法などを用いて塗布・焼成して形成する。
【0096】
つぎにフォトリソグラフィ法によりコンタクトホール部11形成用のマスクとしてフォトレジスト17を形成する。
【0097】
つぎにフォトレジスト17をマスクにして、たとえばCF4+O2ガスなどを用いたドライエッチング法を用いて層間絶縁膜10とパッシベーション膜を連続エッチングしたのち、フォトレジスト17を剥離する。このばあいもはやり前述のごとく、ドレイン電極としてMo、Ta以外のCr、Al、Cuを用いたばあいには、図6の(b)に示すコンタクトホール部11のドレイン電極8の表面にはフッ化物を主成分とした異物が残さ物12として残ることがある。
【0098】
以後、実施の形態1の図1の(b)〜図2もしくは実施の形態2の図3の(b)〜図4に示すものと同一の工程により、所望の液晶表示装置用TFTアレイを得る。
【0099】
また、本実施の形態の別のプロセスとして、フォトレジスト17をマスクにしてたとえばCF4+O2ガスなどを用いて層間絶縁膜10とパッシベーション膜を連続エッチングした後、フォトレジストを剥離せずにつけたままの状態で、表1に示す物理的表面処理や、実施の形態2に記載したような化学的表面処理を行う。そののち、フォトレジスト17を剥離する。
【0100】
この方法によれば、コンタクトホール部11の表面以外の層間絶縁膜10の表面はフォトレジスト17で覆われているので、層間絶縁膜表面に物理的、化学的処理の影響を及ぼすことなく、コンタクトホール表面のみを清浄化するという本発明の効果をうることができる。
【0101】
なお、本実施の形態に限ることなく、実施の形態1から5においても、層間絶縁膜10およびパッシベーション膜16にコンタクトホール部11を形成後、新たにコンタクトホール部11を除く層間絶縁膜10表面全体を覆うようにフォトレジスト層を設けてから物理的、化学的表面処理を行うことで、コンタクトホール部のみを清浄化することが可能である。
【0102】
なお、前述した実施の形態1から実施の形態5では、半導体層としてアモルファスシリコンを用いたばあいを示したが、多結晶シリコンであってもよい。
【0103】
以上、実施の形態2〜5によってえられる液晶表示装置用TFTアレイ基板をそれぞれ用いて実施の形態1と同様に本発明の液晶表示装置をうることができる。
【0104】
【発明の効果】
本発明の請求項1にかかわる薄膜トランジスタの製造方法は、透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成する工程と、前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された透明性樹脂からなる層間絶縁膜を形成する工程と、該層間絶縁膜の前記ドレイン電極の上部にコンタクトホールを設け、該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、前記層間絶縁膜にコンタクトホール部を形成したのち、該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含むので、コンタクトホールを介したドレイン電極と画素電極の電気的コンタクトを良好にする効果を奏するものである。また、前記表面処理においては、前記ドレイン電極のコンタクトホールの表面に露出している部分が化学薬液によりエッチングされ、前記ドレイン電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされているので、コンタクトホールを介したドレイン電極と画素電極の電気的コンタクトを良好にし、コンタクト部表面を確実に清浄化できる効果を奏するものである。さらに、前記層間絶縁膜を形成する前に、前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程と、つぎに感光性のあるアクリル系の透明性樹脂からなる前記層間絶縁膜を形成する工程と、露光と現像処理により下部のドレイン電極の画素電極と電気的に接続される部分の該層間絶縁膜にコンタクトホールを形成する工程と、該コンタクトホール形成後の層間絶縁膜をマスクとして前記窒化シリコン膜にコンタクトホールを形成する工程とをさらに含むので、TFTの特性の向上と安定化をもたらすだけでなく、新たなフォトレジストマスクを形成することなく簡単にコンタクトホールを形成できる効果をも奏するものである。
【図面の簡単な説明】
【図1】 本発明の一実施の形態にかかわるTFTの概略断面説明図である。
【図2】 本発明の一実施の形態にかかわるTFTの概略断面説明図である。
【図3】 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。
【図4】 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。
【図5】 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。
【図6】 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。
【図7】 本発明の他の実施の形態にかかわるTFTの概略断面説明図である。
【符号の説明】
1 透明絶縁性基板、2 ゲート電極、3 共通電極、4 ゲート絶縁膜、5a−Si膜、6 n+−a−Si膜、7 ソース電極、8 ドレイン電極、9チャネル部、10 層間絶縁膜、11 コンタクトホール部、12 残さ物、13 画素電極、14 コンタクト面、15 化学薬液、16 パッシベーション膜、17 フォトレジスト。

Claims (6)

  1. 透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程と、
    前記窒化シリコン膜が形成された前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された感光性のあるアクリル系の透明性樹脂からなる層間絶縁膜を形成する工程と、
    該層間絶縁膜を露光・現像処理することにより、
    該層間絶縁膜の前記ドレイン電極の上部にコンタクトホールを設けた後に、該コンタクトホール形成後の層間絶縁膜をマスクとして前記窒化シリコン膜をエッチング除去する工程と
    該コンタクトホールを介して下部のドレイン電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、
    前記層間絶縁膜にコンタクトホール部を形成し、前記窒化シリコン膜をエッチング除去したのち、
    該コンタクトホール部に露出した前記下部のドレイン電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程
    を含む液晶表示装置用薄膜トランジスタの製造方法であって、
    前記表面処理においては、前記ドレイン電極のコンタクトホールの表面に露出している部分が化学薬液によりエッチングされ、
    前記ドレイン電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して前記画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされていることを特徴とする液晶表示装置用薄膜トランジスタの製造方法。
  2. 透明絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極を順次設けて薄膜トランジスタを形成すると共に前記ドレイン電極につながる接続電極を形成する工程と、
    前記薄膜トランジスタのチャネル部を保護する窒化シリコン膜を形成する工程と、
    前記窒化シリコン膜が形成された前記透明絶縁性基板上に該薄膜トランジスタ領域に起因する段差部をなくすように表面が平坦化された感光性のあるアクリル系の透明性樹脂からなる層間絶縁膜を形成する工程と、
    該層間絶縁膜を露光・現像処理することにより、
    該層間絶縁膜の前記接続電極の上部にコンタクトホールを設けた後に、該コンタクトホール形成後の層間絶縁膜をマスクとして前記窒化シリコン膜をエッチング除去する工程と
    該コンタクトホールを介して下部の接続電極と電気的に接続されるように該層間絶縁膜上に透明導電膜からなる画素電極とを形成する工程からなる液晶表示装置用薄膜トランジスタの製造方法であって、
    前記層間絶縁膜にコンタクトホール部を形成し、前記窒化シリコン膜をエッチング除去したのち、該コンタクトホール部に露出した前記下部の接続電極の表面を含む基板表面を、コンタクト部表面を清浄化するために表面処理する工程を含む液晶表示装置用薄膜トランジスタの製造方法であって、
    前記表面処理においては、前記接続電極のコンタクトホールの表面に露出している部分が化学薬液によりエッチングされ、
    前記接続電極の膜厚のうち、前記透明性樹脂からなる層間絶縁膜のコンタクトホールを介して前記画素電極と電気的に接続される部分の膜厚が、その他の部分の膜厚よりも薄くされていることを特徴とする液晶表示装置用薄膜トランジスタの製造方法。
  3. 前記窒化シリコン膜をエッチング除去する方法は、ドライエッチング法であることを特徴とする請求項1または2に記載の液晶表示装置用薄膜トランジスタの製造方法。
  4. 前記ドレイン電極が、Al、Cr、Cu、Mo、Taおよびこれらの少なくとも2つの金属を含む合金のうちから選ばれる少なくともひとつの材料からなり、さらに前記画素電極が、酸化インジウム、酸化スズおよびITOのうちから選ばれる少なくともひとつの材料からなる請求項1記載の液晶表示装置用薄膜トランジスタの製造方法。
  5. 前記接続電極が、Al、Cr、Cu、Mo、Taおよびこれらの少なくとも2つの金属を含む合金のうちから選ばれる少なくともひとつの材料からなり、さらに前記画素電極が、酸化インジウム、酸化スズおよびITOのうちから選ばれる少なくともひとつの材料からなる請求項2記載の液晶表示装置用薄膜トランジスタの製造方法。
  6. 請求項1〜5のいずれか一項に記載の薄膜トランジスタがゲート配線とソース配線の交差部近傍にマトリックス状に形成されてなる透明性絶縁基板と、少なくとも対向電極およびカラーフィルタが設けられ、前記透明絶縁性基板と共に液晶を挟持する対向基板が備えられてなる液晶表示装置の製造方法
JP08629198A 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 Expired - Fee Related JP4458563B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08629198A JP4458563B2 (ja) 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US09/153,332 US6218206B1 (en) 1998-03-31 1998-09-15 Method for producing thin film transistor and thin film transistor using the same
TW087118035A TW406311B (en) 1998-03-31 1998-10-30 Manufacturing method of thin-film transistor and liquid crystal display device using the same
KR10-1998-0051372A KR100375435B1 (ko) 1998-03-31 1998-11-27 박막트랜지스터의제조방법및이것을이용한액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08629198A JP4458563B2 (ja) 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007034064A Division JP4800236B2 (ja) 2007-02-14 2007-02-14 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置

Publications (3)

Publication Number Publication Date
JPH11283934A JPH11283934A (ja) 1999-10-15
JPH11283934A5 JPH11283934A5 (ja) 2004-11-18
JP4458563B2 true JP4458563B2 (ja) 2010-04-28

Family

ID=13882746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08629198A Expired - Fee Related JP4458563B2 (ja) 1998-03-31 1998-03-31 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法

Country Status (4)

Country Link
US (1) US6218206B1 (ja)
JP (1) JP4458563B2 (ja)
KR (1) KR100375435B1 (ja)
TW (1) TW406311B (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3479023B2 (ja) 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4472073B2 (ja) * 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6568978B2 (en) 2000-03-31 2003-05-27 Sharp Kabushiki Kaisha Electrode substrate, method for producing the same, and display device including the same
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機el装置、有機el装置の製造方法
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
JP2001337624A (ja) * 2000-05-26 2001-12-07 Toshiba Corp アレイ基板及びその製造方法
US6444505B1 (en) * 2000-10-04 2002-09-03 Industrial Technology Research Institute Thin film transistor (TFT) structure with planarized gate electrode
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100783696B1 (ko) * 2000-12-27 2007-12-07 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100606963B1 (ko) * 2000-12-27 2006-08-01 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그의 제조방법
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100752212B1 (ko) * 2000-12-29 2007-08-24 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
TW525402B (en) 2001-01-18 2003-03-21 Semiconductor Energy Lab Process for producing a light emitting device
JP2002237594A (ja) 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
SG146422A1 (en) * 2001-02-19 2008-10-30 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6720198B2 (en) 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100421480B1 (ko) 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
KR20030058615A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 제조 방법
JP2003302649A (ja) * 2002-04-12 2003-10-24 Nec Lcd Technologies Ltd 液晶表示装置
US6882394B2 (en) 2002-05-30 2005-04-19 Fujitsu-Display Technologies Corporation Reflective liquid crystal display including a step of applying charged particles on the organic resin and film method of manufacturing
JP4060125B2 (ja) * 2002-05-30 2008-03-12 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
KR101061882B1 (ko) * 2002-09-11 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2006339666A (ja) * 2002-12-19 2006-12-14 Kobe Steel Ltd アルミニウム合金膜形成用スパッタリングターゲット
JP4886285B2 (ja) * 2002-12-19 2012-02-29 株式会社神戸製鋼所 表示デバイス
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
WO2005008757A1 (en) * 2003-07-16 2005-01-27 Showa Denko K.K. n-TYPE OHMIC ELECTRODE FOR n-TYPE GROUP III NITRIDE SEMICONDUCTOR, SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH THE ELECTRODE, AND METHOD FOR FORMING n-TYPE OHMIC ELECTRODE
KR101045462B1 (ko) 2003-12-27 2011-06-30 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
JP4434809B2 (ja) * 2004-03-29 2010-03-17 三洋電機株式会社 半導体装置の製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Al−Ni−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2006316339A (ja) * 2005-04-12 2006-11-24 Kobe Steel Ltd Al系スパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US20090008786A1 (en) * 2006-03-06 2009-01-08 Tosoh Smd, Inc. Sputtering Target
US20090022982A1 (en) * 2006-03-06 2009-01-22 Tosoh Smd, Inc. Electronic Device, Method of Manufacture of Same and Sputtering Target
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) * 2006-06-22 2013-06-19 三菱電機株式会社 Tftアレイ基板及びその製造方法
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Al基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Al−Ni−La系Al基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Al−Ni−La−Si系Al合金スパッタリングターゲットおよびその製造方法
KR101432109B1 (ko) * 2007-10-31 2014-08-22 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
JP4611417B2 (ja) 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Al−Ni−La−Cu系Al基合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Al基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Al合金膜、表示装置およびスパッタリングターゲット
EP2291856A4 (en) * 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるCu合金膜
KR101493224B1 (ko) * 2008-09-22 2015-02-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
WO2010071160A1 (ja) * 2008-12-19 2010-06-24 シャープ株式会社 アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Cu合金膜および表示装置
TWI383232B (zh) * 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
KR101320229B1 (ko) 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2011203762A (ja) * 2011-07-14 2011-10-13 Nlt Technologies Ltd 液晶表示装置及びその製造方法
JP2012134519A (ja) * 2012-02-13 2012-07-12 Semiconductor Energy Lab Co Ltd 半導体装置
TWI595621B (zh) 2012-07-03 2017-08-11 元太科技工業股份有限公司 畫素結構及其製造方法
KR102114314B1 (ko) 2013-06-26 2020-05-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
CN106842744B (zh) * 2017-02-14 2019-10-25 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN107272232B (zh) * 2017-07-20 2020-12-25 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的制造方法
KR102826508B1 (ko) * 2020-06-02 2025-06-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648663A (en) * 1985-08-05 1997-07-15 Canon Kabushiki Kaisha Semiconductor structure having transistor and other elements on a common substrate and process for producing the same
JPH01253715A (ja) 1988-04-01 1989-10-11 Toppan Printing Co Ltd 博膜トランジスタの製造方法
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JPH04257826A (ja) 1991-02-13 1992-09-14 Sharp Corp アクティブマトリクス基板の製造方法
JPH0590590A (ja) * 1991-09-30 1993-04-09 Fujitsu Ltd 薄膜トランジスタ電極配線の製造方法
JP2755376B2 (ja) * 1994-06-03 1998-05-20 株式会社フロンテック 電気光学素子の製造方法
JP3209317B2 (ja) 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
EP0775931B1 (en) * 1995-11-21 2005-10-05 Samsung Electronics Co., Ltd. Method of manufacturing a liquid crystal display
JPH09258247A (ja) 1996-03-26 1997-10-03 Sharp Corp 液晶表示装置の製造方法および成膜装置
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JPH1074948A (ja) * 1996-08-30 1998-03-17 Toshiba Corp 液晶表示装置の製造方法
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100612984B1 (ko) * 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD

Also Published As

Publication number Publication date
US6218206B1 (en) 2001-04-17
KR19990076545A (ko) 1999-10-15
TW406311B (en) 2000-09-21
JPH11283934A (ja) 1999-10-15
KR100375435B1 (ko) 2003-07-22

Similar Documents

Publication Publication Date Title
JP4458563B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2755376B2 (ja) 電気光学素子の製造方法
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
JPH11283934A5 (ja)
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
JPH11202365A (ja) 液晶表示パネル及びその製造方法
JP3975014B2 (ja) 液晶表示装置の製造方法
JP4800236B2 (ja) 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2020537346A (ja) Tft基板及びその製造方法
JPH11352515A (ja) 液晶表示装置およびその製造方法
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
JP2008103658A (ja) 薄膜トランジスタ基板の製造方法
JP3724787B2 (ja) 電極基板およびその作製方法、ならびに、電極基板を備える液晶表示装置
JP4201883B2 (ja) Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法
JP2937255B2 (ja) 透明導電膜のパターニング方法
KR101146486B1 (ko) 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
CN109037238B (zh) 阵列基板及阵列基板的制作方法
KR101599280B1 (ko) 어레이 기판의 제조방법
JP2000199912A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH0744277B2 (ja) 薄膜トランジスタ及びその形成方法
JPH1195239A (ja) 液晶表示装置の製造方法
JP3746924B2 (ja) 液晶表示装置のアクティブパネルの製造方法
KR20020054848A (ko) 액정표시장치의 제조방법
JP4052804B2 (ja) 電極基板および電極基板の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070417

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees