JP4201883B2 - Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 - Google Patents
Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP4201883B2 JP4201883B2 JP16169698A JP16169698A JP4201883B2 JP 4201883 B2 JP4201883 B2 JP 4201883B2 JP 16169698 A JP16169698 A JP 16169698A JP 16169698 A JP16169698 A JP 16169698A JP 4201883 B2 JP4201883 B2 JP 4201883B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- tft array
- array substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、TFTアレイ基板及びこれを用いた液晶表示装置と、TFTアレイ基板の製造方法に関する。
【0002】
【従来の技術】
液晶表示装置は、CRTに代わるフラットパネルディスプレイの一つとして盛んに研究開発が行われており、特に、消費電力が小さく薄型であるという特徴を生かして、電池駆動の小型TV、ノートブック型パーソナルコンピュータ及びカーナビゲーション等の製品として既に実用化されている。液晶表示装置の駆動方法として、高品質表示の面からTFTをスイッチング素子に用いたアクティブマトリクス型TFTアレイが主として用いられている。この液晶表示装置の低消費電力化には、液晶表示パネルの画素部の有効表示面積を大きくすること、すなわち画素の高開口率化が有効である。
【0003】
液晶表示装置を構成するTFTアレイ基板において、従来、複数のゲート配線とソース配線の各交点に設けられたTFT部による段差に起因するラビング不良が起こり、配向不良による光抜けの表示不良が発生するという問題があった。そこで、上記のような表示不良を防止し、且つ高開口率の液晶表示装置を得るために、透明性樹脂よりなる平坦化膜を兼ねた層間絶縁膜が採用されていた。
以下に、従来の平坦化膜を兼ねた層間絶縁膜を採用したTFTアレイ基板及び液晶表示装置の製造方法を説明する。透明絶縁性基板上に、ゲート電極、ソース及びドレイン電極、半導体層よりなるTFTを形成した後、これらを覆うように、透明性樹脂よりなる平坦化膜を兼ねた層間絶縁膜を数μmの厚さで形成する。さらに、この層間絶縁膜下のゲート電極にオーバーラップさせるように、最上層に広い面積で画素電極を形成し、この画素電極は、層間絶縁膜に開けられたコンタクトホールを介してドレイン電極と接続される。
【0004】
以上のようにして作成されたTFTアレイ基板と、カラーフィルタ及び透明電極等を有する対向電極基板の間に、数μmのスペーサーを挟んで一定の間隔を保持した状態で、上記2枚の基板を貼り合わせる。この2枚の基板よりなるパネルを、液晶を溜めた容器と共に真空チャンバー内に入れ、0.01〜0.001torrまで減圧する。その後、液晶を溜めた容器に上記パネルの一部に設けられた注入口を下向きにして浸漬し、真空層を大気圧に戻すことにより、容器内の液晶は圧力差によって上記パネルの隙間に注入される。その後、注入口を塞ぐ。
【0005】
【発明が解決しようとする課題】
以上のようにして作成された従来の液晶表示装置は、透明性樹脂よりなる平坦化膜を兼ねた層間絶縁膜がほぼTFTアレイ基板全面に数μm厚で存在しており、液晶注入の際に減圧することで、この透明性樹脂膜に吸蔵された水分、ガス及び樹脂自体の分解物等が発生し、上記樹脂膜を使用しない場合に比べ、液晶注入工程の排気時間に要する時間が2倍程度必要であった。また、液晶が完全に注入されず、微小な空洞ができる液晶注入不良が発生するという問題があった。
【0006】
本発明は、上記のような問題点を解消するためになされたもので、液晶注入工程の減圧時において、透明性樹脂よりなる層間絶縁膜からの水分、ガス及び分解物等の発生を抑制し液晶注入不良を防止すると共に、処理時間の短縮によるコスト低減が可能なTFTアレイ基板とその製造方法を提供し、上記TFTアレイ基板を用いた高開口率の液晶表示装置を得ることを目的とする。
【0007】
【課題を解決するための手段】
本発明に係わるTFTアレイ基板は、透明絶縁性基板上に複数本形成されたゲート電極を備えたゲート配線と、ゲート配線と交差する複数本のソース電極を備えたソース配線と、ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、この半導体層に接続されたソース電極及びドレイン電極よりなる薄膜トランジスタと、薄膜トランジスタが形成された基板上に設けられ、薄膜トランジスタに起因する段差を無くすように表面が平坦化され、ドレイン電極上にコンタクトホールを有する透明性樹脂よりなる層間絶縁膜と、層間絶縁膜上に広範囲に設けられ、コンタクトホールによりドレイン電極と接続される透明導電膜よりなる画素電極と、層間絶縁膜の画素電極に覆われていない部分に物理的または化学的表面処理を施して形成され、減圧下における層間絶縁膜に吸蔵された水分及びガス等の発生を抑制する機能を有する層間絶縁膜改質部を備えたものである。
【0008】
また、層間絶縁膜改質部は、有色とするものである。
また、層間絶縁膜改質部は、可視光の透過率を50%以下とするものである。また、層間絶縁膜改質部の厚さは、層間絶縁膜の最表面から最下面までの任意の厚さとするものである。
さらに、本発明に係わる液晶表示装置は、上記のいずれかに記載のTFTアレイ基板と、透明電極およびカラーフィルタ等を有する対向電極基板の間に液晶が配置されているものである。
【0009】
また、本発明に係わるTFTアレイ基板の製造方法は、透明絶縁性基板上に、ゲート電極及びゲート配線、ゲート絶縁膜、半導体層、ソース電極及びソース配線、ドレイン電極を順次設け、薄膜トランジスタを形成する工程と、この基板上に、透明性樹脂よりなる層間絶縁膜を形成し、ドレイン電極上の層間絶縁膜にコンタクトホールを形成する工程と、層間絶縁膜上にITO等の透明導電膜を成膜し、フォトリソグラフィ法により画素電極を形成する工程と、層間絶縁膜の画素電極に覆われていない部分に物理的または化学的表面処理を施し、減圧下における層間絶縁膜に吸蔵された水分及びガス等の発生を抑制する機能を有する層間絶縁膜改質部を形成する工程を含んで製造するようにしたものである。
【0010】
また、層間絶縁膜への物理的表面処理として、酸素、窒素またはヘリウム等を用いたプラズマ処理を施すものである。
また、層間絶縁膜への化学的表面処理として、オゾン雰囲気下でのUV照射または有機系溶剤への浸漬処理のいずれかの処理を施すものである。
さらに、層間絶縁膜への表面処理は、処理基板温度250度以下で施されるものである。
【0011】
また、層間絶縁膜への表面処理は、画素電極パターニング用のレジストをマスクとして用い、処理後、レジストを除去するものである。
また、画素電極の形成をドライエッチング法にて行った後、導入ガス種を変えて層間絶縁膜に物理的表面処理を施し、さらに導入ガス種を変えてレジスト除去を行う工程を、同一装置内で連続的に行うものである。
また、層間絶縁膜への表面処理は、画素電極パターニング用のレジストを除去後に、画素電極をマスクとして用いるものである。
【0012】
【発明の実施の形態】
実施の形態1.
以下に、本発明の実施の形態を図について説明する。図1は、本発明の実施の形態1であるTFTアレイ基板の製造方法を示す断面図である。図において、1はガラス基板等の透明絶縁性基板、2は透明絶縁性基板1上に複数本形成されたゲート配線に備えられたゲート電極、3は共通電極であり、ゲート配線は後述のソース電極を備えた複数本のソース配線と交差している。また、ゲート電極2上にゲート絶縁膜4を介して設けられアモルファスシリコン膜(以下、a−Si膜と称す)5及び不純物をドープした低抵抗アモルファスシリコン膜(以下、n+ −a−Si膜と称す)6よりなる半導体層と、この半導体層に接続されたソース電極7及びドレイン電極8より、薄膜トランジスタが構成されている。9は薄膜トランジスタのチャネル部である。さらに、10は、薄膜トランジスタが形成された基板上に設けられ、薄膜トランジスタに起因する段差を無くすように表面が平坦化され、ドレイン電極8上にコンタクトホール11を有する透明性樹脂よりなる層間絶縁膜、12は、層間絶縁膜10上に広範囲に設けられ、コンタクトホール11によりドレイン電極8と接続される透明導電膜よりなる画素電極、13は画素電極12パターニング用のレジスト、14は層間絶縁膜10の画素電極12に覆われていない部分に物理的または化学的表面処理を施して形成され、減圧下における層間絶縁膜に吸蔵された水分及びガス等の発生を抑制する機能を有する層間絶縁膜改質部である。なお、本実施の形態による液晶表示装置は、上記のTFTアレイ基板と、透明電極およびカラーフィルタ等を有する対向電極基板(図示せず)の間に液晶が配置されているものである。
【0013】
本実施の形態におけるTFTアレイ基板の製造方法を説明する。まず、透明絶縁性基板1上に、スパッタ法等を用いてCrを成膜し、フォトリソグラフィ法にてゲート電極2及び共通電極3を形成する。次に、プラズマCVD法等を用いて窒化シリコンからなるゲート絶縁膜4、a−Si膜5、n+ −a−Si膜6を順次成膜し、フォトリソグラフィ法にてa−Si膜5、n+ −a−Si膜6を島状にパターニングし、半導体層を形成する。次に、スパッタリング法により金属膜を成膜後、フォトリソグラフィ法により、半導体層のチャネル部9並びにソース電極7、ドレイン電極8を形成し、TFTを形成する。
【0014】
次に、TFTによる段差を無くし表面が平坦化されるように、高耐熱性、高硬度で感光性のあるアクリル系透明性樹脂を塗布し、フォトリソグラフィ法により、ドレイン電極8上の一部にコンタクトホール11を形成する。その後、アクリル系透明性樹脂を十分に焼成し、層間絶縁膜10を形成する。続いて、スパッタリング法等を用いて透明導電膜であるITOを1000Å程度の膜厚に成膜し、フォトリソグラフィ法により画素電極12を形成する(図1(a) )。
次に、画素電極12パターニング用のレジスト13を残したまま、マスクとして用い、層間絶縁膜10の画素電極12に覆われていない部分に物理的または化学的表面処理を施し、層間絶縁膜改質部14を形成する(図1(b) )。ここで、物理的表面処理としては、酸素、窒素、ヘリウム等を用いたプラズマ処理や、窒素、リン、ホウ素、水素ガス使用のイオン注入処理等が挙げられる。また、化学的表面処理としては、オゾン雰囲気下でのUV照射、有機系溶剤への浸漬処理等が挙げられる。これらの物理的及び化学的表面処理の中から少なくとも一つの処理を施し、層間絶縁膜改質部14を形成する。なお、層間絶縁膜改質部14の厚さは、図2(a) に示すように層間絶縁膜10の最表面から、図2(b) に示すように層間絶縁膜10の最下面までの任意の厚さとする。処理後、レジスト13を除去し、所望のTFTアレイ基板を得る(図1(c) )。
【0015】
以上のようにして作成されたTFTアレイ基板は、透明性樹脂よりなる層間絶縁膜10のうち、TFTアレイ基板最表面に露出している箇所には全て表面処理を施し、層間絶縁膜改質部14を形成している。このため、画素電極12と層間絶縁膜改質部14によって層間絶縁膜10を覆い閉じこめた形となり、液晶注入時の減圧下において、層間絶縁膜10に吸蔵された水分、ガス及び樹脂自体の分解物等が発生するのを抑制する効果がある。その結果、液晶注入不良を防止でき、且つ処理時間の短縮によるコスト低減が可能となった。
【0016】
また、以上の効果は、画素電極12より露出した層間絶縁膜10の膜質を変化させることで得られるが、本実施の形態では、さらに、層間絶縁膜改質部14を有色とし、可視光の透過率を50%以下とすることで、画素電極12周辺より生ずる光漏れを抑制する効果を付加した。
図3は、ソース配線のズレに対する輝度の変化量を計算するための条件を示す模式図、表1は計算結果を示している。ソース配線幅を8μm、画素電極間を3μm、TFTをドット反転方式駆動にし、ソース配線と画素電極の間に左右それぞれ0.5μm(全体で1μm以下)のズレが生じた場合、4%の輝度変動が生じる。輝度変動が3%を越えると、画面上にショット斑として認識されることが定性的に分かっている。本実施の形態では、層間絶縁膜改質部14を有色とし、画素間の光漏れを可視域で50%以下の透過にすることで、パターンのズレ幅が2μm程度まで許容できるようになる。露光装置の重ね合わせ精度は通常3シグマで0. 8μm程度であり、層間絶縁膜改質部14を有色とすることで、精度が大きく緩和され、さらにソース配線などを細線化でき高開口率化が図られる。
【0017】
【表1】
【0018】
なお、本実施の形態において層間絶縁膜10として用いたアクリル系透明樹脂は、約250度の高耐熱性を有するため、ITO膜を230度程度の高温スパッタリングまたは常温〜200度の低温スパッタリング法及び230度程度のアニールにより形成する際に変質することはなく、ITO及び下地膜と十分な密着性を得ている。このため、画素電極12のパターニング不良は発生しない。さらに、層間絶縁膜10への表面処理を、画素電極12もしくは画素電極パターニング用のレジスト13をマスクとして、処理基板温度250度以下で施すことにより、画素電極12に覆われていない部分のみの膜質を変化させ、画素電極12下の層間絶縁膜10の変色を抑制することができる。このため、液晶表示装置の開口率の低下を招くことはない。
【0019】
実施の形態2.
以下に、本発明の実施の形態2におけるTFTアレイ基板の製造方法を説明する。TFT形成後の透明絶縁性基板上に層間絶縁膜10を形成し、さらに透明導電膜であるITOを成膜後、画素電極12パターニング用のレジスト13を形成する工程までは、上記実施の形態1と同様であるので、説明を省略する。
本実施の形態では、画素電極12の形成をヨウ化水素ガス等を用いたドライエッチング法にて行った後、レジスト13を残したまま導入ガス種を変えて、層間絶縁膜10に物理的表面処理を施し、層間絶縁膜改質部14を形成し、さらに導入ガス種を変えてレジスト13の除去を行う。
本実施の形態によれば、画素電極12となるITOのエッチングから、層間絶縁膜10の表面処理及びレジスト13除去までを同一装置内で連続して行うことが可能であるため、製造工程が簡略化される効果がある。
【0020】
実施の形態3.
以下に、本発明の実施の形態3におけるTFTアレイ基板の製造方法を図4を用いて説明する。TFT形成後の透明絶縁性基板上に層間絶縁膜10を形成し、さらに透明導電膜であるITOを成膜後、画素電極12を形成する工程までは、上記実施の形態1と同様であるので、説明を省略する。
本実施の形態では、画素電極12パターニング用のレジスト13を除去後に、画素電極12をマスクとして層間絶縁膜10の物理的処理または化学的処理のいずれかの表面処理を行い、層間絶縁膜改質部14を形成した(図4(c) )。このように、レジスト13を除去後に層間絶縁膜10の表面処理を行うことにより、レジスト13の焼き付けによる残留を防止することができる。このため、処理温度を250度近傍まで上げることが可能となり、プロセスマージンを大きくとることができる。
【0021】
【発明の効果】
以上のように、本発明によれば、層間絶縁膜の画素電極に覆われていない部分に表面処理を施し、層間絶縁膜改質部を設けたので、画素電極と層間絶縁膜改質部によって層間絶縁膜を覆い閉じこめた形となり、液晶注入時の減圧下において、層間絶縁膜に吸蔵された水分、ガス及び樹脂自体の分解物等が発生するのを抑制することができ、液晶注入不良を防止すると共に、処理時間の短縮によるコスト低減が可能となった。その結果、高開口率の液晶表示装置を高歩留まり及び低コストで製造することが可能となった。
【図面の簡単な説明】
【図1】 本発明の実施の形態1であるTFTアレイ基板の製造方法を示す断面図である。
【図2】 本発明の実施の形態1であるTFTアレイ基板を示す断面図である。
【図3】 液晶表示装置のソース配線のズレに対する輝度変化量を計算するための条件を示す模式図である。
【図4】 本発明の実施の形態3であるTFTアレイ基板の製造方法を示す断面図である。
【符号の説明】
1 透明絶縁性基板、2 ゲート電極、3 共通電極、4 ゲート絶縁膜、
5 a−Si膜、6 n+ −a−Si膜、7 ソース電極、
8 ドレイン電極、9 チャネル部、10 層間絶縁膜、
11 コンタクトホール、12 画素電極、13 レジスト、
14 層間絶縁膜改質部。
Claims (12)
- 透明絶縁性基板上に複数本形成されたゲート電極を備えたゲート配線、
上記ゲート配線と交差する複数本のソース電極を備えたソース配線、
上記ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、この半導体層に接続された上記ソース電極及びドレイン電極よりなる薄膜トランジスタ、
上記薄膜トランジスタが形成された基板上に設けられ、上記薄膜トランジスタに起因する段差を無くすように表面が平坦化され、上記ドレイン電極上にコンタクトホールを有する透明性樹脂よりなる層間絶縁膜、
上記層間絶縁膜上に広範囲に設けられ、上記コンタクトホールにより上記ドレイン電極と接続される透明導電膜よりなる画素電極、
上記層間絶縁膜の上記画素電極に覆われていない部分に物理的または化学的表面処理を施して形成され、減圧下における上記層間絶縁膜に吸蔵された水分及びガス等の発生を抑制する機能を有する層間絶縁膜改質部を備えたことを特徴とするTFTアレイ基板。 - 層間絶縁膜改質部は、有色であることを特徴とする請求項1記載のTFTアレイ基板。
- 層間絶縁膜改質部は、可視光の透過率が50%以下であることを特徴とする請求項2に記載のTFTアレイ基板。
- 層間絶縁膜改質部の厚さは、層間絶縁膜の最表面から最下面までの任意の厚さとすることを特徴とする請求項1〜請求項3のいずれか一項に記載のTFTアレイ基板。
- 請求項1〜請求項4のいずれか一項に記載のTFTアレイ基板と、透明電極およびカラーフィルタ等を有する対向電極基板の間に液晶が配置されていることを特徴とする液晶表示装置。
- 透明絶縁性基板上に、ゲート電極及びゲート配線、ゲート絶縁膜、半導体層、ソース電極及びソース配線、ドレイン電極を順次設け、薄膜トランジスタを形成する工程、
上記基板上に、透明性樹脂よりなる層間絶縁膜を形成し、上記ドレイン電極上の上記層間絶縁膜にコンタクトホールを形成する工程、
上記層間絶縁膜上にITO等の透明導電膜を成膜し、レジストパターニングにより画素電極を形成する工程、
上記層間絶縁膜の上記画素電極に覆われていない部分に物理的または化学的表面処理を施し、減圧下における上記層間絶縁膜に吸蔵された水分及びガス等の発生を抑制する機能を有する層間絶縁膜改質部を形成する工程を備えたことを特徴とするTFTアレイ基板の製造方法。 - 層間絶縁膜への物理的表面処理として、酸素、窒素またはヘリウム等を用いたプラズマ処理を施すことを特徴とする請求項6記載のTFTアレイ基板の製造方法。
- 層間絶縁膜への化学的表面処理として、オゾン雰囲気下でのUV照射または有機系溶剤への浸漬処理のいずれかの処理を施すことを特徴とする請求項6記載のTFTアレイ基板の製造方法。
- 層間絶縁膜への表面処理は、処理基板温度250度以下で施されることを特徴とする請求項6〜請求項8のいずれか一項に記載のTFTアレイ基板の製造方法。
- 層間絶縁膜への表面処理は、画素電極パターニング用のレジストをマスクとして用い、処理後、上記レジストを除去することを特徴とする請求項6〜請求項9のいずれか一項に記載のTFTアレイ基板の製造方法。
- 画素電極の形成をドライエッチング法にて行った後、導入ガス種を変えて層間絶縁膜に物理的表面処理を施し、さらに導入ガス種を変えてレジスト除去を行う工程を、同一装置内で連続的に行うことを特徴とする請求項10記載のTFTアレイ基板の製造方法。
- 層間絶縁膜への表面処理は、画素電極パターニング用のレジストを除去後に、上記画素電極をマスクとして用いることを特徴とする請求項6〜請求項9のいずれか一項に記載のTFTアレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16169698A JP4201883B2 (ja) | 1998-06-10 | 1998-06-10 | Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16169698A JP4201883B2 (ja) | 1998-06-10 | 1998-06-10 | Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354806A JPH11354806A (ja) | 1999-12-24 |
JP4201883B2 true JP4201883B2 (ja) | 2008-12-24 |
Family
ID=15740134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16169698A Expired - Fee Related JP4201883B2 (ja) | 1998-06-10 | 1998-06-10 | Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4201883B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217411A (ja) * | 2000-02-04 | 2001-08-10 | Sharp Corp | 電子部品およびその製造方法 |
JP4761777B2 (ja) * | 2005-01-20 | 2011-08-31 | 三菱電機株式会社 | 表示装置及びその製造方法 |
KR100763670B1 (ko) | 2005-12-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
KR101566431B1 (ko) | 2009-09-25 | 2015-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101953832B1 (ko) * | 2011-09-07 | 2019-03-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
-
1998
- 1998-06-10 JP JP16169698A patent/JP4201883B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11354806A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
US5811318A (en) | Method for manufacturing a liquid crystal display | |
US8232214B2 (en) | Liquid crystal display device and method of fabricating the same | |
US6759283B2 (en) | Thin film transistor and method of fabricating the same | |
TW201332118A (zh) | 半導體裝置、液晶顯示裝置及半導體裝置之製造方法 | |
KR101921164B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
JP6899487B2 (ja) | Tft基板及びその製造方法 | |
JP6110412B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
US20120099058A1 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
JP4201883B2 (ja) | Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 | |
CN105826248A (zh) | Ffs模式的阵列基板及制作方法 | |
JP2776360B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
US6890856B2 (en) | Method for eliminating process byproduct during fabrication of liquid crystal display | |
CN110690229A (zh) | 显示面板及显示面板的制作方法 | |
US8329517B2 (en) | Pixel structure and method for manufacturing the same | |
US8058649B2 (en) | Thin-film transistor and method of manufacturing the same | |
CN108336024B (zh) | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 | |
CN107256873B (zh) | 阵列基板的制作方法及显示装置的制作方法 | |
JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
JPH1195239A (ja) | 液晶表示装置の製造方法 | |
KR100476055B1 (ko) | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 | |
KR20020080866A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
KR101537672B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
US20080213951A1 (en) | Method of fabricating pixel structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |