KR101537672B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101537672B1
KR101537672B1 KR1020080046297A KR20080046297A KR101537672B1 KR 101537672 B1 KR101537672 B1 KR 101537672B1 KR 1020080046297 A KR1020080046297 A KR 1020080046297A KR 20080046297 A KR20080046297 A KR 20080046297A KR 101537672 B1 KR101537672 B1 KR 101537672B1
Authority
KR
South Korea
Prior art keywords
layer
forming
amorphous silicon
array substrate
photoresist pattern
Prior art date
Application number
KR1020080046297A
Other languages
English (en)
Other versions
KR20090120324A (ko
Inventor
오광식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080046297A priority Critical patent/KR101537672B1/ko
Publication of KR20090120324A publication Critical patent/KR20090120324A/ko
Application granted granted Critical
Publication of KR101537672B1 publication Critical patent/KR101537672B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액정표시장치용 어레이 기판 및 그 제조방법은 n+층의 증착시 전도에 영향을 주지 않는 N2 가스를 추가로 주입함으로써 전도도의 저하 없이 n+층을 안정적으로 식각하기 위한 것으로, 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 SiH4, H2 가스를 주입하여 비정질 실리콘층을 형성한 후에, PH3, N2 가스를 추가로 주입하여 n+층을 연속적으로 형성하는 단계; 상기 비정질 실리콘층과 n+층 위에 도전막을 형성하는 단계; 상기 비정질 실리콘층과 n+층 및 도전막을 선택적으로 제거하여 액티브층과 오믹-콘택층 및 소오스/드레인전극을 형성하는 단계; 상기 기판 위에 보호막을 형성하는 단계; 상기 보호막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
ｎ+층, Ｎ₂가스, 액티브층, 오믹-콘택층, 어레이 기판

Description

액정표시장치용 어레이 기판 및 그 제조방법{ARRAY SUBSTRATE OF LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 n+층에 대한 안정적인 식각 프로세스(etching process)를 확보함으로써 박막 트랜지스터의 전기적 특성을 균일하게 유지시킨 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이와 같이 구성된 일반적인 액정표시장치의 어레이 기판은 액티브층과 n+층이 증착된 후 백 채널 에치(back channel etch)공정을 통해 채널부가 형성되게 된다. 이때, n+층을 식각하여 오믹-콘택층을 형성하는 과정에서 n+층의 식각 깊이(etch depth)의 제어가 중요한 공정조건이 되나, 어레이 기판 전체에 걸쳐 균일한 식각이 이루어지지 않는 한편 대면적으로 갈수록 식각 깊이의 제어가 용이하지 않는 문제점이 있다.
이와 같은 식각 깊이의 제어에 대한 어려움에 따라 n+층의 식각이 제대로 이루어지지 않은 경우에는 채널층에 누설전류(leakage current)가 발생하게 되며, 반대로 과도하게 n+층이 식각되는 경우에는 전류 흐름이 저하되게 된다. 그 결과 어레이 기판 전체에 걸쳐 박막 트랜지스터의 전기적 특성이 불균일하게 되어 화질불량이 발생하게 된다.
도 2는 n+층의 식각불량이 발생한 어레이 기판의 단면 구조를 개략적으로 나타내는 도면으로써, n+층이 과도하게 식각된 박막 트랜지스터를 예를 들어 나타내고 있다.
즉, 도면에 도시된 바와 같이, 액티브층 위의 n+층이 과도하게 식각되어 채널층의 비정질 실리콘 박막이 일부만이 남아 있는 상태를 보여주고 있다.
이와 같은 식각불량은 액정표시장치가 대면적화 될수록 문제가 되게 되며, 도 3에 도시된 바와 같이, 어레이 기판 전체에 걸쳐 n+층이 적절하게 식각된 정상부와는 달리 n+층이 과도하게 식각되어 얼룩이 발생한 얼룩부의 경우에는 박막 트랜지스터의 온 전류(on current)가 저하된 것을 알 수 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, n+층에 대한 안정적인 식각 프로세스를 확보하도록 한 액정표시장치용 어레이 기판 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 어레이 기판 전체에 걸쳐 n+층을 균일하게 식각할 수 있는 액정표시장치용 어레이 기판 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치용 어레이 기판은 기판 위에 형성된 게이트전극과 게이트라인; 상기 기판 위에 형성된 게이트 절연막; 상기 게이트 전극 상부에 형성된 액티브층; 상기 액티브층 위에 형성되며, N2 가스를 PH3 가스 유량 대비 5~30% 정도 주입하여 형성된 오믹-콘택층; 상기 오믹-콘택층 위에 형성되며, 상기 오믹-콘택층을 통해 상기 액티브층의 소오스/드레인영역과 오믹-콘택을 이루는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 기판 위에 형성된 보호막; 상기 보호막의 일부 영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 포함한다.
본 발명의 액정표시장치용 어레이 기판의 제조방법은 기판 위에 게이트전극을 형성하는 단계; 상기 게이트전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 SiH4, H2 가스를 주입하여 비정질 실리콘층을 형성한 후에, PH3, N2 가스를 추가로 주입하여 n+층을 연속적으로 형성하는 단계; 상기 비정질 실리콘층과 n+층 위에 도전막을 형성하는 단계; 상기 비정질 실리콘층과 n+층 및 도전막을 선택적으로 제거하여 액티브층과 오믹-콘택층 및 소오스/드레인전극을 형성하는 단계; 상기 기판 위에 보호막을 형성하는 단계; 상기 보호막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판 및 그 제조방법은 어레이 기판 전체에 걸쳐 박막 트랜지스터의 전기적 특성이 균일하게 유지됨에 따라 화질이 향상되는 효과를 제공한다.
또한, 본 발명에 따른 액정표시장치용 어레이 기판 및 그 제조방법은 n+층을 안정적으로 식각할 수 있어 박막 트랜지스터의 수율이 향상되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적 으로 나타내는 평면도로써, 설명의 편의를 위해 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 전기적으로 접속한 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(미도시)을 포함한다.
이때, 상기 액티브층 위에는 n+층으로 이루어진 오믹-콘택층(ohmic contact layer)(미도시)이 형성되어 상기 액티브층의 소오스/드레인영역과 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 역할을 하게 된다. 특히, 본 발명의 실시예 의 경우에는 상기 n+층을 형성할 때 추가적으로 N2 가스를 주입하여 n+층의 균일도를 향상시킴으로써 채널층을 형성하기 위한 백 채널 에치를 진행할 때 상기 어레이 기판(110) 전체에 걸쳐 n+층의 식각 깊이를 균일하게 유지할 수 있게 된다. 그 결과 박막 트랜지스터의 전기적 특성의 향상으로 화질이 향상되는 동시에 n+층의 식각불량이 감소되어 수율이 향상되는 효과를 얻게 된다.
상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 보호막(미도시)에 형성된 콘택홀(140)을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.
이때, 전단에 위치한 게이트라인(116)의 일부는 게이트 절연막(미도시)과 상기 보호막을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표 시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 본 발명의 실시예에 따른 어레이 기판은 전술한 바와 같이 액티브층과 n+층이 증착된 후 백 채널 에치공정을 통해 채널부가 형성되게 된다. 이때, n+층을 식각하여 채널층과 오믹-콘택층을 형성하는 과정에서 n+층의 식각 깊이의 제어가 중요한 공정조건이 되나, 어레이 기판 전체에 걸쳐 균일한 식각이 이루어지지 않는 한편 대면적으로 갈수록 식각 깊이의 제어가 용이하지 않는 문제점이 있었다.
이에 본 발명의 실시예는 전도에 영향을 주지 않으면서 n+층의 균일도를 향상시켜 n+층을 안정적으로 식각하게 하는 5가의 N2 가스를 추가적으로 주입하여 n+층을 형성함으로써 채널층을 형성하기 위한 백 채널 에치를 진행할 때 상기 어레이 기판 전체에 걸쳐 n+층의 식각 깊이를 균일하게 유지할 수 있게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.
여기서, 본 발명의 실시예에 따른 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 액티브층과 소오스전극 및 드레인전극을 형성함으로써 총 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 되나, 본 발명이 상기 마스크공정의 수에 한정되는 것은 아니다.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110) 위에 게이트전극(121)과 게이트라인(미도시)을 형성한다.
이때, 상기 게이트전극(121)과 게이트라인은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 5b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인이 형성된 어레이 기판(110) 전면에 게이트 절연막(115a), 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 게이트전극(121) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)을 형성하며, 상기 제 2 도전막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스전극(122)과 드레인전극(123)을 형성한다.
또한, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)에 상기 제 2 도전막으로 이루어지며 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인(미도시)을 형성한다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며, 상기 소오스/드레인전극(122, 123)과 동일한 형태로 패터닝되어 상기 액티브층(124)의 소오스/드레인영역과 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
특히, 본 발명의 실시예의 경우에는 상기 오믹-콘택층(125n)을 형성하기 위한 n+층을 증착하는 과정에서 추가적으로 N2 가스를 주입함으로써 n+층에 대한 안정적인 식각 프로세스(etching process)를 확보함으로써 박막 트랜지스터의 전기적 특성을 균일하게 유지시킬 수 있게 된다.
또한, 본 발명의 실시예에 따른 상기 액티브층(124), 오믹-콘택층(125n), 소오스/드레인전극(122, 123) 및 데이터라인은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 6a 내지 도 6h는 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인이 형성된 어레이 기판(110) 전면에 실리콘질화막과 같은 절연물질로 이루어진 게이트 절연막(115a)을 형성한다.
이후, 도 6b에 도시된 바와 같이, 상기 게이트 절연막(115a)이 형성된 어레이 기판(110) 전면에 비정질 실리콘을 증착하여 소정의 비정질 실리콘층(120)을 형 성한다. 그리고, 상기 비정질 실리콘 박막(120) 위에 n+ 비정질 실리콘으로 이루어진 n+층(125)을 소정 두께(100~300Å)로 형성한다.
이때, 상기 n+층(125)은 상기 비정질 실리콘층(120)을 형성한 후, 동일한 증착장비 내에서 SiH4와 H2 및 PH3 가스 외에 N2 가스를 추가로 주입하여 형성하게 되는데, 이와 같이 동일한 증착장비 내에서 상기 비정질 실리콘층(120)과 함께 상기 본 발명의 n+층(125)을 연속적으로 형성할 수 있다. 즉, 상기 n+층(125)은 상기 비정질 실리콘층(120)을 형성하는 과정 중에 고농도의 PH3 가스와 N2 가스를 추가로 주입하여 형성하게 되는데, 이와 같이 PH3 가스와 N2 가스의 주입 이외의 공정조건은 실질적으로 동일하게 하여 상기 비정질 실리콘층(120)과 n+층(125)을 연속적으로 형성함으로써 택 타임의 손실이 발생하지 않게 된다.
이때, 주입되는 N2 가스의 비율은 PH3 가스의 유량 대비 약 5~30% 정도로, 예를 들어 SiH4와 H2 및 PH3 가스를 각각 1000과 3000~4000 및 1100~1500 sccm(Standard Cubic Centimeter per Minute) 주입하는 경우 N2 가스는 55~450 sccm 정도로 주입할 수 있다.
여기서, 상기 N2는 5가 이온으로 전도에 영향을 주지 않으면서 상기 n+층(125)의 균일도를 향상시킴으로써 전도도의 저하 없이 n+층(125)을 안정적으로 식각할 수 있게 한다.
다음으로, 도 6c에 도시된 바와 같이, 상기 비정질 실리콘층(120) 및 n+ 층(125)이 형성된 어레이 기판(110) 전면에 제 2 도전막(130)을 형성한다.
이때, 상기 제 2 도전막(130)은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막(130)은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 도 6d에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후, 하프-톤 마스크(180)를 통해 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 하프-톤 마스크(180)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 광의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 하프-톤 마스크(180)를 투과한 광만이 감광막(170)에 조사되게 된다.
이어서, 상기 하프-톤 마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 6e에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제 2 도전막(130) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170a) 내지 제 2 감광막패턴(170b)은 제 2 투과영역(II)을 통해 형성된 제 3 감광막패턴(170c)보다 두껍 게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 6f에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)을 마스크로 하여, 그 하부에 형성된 비정질 실리콘층과 n+층 및 제 2 도전막을 선택적으로 제거하게 되면, 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘층과 n+층 및 제 2 도전막으로 이루어진 비정질 실리콘 박막패턴(120')과 n+ 비정질 실리콘 박막패턴(125') 및 제 2 도전막패턴(130')이 형성되게 된다. 이때, 상기 어레이 기판(110)의 데이터라인부에는 상기 제 2 도전막으로 이루어지며, 상기 게이트라인과 실질적으로 교차하여 화소영역을 정의하는 데이터라인(미도시)이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170a) 내지 제 3 감광막패턴(170c)의 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 6g에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 3 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴 및 제 2 감광막패턴은 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(170a') 및 제 5 감광막패턴(170b')으로 상기 차단영역(III)에 대응하는 소오스전극영역과 드레인전극영역에만 남아있게 된다.
이후, 도 6h에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(170a') 및 제 5 감광막패턴(170b')을 마스크로 하여 상기 비정질 실리콘 박막패턴과 n+ 비정 질 실리콘 박막패턴 및 제 2 도전막패턴의 일부를 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 비정질 실리콘 박막으로 이루어진 액티브층(124)이 형성되며, 상기 제 2 도전막으로 이루어지며 상기 액티브층(124)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)이 형성되게 된다.
이때, 상기 액티브층(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브층(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택시키는 오믹-콘택층(125n)이 형성되게 된다.
전술한 바와 같이 상기 n+층을 식각하여 액티브층(124)의 채널층과 오믹-콘택층(125n)을 형성하는 과정에서 n+층의 식각 깊이의 제어가 중요한 공정조건이 되며, 본 발명의 실시예는 N2 가스를 추가적으로 주입하여 n+층을 형성함에 따라 채널층을 형성하기 위한 백 채널 에치를 진행할 때 상기 어레이 기판(110) 전체에 걸쳐 n+층의 식각 깊이를 균일하게 유지할 수 있게 되다.
또한, 본 발명의 실시예는 하프-톤 마스크를 이용함으로써 상기 액티브층(124), 오믹-콘택층(125n), 소오스/드레인전극(122, 123) 및 데이터라인을 한번의 마스크공정을 통해 형성할 수 있게 된다.
다음으로, 도 5c에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 절연물질로 이루어진 보호막(115b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 보호막(115b)의 일부 영역을 선택적으로 제거함으로써 상기 드레인 전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
그리고, 도 5d에 도시된 바와 같이, 상기 어레이 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이와 같이 제작된 어레이 기판의 단면 구조를 도 7을 참조하여 살펴보면, n+층이 액티브층의 채널층에 대해 균일하게 식각 됨에 따라 상기 액티브층의 채널층 표면의 리플(ripple) 현상이 개선된 것을 알 수 있다.
참고로, 액티브층과 오믹-콘택층은 모두 비정질 실리콘 박막으로 이루어져 있어 도면에는 상기 액티브층과 오믹-콘택층 사이의 경계가 자세히 드러나 있지 않다.
또한, 도 8은 본 발명의 실시예에 따른 어레이 기판 전체에 걸쳐 측정된 박막 트랜지스터의 전기적 특성을 나타내는 그래프로써, 어레이 기판 전체에 대한 박막 트랜지스터의 게이트 전압에 따른 드레인 전류를 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터는 어레이 기판의 어느 위치에서도 온 전류의 저하 없이 균일한 전류 특성을 나타내고 있음을 알 수 있다.
이와 같이 구성된 상기 본 발명의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것 을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 n+층의 식각불량이 발생한 어레이 기판의 단면 구조를 개략적으로 나타내는 도면.
도 3은 일반적인 액정표시장치에 있어서, 어레이 기판 전체에 걸쳐 측정된 박막 트랜지스터의 전기적 특성을 나타내는 그래프.
도 4는 본 발명의 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 5a 내지 도 5d는 도 4에 도시된 어레이 기판의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도.
도 6a 내지 도 6h는 도 5b에 도시된 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 7은 본 발명의 실시예에 따른 어레이 기판의 단면 구조를 개략적으로 나타내는 도면.
도 8은 본 발명의 실시예에 따른 어레이 기판 전체에 걸쳐 측정된 박막 트랜지스터의 전기적 특성을 나타내는 그래프.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 121 : 게이트전극
122 : 소오스전극 123 : 드레인전극
124 : 액티브층 125 : n+층
125n : 오믹-콘택층

Claims (6)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 게이트전극 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 SiH4, H2 가스를 주입하여 비정질 실리콘층을 형성한 후에, PH3, N2 가스를 추가로 주입하여 n+층을 연속적으로 형성하는 단계;
    상기 비정질 실리콘층과 n+층 위에 도전막을 형성하는 단계;
    상기 비정질 실리콘층과 n+층 및 도전막을 선택적으로 제거하여 액티브층과 오믹-콘택층 및 소오스/드레인전극을 형성하는 단계;
    상기 기판 위에 보호막을 형성하는 단계;
    상기 보호막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서, 상기 액티브층과 오믹-콘택층 및 소오스/드레인전극은 하프-톤 마스크를 이용한 동일한 마스크공정을 통해 형성하는 액정표시장치용 어레이 기판의 제조방법.
  3. 제 1 항에 있어서, 상기 n+층은 n+ 비정질 실리콘 박막을 100Å~500Å 두께로 증착하여 형성하는 액정표시장치용 어레이 기판의 제조방법.
  4. 제 1 항에 있어서, 상기 n+층은 상기 N2 가스를 PH3 가스 유량 대비 5~30%로 주입하여 형성하는 액정표시장치용 어레이 기판의 제조방법.
  5. 제 1 항에 있어서, 상기 n+층은 상기 SiH4, H2, PH3 및 N2 가스를 각각 1000, 3000~4000, 1100~1500 및 55~450 sccm으로 주입하여 형성하는 액정표시장치용 어레이 기판의 제조방법.
  6. 제 2 항에 있어서, 상기 액티브층과 오믹-콘택층 및 소오스/드레인전극을 형성하는 단계는
    상기 도전막 위에 상기 하프-톤 마스크를 이용하여 제 1 감광막패턴 내지 제 3 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 제 3 감광막패턴을 마스크로 하여, 상기 비정질 실리콘층과 n+층 및 도전막을 선택적으로 제거하여 각각 상기 비정질 실리콘층과 n+층 및 도전막으로 이루어진 비정질 실리콘 박막패턴과 n+ 비정질 실리콘 박막패턴 및 도전막패턴을 형성하는 단계;
    애싱(ashing)공정을 통해 상기 제 3 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴 및 제 2 감광막패턴이 상기 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴 및 제 5 감광막패턴으로 형성되는 단계; 및
    상기 제 4 감광막패턴 및 제 5 감광막패턴을 마스크로 하여, 상기 비정질 실리콘 박막패턴과 n+ 비정질 실리콘 박막패턴 및 도전막패턴을 선택적으로 제거하여 각각 상기 비정질 실리콘층과 n+층 및 도전막으로 이루어진 액티브층과 오믹-콘택층 및 소오스/드레인전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
KR1020080046297A 2008-05-19 2008-05-19 액정표시장치용 어레이 기판 및 그 제조방법 KR101537672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046297A KR101537672B1 (ko) 2008-05-19 2008-05-19 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046297A KR101537672B1 (ko) 2008-05-19 2008-05-19 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090120324A KR20090120324A (ko) 2009-11-24
KR101537672B1 true KR101537672B1 (ko) 2015-07-17

Family

ID=41603672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046297A KR101537672B1 (ko) 2008-05-19 2008-05-19 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101537672B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046858A (ko) * 1997-12-01 1999-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 및 제조 방법
KR20060004477A (ko) * 2004-07-09 2006-01-12 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR20070040035A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 표시 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046858A (ko) * 1997-12-01 1999-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 및 제조 방법
KR20060004477A (ko) * 2004-07-09 2006-01-12 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR20070040035A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 표시 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20090120324A (ko) 2009-11-24

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US7977677B2 (en) Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same
US7989807B2 (en) Thin-film transistor substrate, method of manufacturing same and display apparatus having same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2010093234A (ja) 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置
KR20070068918A (ko) 액정표시장치 및 그 제조방법
US8283220B2 (en) Liquid crystal display device and fabrication method thereof
US8110829B2 (en) Array substrate of liquid crystal display and method for fabricating the same
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR101626362B1 (ko) 박막 트랜지스터 기판의 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR101537672B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101631616B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR101206286B1 (ko) 액정표시장치의 제조방법
KR20080057035A (ko) 액정표시장치 및 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR101266274B1 (ko) 액정표시장치 및 그 제조방법
KR20070072108A (ko) 액정표시장치 및 그 제조방법
WO2011061976A1 (ja) アレイ基板、その製造方法及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5