KR19990046858A - 액정 표시 장치용 박막 트랜지스터 및 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 및 제조 방법 Download PDF

Info

Publication number
KR19990046858A
KR19990046858A KR1019970065009A KR19970065009A KR19990046858A KR 19990046858 A KR19990046858 A KR 19990046858A KR 1019970065009 A KR1019970065009 A KR 1019970065009A KR 19970065009 A KR19970065009 A KR 19970065009A KR 19990046858 A KR19990046858 A KR 19990046858A
Authority
KR
South Korea
Prior art keywords
film
doped
sinx
thin film
gate electrode
Prior art date
Application number
KR1019970065009A
Other languages
English (en)
Other versions
KR100458842B1 (ko
Inventor
민훈기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970065009A priority Critical patent/KR100458842B1/ko
Publication of KR19990046858A publication Critical patent/KR19990046858A/ko
Application granted granted Critical
Publication of KR100458842B1 publication Critical patent/KR100458842B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

투명한 유리 기판 위에 게이트 전극을 형성한 후 SiH4, H2,NH3, N2기체를 이용하여 a-SiNx1:H 막을 증착한다. NH3, N2기체의 유입량을 줄여 a-SiNx2:H막(X2<X1)을 증착한 후, NH3, N2기체를 완전히 제거하여 a-Si:H막을 증착한다. SiH4, H2의 혼합 기체에 PH3를 더하여 제1 도핑된 a-Si:H막을 증착하고, PH3의 유입량을 증가시켜 제2 도핑된 a-Si:H막을 증착한다. 그 위에 게이트 전극을 중심으로 양쪽에 소스 및 드레인 전극을 형성한다. 이와 같이, 다중막의 막과 막 사이에 화학 결합상태가 순차적으로 변화하는 중간층을 형성하여 결합각의 급격한 변화에서 일어나는 응력을 감소시켜 결함의 발생을 방지할 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 및 제조 방법
본 발명은 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
박막 트랜지스터가 스위칭 소자로 사용되는 액정 표시 장치는 액정 표시 장치 중에서도 가장 많이 사용되고 있다.
그러면, 도 1을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터에 대하여 설명한다.
도 1은 액정 표시 장치용 박막 트랜지스터를 도시한 단면도로서, 기판(100) 위에 게이트 전극(101)이 형성되어 있고, 그 위에는 질화 비정질 규소(a-SiNx:H)로 이루어진 게이트 절연막(10)이 형성되어 있으며, 게이트 전극(101)에 대응하는 위치의 게이트 절연막(10) 위에 채널이 형성되는 활성막 역할을 하는 비정질 규소층(a-Si:H)(20)과 금속과 반도체 사이의 접촉 저항을 줄이기 위하여 증착된 도핑된 비정질 규소층(n+a-Si:H)(30)이 적층되어 있다. 그 위에는 게이트 전극(101)을 중심으로 양쪽에 소스 전극(41)과 드레인 전극(42)이 형성되어 있다.
이러한 박막 트랜지스터를 제조할 때에는, 먼저, 기판(100) 위에 게이트 전극(101)을 형성한 후, 게이트 절연막(10), 비정질 규소층(20), 도핑된 비정질 규소층(30)을 각각 독립적인 체임버(chamber) 내에서 플라스마 화학 기상 증착 방식(PECVD)으로 연속하여 증착한다.
그러나, 이와 같은 다중막 형성 방법은 많은 체임버를 필요로 할 뿐 아니라, 비정질 물질층들의 화학 결합 상태가 서로 달라 막들 사이의 접촉 부분에서 결합각과 광학 갭(gap)의 차이로 인한 응력(stress)이 생기므로 접촉 부분에 형성되는 채널부에 보다 많은 결함(defect)이 형성되고 이로 인해 이동도(Mobility)가 감소하게 된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 다중막이 접촉하고 있는 접촉 부분에서 화학 결합 상태의 차이에 의한 응력을 완화시켜 결함 발생을 줄이는 것이다.
도 1은 종래 기술에 따른 액정 표시 장치용 박막 트랜지스터를 도시한 단면도이고,
도 2는 본 발명에 따른 액정 표시 장치용 박막 트랜지스터를 도시한 단면도이며,
도 3은 도 2의 A 부분을 도시한 확대도이고,
도 4는 도 2의 A 부분을 도시한 또 다른 확대도이고,
도 5a 내지 도 5d는 본 발명에 따른 액정 표시 장치용 박막 트랜지스터의 제조 방법을 순서에 따라 도시한 단면도이다.
이러한 과제를 이루기 위하여 본 발명에서는 게이트 절연막인 a-SiNx:H막과 a-Si:H막 사이에 a-SiNx:H막의 X가 1.5에서 0까지 점차 변화하는 중간층을 형성하고 a-Si:H막과 도핑된 a-Si:H막 사이에도 도핑 정도가 점점 증가하고 도핑된 a-Si:H막보다는 작은 제2 중간층을 형성한다. 또한, 위의 모든 공정은 동일 체임버 내에서 이루어지도록 한다.
이와 같이, 결합 상태가 각각 다른 두 막 사이에 결합 상태가 하부막에서 상부막으로 점차 변화하는 중간층을 갖도록 하여, 두 막 간의 결합각이 급격히 변화하는데서 발생하는 응력을 완화시킬 수 있고 공정이 간편해질 수 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터의 단면도이다.
그러면, 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터의 구조에 대하여 설명한다.
유리 따위의 투명한 절연 기판(100) 위에 게이트 전극(101)이 형성되어 있고, 게이트 전극(101) 위에는 a-SiNx1:H으로 이루어진 게이트 절연막(10), a-SiNx2:H으로 이루어진 제1 중간층(200), a-Si:H로 이루어진 비정질 규소층(20)이 차례로 적층되어 있다. 이 때, X2는 0보다는 크고 X1보다는 작은 값을 가지며, 아래로부터 위로 1.5부터 0까지 순차적으로 변화하는 값을 가진다. 제1 중간층(200)은 여러 층으로 형성될 수 있는데, 이 경우 삼층 이상의 막으로 형성하는 것이 바람직하다. 예를 들어, 도 2의 A부분의 확대도인 도 3에서처럼, 중간층(200)은 a-SiNx3:H막(210), a-SiNx4:H막(220), a-SiNx5:H막(230)의 삼중막으로 이루어질 수 있으며, 이 경우, 0 < X5< X4< X3< X1인 관계가 성립하도록 하는 것이 바람직하다.
a-Si:H막(20) 위에는 도핑된 a-Si:H로 이루어진 제2 중간층(300)이 형성되어 있고, 그 위에는 도핑된 a-Si:H로 이루어진 저항성 접촉층(30)이 형성되어 있는데, 중간층(300)의 불순물 농도는 접촉층(30)보다는 작고 하부에서 상부에 이르기까지 점차 증가하도록 한다. 중간층(300)도 두 층 이상으로 형성할 수 있는데, 도 2의 A부분의 또 다른 확대도인 도 4에 도시한 바와 같이, 두 층으로 형성하는 경우에는 아래층(310)의 불순물 농도가 위층(320)보다 낮게 하는 것이 바람직하다. 마지막으로 접촉층(30) 위에는 소스 전극(41)과 드레인 전극(42)이 형성되어 있다.
이와 같은 구조의 박막 트랜지스터에서, 막과 막 사이에 위치하는 중간층(200, 300)은 화학적 결합 상태가 하부막에서 상부막으로 점차 변화하도록 형성되어, 막과 막 사이에 결합 상태가 급격히 변함으로 인한 응력이 발생하는 것을 방지하는 역할을 한다.
그러면, 도 5a 내지 도 5d를 참고로 하여 이러한 구조의 박막 트랜지스터를 제조하는 방법에 대하여 설명한다.
먼저, 5a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 게이트 전극(101)을 형성한다. 이 기판(100)을 체임버에 넣고 체임버 내에 SiH4, NH3, N2, H2의 혼합 기체를 주입하여 플라스마 화학 기상 증착 방식으로 a-SiNx1:H으로 이루어진 게이트 절연막(10)을 형성한다. 게이트 절연막(10)이 일정한 두께에 도달하면 주입하는 NH3, N2의 양을 점차 감소시켜, 형성되는 a-SiNx:H의 X가 1.5에서 0까지 점차 감소하는 제1 중간층(200)을 증착한다. 이와 같은 방법으로 제1 중간층(200)을 형성한 후, 도 5b에 도시한 바와 같이, NH3, N2가 완전히 제거된 SiH4, H2기체만으로 a-Si:H인 비정질 실리콘층(20)을 형성한다.비정질 규소층(20)이 일정한 두께에 도달하면, PH3를 SiH4, H2와 함께 유입하여 제2 중간층(300)인 제2 도핑된 a-Si:H막을 형성하는데, 이 때, 주입하는 PH3의 양을 점차 증가시켜 불순물 농도가 점점 증가하도록 한다. 이어, 주입하는 PH3의 양을 고정하고 계속하여 막을 증착하여 접촉층(30)을 형성한다. 이어, 도 5c에 도시한 것처럼, 접촉층(30), 제2 중간층(300), 비정질 규소층(20), 제1 중간층(200)을 패터닝한다. 도 5d에 나타낸 바와 같이, 그 위에 금속층을 적층한 후, 패터닝하여 소스 및 드레인 전극(41, 42)을 형성하고, 이를 마스크로 하여 드러나 있는 접촉층(30) 및 제2 중간층(300)을 식각한다.
도핑된 비정질 실리콘층과 금속 사이에 보호막이 형성되어 있는 경우에는 위와 같은 방법으로 도핑된 비정질 실리콘층과 보호막인 a-SiNx:H막 사이에도 중간층을 형성할 수 있다.
이러한 다중막을 형성하는 공정은 모두 단일 체임버 내에서 이루어진다.
앞서 언급한 바와 같이, 다른 물질들인 하부막과 상부막 사이 영역의 화학 결합 상태가 점차적으로 변화하도록 중간층을 형성하여 화학 결합 상태의 급격한 차에 의한 응력을 완화시킬 수 있으며 단일 체임버 내에서 단지 원료 기체의 양만을 조절함으로써 다중막을 형성할 수 있어 공정을 간편하게 할 수 있다.

Claims (13)

  1. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극위에 형성되어 있는 a-SiNx1:H막,
    상기 a-SiNx1:H막 위에 형성되어 있는 a-SiNx2:H막,
    상기 a-SiNx2:H막 위에 형성되어 있는 a-Si:H막,
    상기 a-Si:H막 위에 형성되어 있는 소스 및 드레인 전극
    을 포함하며,
    상기 X2는 0보다 크고 X1보다 작은 액정 표시 장치용 박막 트랜지스터.
  2. 제1항에서,
    상기 a-SiNx2:H막과 상기 a-SiNx1:H막 사이에 형성되어 있는 a-SiNx3:H막,
    상기 a-SiNx3:H막 위에 형성되어 있는 a-SiNx4:H막을 더 포함하며, X2<X3< X4< X1인 박막 트랜지스터.
  3. 제1항에서,
    상기 X2는 상기 a-SiNx2:H막의 하부로부터 상부에 이르기까지 점차 감소하는 박막 트랜지스터.
  4. 제3항에서,
    상기 X2는 1.5부터 0까지 점차 변화하는 박막 트랜지스터.
  5. 제1항에서,
    상기 a-Si:H막과 상기 소스 및 드레인 전극 사이에 형성되어 있는 제1 도핑된 a-Si:H막을 더 포함하는 박막 트랜지스터.
  6. 제5항에서,
    상기 a-Si:H막과 제1 도핑된 a-Si:H막 사이에 형성되어 있으며, 불순물의 농도가 상기 제1 도핑된 a-Si:H막보다 작은 제2 도핑된 a-Si:H막을 더 포함하는 박막 트랜지스터.
  7. 제6항에서,
    상기 제2 도핑된 a-Si:H막의 불순물 농도는 상기 제2 도핑된 a-Si:H막의 하부로부터 상부에 이르기까지 점차 증가하는 박막 트랜지스터.
  8. 제6항에서,
    상기 제2 도핑된 a-Si:H막과 상기 제1 도핑된 a-Si:H막의 사이에 형성되어 있으며 불순물의 농도가 상기 제2 도핑된 a-Si:H막보다는 크고 상기 제1 도핑된 a-Si:H막보다는 작은 제3 도핑된 a-Si:H막을 더 포함하는 박막 트랜지스터.
  9. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 a-Si막,
    상기 a-Si막 위에 형성되어 있는 제1 도핑된 a-Si:H막,
    상기 제1 도핑된 a-Si:H막 위에 형성되어 있는 제2 도핑된 a-Si:H막,
    상기 제2 도핑된 a-Si:H막 위에 형성되어 있는 소스 및 드레인 전극 을 포함하며,
    상기 제1 도핑된 a-Si:H막의 불순물 농도는 상기 제2 도핑된 a-Si:H보다 작은 액정 표시 장치용 박막 트랜지스터.
  10. 제9항에서,
    상기 제1 도핑된 a-Si:H막의 불순물 농도는 상기 제1 도핑된 a-Si:H막의 하부로부터 상부에 이르기까지 점차 증가하는 박막 트랜지스터.
  11. 제9항에서,
    상기 제2 도핑된 a-Si:H막과 상기 제1 도핑된 a-Si:H막의 사이에 형성되어 있으며 불순물의 농도가 상기 제1 도핑된 a-Si:H막보다는 크고 상기 제2 도핑된 a-Si:H막보다는 작은 제3 도핑된 a-Si:H막을 더 포함하는 박막 트랜지스터.
  12. 투명한 절연 기판 위에 게이트 전극을 형성하는 단계,
    SiH4, NH3, N2, H2의 혼합 기체를 주입하여 a-SiNx1:H막을 형성하는 단계,
    NH3, N2기체의 유입량을 줄여 a-SiNx2:H막(X2< X1)을 형성하는 단계,
    SiH4및 H2의 혼합 기체를 이용하여 a-Si:H막을 형성하는 단계,
    SiH4,H2,PH3를 이용하여 제1 도핑된 a-Si:H막을 형성하는 단계,
    PH3의 유입량을 늘려 불순물 농도가 제1 도핑된 a-Si:H막보다 큰 제2 도핑된 a-Si:H막을 형성하는 단계,
    소스 및 드레인 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  13. 제12항에서,
    상기 a-SiNx1:H막, a-SiNx2:H막, a-Si:H막, 제1 도핑된 a-Si:H막 및 제2 도핑된 a-Si:H막은 동일한 체임버 내에서 형성하는 박막 트랜지스터의 제조 방법.
KR1019970065009A 1997-12-01 1997-12-01 액정 표시 장치용 박막 트랜지스터 및 제조 방법 KR100458842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065009A KR100458842B1 (ko) 1997-12-01 1997-12-01 액정 표시 장치용 박막 트랜지스터 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065009A KR100458842B1 (ko) 1997-12-01 1997-12-01 액정 표시 장치용 박막 트랜지스터 및 제조 방법

Publications (2)

Publication Number Publication Date
KR19990046858A true KR19990046858A (ko) 1999-07-05
KR100458842B1 KR100458842B1 (ko) 2005-04-06

Family

ID=37301867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065009A KR100458842B1 (ko) 1997-12-01 1997-12-01 액정 표시 장치용 박막 트랜지스터 및 제조 방법

Country Status (1)

Country Link
KR (1) KR100458842B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056300B1 (ko) * 2002-05-21 2011-08-11 오티비 솔라 비.브이. 반도체 기질을 부동태화하는 방법
US8022405B2 (en) 2007-07-20 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8319219B2 (en) 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101537672B1 (ko) * 2008-05-19 2015-07-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897427A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子および薄膜トランジスタ並びにその製造方法
JP3528422B2 (ja) * 1996-04-10 2004-05-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
KR100202232B1 (ko) * 1996-04-30 1999-06-15 구자홍 액정표시장치의 제조방법 및 액정표시장치의 구조

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056300B1 (ko) * 2002-05-21 2011-08-11 오티비 솔라 비.브이. 반도체 기질을 부동태화하는 방법
US8319219B2 (en) 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8373166B2 (en) 2003-07-14 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101239159B1 (ko) * 2003-07-14 2013-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치의 제조방법
US8735896B2 (en) 2003-07-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8022405B2 (en) 2007-07-20 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8680528B2 (en) 2007-07-20 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101537672B1 (ko) * 2008-05-19 2015-07-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100458842B1 (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
KR100204071B1 (ko) 박막트랜지스터-액정표시장치 및 제조방법
CN1909249B (zh) 具有薄膜晶体管的半导体器件及其制造方法
US20050116305A1 (en) Thin film transistor
US6395652B2 (en) Method of manufacturing thin film transistor
GB2215126A (en) Semiconductor devices
KR100343307B1 (ko) 박막 트랜지스터의 제조방법
US6717178B2 (en) Semiconductor devices fabricated using sputtered silicon targets
KR100458842B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 제조 방법
KR0129985B1 (ko) 반도체장치 및 그의 제조방법
JPH08254713A (ja) 薄膜トランジスタ、その製造方法および液晶表示素子
KR20000072230A (ko) 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법
JPH03222370A (ja) 薄膜トランジスタ
JPS6336574A (ja) 薄膜トランジスタ
JP2536230B2 (ja) アクティブマトリクス型液晶ディスプレイ装置
JPH047877A (ja) 薄膜トランジスタ
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
JP3079566B2 (ja) 薄膜トランジスタとその製造方法
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법
JPH09186337A (ja) 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置
KR100466465B1 (ko) 구멍과 홈 있는 활성층 패턴을 이용한 박막 트랜지스터구조
CN108321122B (zh) Cmos薄膜晶体管及其制备方法和显示装置
KR100193652B1 (ko) 액정 표시 소자의 박막 트랜지스터 제조방법
KR100273225B1 (ko) 반도체소자의금속확산방지막형성방법
JP2695812B2 (ja) 半導体装置
JPH04214673A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee