KR101056300B1 - 반도체 기질을 부동태화하는 방법 - Google Patents

반도체 기질을 부동태화하는 방법 Download PDF

Info

Publication number
KR101056300B1
KR101056300B1 KR1020030032409A KR20030032409A KR101056300B1 KR 101056300 B1 KR101056300 B1 KR 101056300B1 KR 1020030032409 A KR1020030032409 A KR 1020030032409A KR 20030032409 A KR20030032409 A KR 20030032409A KR 101056300 B1 KR101056300 B1 KR 101056300B1
Authority
KR
South Korea
Prior art keywords
substrate
plasma
source
processing chamber
ammonia
Prior art date
Application number
KR1020030032409A
Other languages
English (en)
Other versions
KR20030091733A (ko
Inventor
바이커마틴다이넌트
딩스프란시스쿠스코넬리우스
밴데산덴마우리티우스코넬리스마리아
홈푸스마이클아드리아누스데오도루스
케셀스윌헬무스메티스마리에
Original Assignee
오티비 솔라 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오티비 솔라 비.브이. filed Critical 오티비 솔라 비.브이.
Publication of KR20030091733A publication Critical patent/KR20030091733A/ko
Application granted granted Critical
Publication of KR101056300B1 publication Critical patent/KR101056300B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/958Passivation layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 다음의 단계를 포함하는 PECVD공정이 수단으로 기질(1)의 표면에 SiNx:H 층이 침착되는 것을 특징으로 하는,반도체 기질을 부동태화하는방법에 관한 것이다 :
-적어도 하나의 내부 길이,폭,높이 및/또는 직경과 같은 특이 내부가공 체임버 디멘션들을 가지는 가공 체임버(5)내에 기질(1)을 넣고;
-가공 체임버내의 압력을 비교적 낮은 값으로 유지하고;
-기질(1)을 특수 처리온도로 유지하고;
-플라즈마(P)가 기질 표면으로부터 특이 거리(L)에서 가공 체임버(5)에 탑재된 적어도 하나의 플라즈마 캐스케이드 소스(3)에 의하여 발생되고;
-각각의 소스(3)에 의하여 발생된 플라즈마(P)의 적어도 일부가 기질표면과 접촉하게 하고;그리고
-실란과 암모니아의 흐름을 플라즈마(P)의 전술한 일부에 적용한다.
Figure R1020030032409
반도체 기질, 부동태화, 실란, 암모니아, SiNx:H 층

Description

반도체 기질을 부동태화하는 방법{Method for passivating a semiconductor substrate}
도1은 기질을 처리하는 장치의 횡단면도를 도시하는 것이며;
도2는 도1의 횡단면도를 더욱 상세히 보여주는 것이며,여기에서 플라즈마 캐스케이드 소스가 보여진다.
본 발명은 반도체 기질을 부동태화하는 방법에 관한 것이다.
2000년 5월에 글라스고에서 간행된 W.J. Soppe et al.에 의하여  16차 EPVSEC(European Photovoltainc Solar Energy Conference and Exhibition)에서 발표된 논문 “A high throughput PECVD reactor for deposition of passivating SiN layers" 에는 이러한 방법이 공지이며,실제로 응용되고 있다. 이 방법에 의하면,SiNx:H층은 플라즈마 향상된 화학적 증기 침착(PECVD) 공정의 방법에 의하고, 동시에 비교적 많은 수의 기질들 위에 침착되고 있다. 여기에서,실란및 암모니아가 반응 개스로서 사용된다.
이러한 공지 방법을 수행함에 있어서, 가공 체임버내에 정렬된 Roth & Rau 플라즈마 소스(Roth&Rau plasma source)가 사용된다.이 원료는 동 안테나를 가진 두 평행하는 수정 튜브들이 갖추어져 있다. 사용하는 동안,처리될기질들은 이 가공 체임버중의 플라즈마 소스(plasma source)아래에 놓는다.다음에, 플라즈마가 이 플라즈마에 공급되는 가공 개스들인 실란과 암모니아로 그 소스에 의하여 발생된다.특히 플라즈마와 강한 전자기장의 영향하에서,가공 개스들이 여러 종류의 래디칼로 해리하여 기질 표면위에 SiNx:H 층의 성장에 영향을 준다.전자기장은 RF 교류 전압들에 의하여 발생된다. 
기질들 위에 침착한 SiNx:H 층은 비교적 단단하고,긁힘-저항성이며,아울러,그러므로 물에 비침투성이다.더욱이,이들 SiNx:H 층들은 예를들면 기질위에 입사되는 광의 바람직하지 않은 반사를 감소하는 층으로 비-반사층으로서 작용한다.이러한 반사는 예를 들면 기질이 태양전지에 사용될 때,바람직하지 않다.더욱이,SiNx:H층들은 기질들에 존재하는 전위(dislocations)를 수정하는 것과 관련하여 유익하다.이 사실은 이들 전위들이 SiNx:H 층으로부터 원자성 수소를 사용하여 수소의 부동태화의 방법에 의한 공지의 방법으로 적어도 부분적으로는 수정할 수 있다. 이러한 방법으로,우수한 광전자 특성을 가지는 기질이 얻어질 수 있다. 
전술한 수소 부동태화는 벌크 및 표면 부동태화를 포함할 수 있으며,여기에서 기질의 벌크 및 표면에서의 결자결함이 각각 수리된다 .좋은 표면 부동태화는 통상으로 기질의 우수한 청색반응과 관계된다. 이것은 아주 짧은거리를 통하여서만 기질에 침투할 수 있는 기질위의 비교적 많은량의 입사 청색광은 기질 중에서 하전 캐리어(charge carriers)를 방출한다는 것을 의미한다.하전 캐리어들은 도전 밴드 및/또는 밸런스 밴드 중의 홀들(holes) 중의 자유전자들을 포함할 수 있다.우수한 적색 반응 및 우수한 청색반응 모두를 보여주는 기질은 예를 들면,유효한 태양전지용 기본물질을 형성하는데 대단히적합하다. 
그러나, 공지방법의 문제점은 이 방법에 사용된 원격 PECVD 공정으로는 비교적 낮은 성장률,SiNx:H 층의 경우 1nm/s 만이 성취될 수 있다. 더욱이,이 방법을 수행함에 있어,비교적 동 안테나를 가지고,기질 가공 체임버를 따라 연장된 튜브를 가지는 비교적 긴 수정 튜브가 장착된 비교적 큰 플라즈마 소스를 포함한다.이러한 사실은 그 플라즈마 소스의 수리 및/또는 교체를 더욱 어렵게 한다. 더구나,이러한 소스는 에너지, 실란 및 암모니아의 많은 량이 소모되는 관점에서 볼 때, 단지 단일 기질을 처리할 때에 편리하지 않다.이와 더불어,소스(source)에 의하여 사용되는 HF 교류 전압은 일정한 성장률을 얻기 위하여 성장기간 동안 반복하여 조정될 필요가 있다.이러한 교류 전압의 반복된 조정은 특히,기질위의 전기적 절연층의 성장으로 인하여 소스 임피던스의 변화를 가져온다. 
본 발명의 목적은 전술한 문제점들을 제거하는 방법을 제공하는 것 이다. 특히,본 발명의 목적은 간단한 방법으로 기질위에 SiNx:H 층을 침착할 수있는 방법을 제공하는 것이다.
이 목적으로, 본 발명의 목적은 청구항1의 내용에 의한 방법에 의하여특정된다.
이 방법으로,SiNx:H층은 비교적 빠르게 기질에 적용될 수 있다.체임버내의 압력이 비교적 낮은 가공 체임버에 기질을 넣기 때문에,침착은 비교적깨끗한 조건들하에 일어나서,비교적 적은 오염이 층내에 혼입된다.전술한 플라즈마 캐스케이드 소스는 비교적 높은 내부 작업압력에서 플라즈마를 생성할 수 있다.가공 체임버의 비교적 낮은 압력은 플라즈마 캐스케이드 소스로부터의 플라즈마가 기질의 처리에 있어서 비교적 높은 속도,특히 실제로 초음파로 가공 체임버위에 정렬된 플라즈마 소스를 떠날 수 있기 때문에 더욱 유익하다.이러한 방법으로 플라즈마는 잘 집속(bundled)될 수 있고 기질로 향할 수가 있으며,이것은 층의 원하는 비교적 높은 성장률로 이어진다.이 집속방법은 기질에 SiNx:H 층을 적용하는 인-라인(in-line) 방법을 가능하게 한다.이와 더불어,플라즈마 캐스케이드 소스는 비교적 유지하기 쉬운 소스이다.이 방법은 캐스케이드 소스가 기질표면의 디멘션(dimensions)에 잘 조율되는 플라즈마 다발을 생성할 수 있기 때문에 단일 기질을 처리하는데 특히 적합하다. 
PECVD 공정의 공정 파라메타들,적어도 가공 체임버 압력,실란과 암모니아의 흐름,기질 온도,가공 체임버의 디멘션 및 적어도 하나의 플라즈마 소스와 기질표면사이의 거리는 바람직하게, 5nm/s보다 큰,특히 15nm/s보다 큰 성장속도로 기질 위에 SiNx:H 층이 침착되도록 한다.
이 목적으로 공정 파라메타들은 다음의 값을 가지는 것이 바람직하다:
-소스당 실란의 흐름은 0.05slm(standard liter per minute)보다 높고,특히 0.005~1.0slm 의 범위에 있다.
-소스당 암모니아의 흐름은 약 0.2slm보다 높고,특히 0.2~2.5slm의 범위에있다.
-적어도 하나의 소스의 플라즈마 출구와 기질사이의 거리는 100mm-750mm의 범위에 있다.
-기질의 온도는 350~450℃의 범위에 있다.
본 발명의 방법을 사용하여 얻어진 SiNx:H 층은 기질의 우수한 벌크 및/또는 표면의 부동태화로 이어져서 우수한 청색 반응이 관찰된다.본 방법에서, 약 610mV의 오픈 터미널 전압을 가진 기질이 얻어지며,이 기질은 적색 및 청색반응을 모두 보여준다.
본 발명의 실시태양에 의하여 기질의 양면을 처리할 수 있다. 이것은 본 발명의 방법의 우수성을 더욱 증진시킨다. 
더욱이,본 발명의 방법에 의하여 실란의 흐름과 암모니아의 흐름사이의 비율은 SiNx:H 층을 형성할 때 변화될 수 있다. 이 결과는 적용된 층의 굴절 인덱스가 변화된다. 특히 태양전지의 제조용으로는, 이것은 태양전지의 효율을 증진시키는 결과를 가져올 수 있기  때문에 대단히 중요하다.생각하건대,0.2%의 효과 개선이 있으며, 이것은 의미있는 개선이다. 잘 알려진 바와 같이,태양판넬은 그 위에 EVA 필름이 장착된 유리 플레이트로 제작된다.이 EVA필름위에,기질들은 SiNx:H 층이 부여된 상태로 존재한다.유리의 굴절 인덱스는 약 1.5이고,EVA의 그것은 약 1.7이며,실리콘의 그것은 3.44이다.SiNx:H층은 층의 두께를 교차하여 예를들면 1.9 ~ 2.2로부터 증가하는 등급된 굴절 인덱스를 가질 수 있다.실란과 암모니아의 비율들의 변화는 단일 소스의 사용동안에 변화될 수 있다. 본 발명의 다른 태양에 의하여,다른 소스를 사용하는 것도 가능하며, 첫째 소스의 실란/암모니아의 비율은 일정하나, 또한 일정한 실란/암모니아 비율을 가지는 그 다음 소스와는 다르다.이러한 방법으로,다른 굴절 인덱스를 가지는 다른 SiNx:H 층들이, 연속적인 소스들에 의하여 연속적으로 적용될 수 있다. 또 본 발명의 다른 태양은 종속항들에 기술되어 있다.
본 발명은 예시적 태양과 첨부된 도면으로 더욱 상세히 설명한다.
도1은 기질을 처리하는 장치의 횡단면도를 도시하는 것이며;
도2는 도1의 횡단면도를 더욱 상세히 보여주는 것이며, 여기에서 플라즈마 캐스케이드 소스가 보여진다.
도1 및 도2에서 보여준 장치는 PECVD 가공 체임버(5)가 장치되어 있고, 그 위에 DC(직류) 플라즈마 캐스케이드 소스(3)가 장착된다. DC 플라즈마 캐스케이드 소스(3)는 DC 전압으로 플라즈마를 발생시키도록 정렬되어 있다. 장치에는 가공 체임버(5)에 플라즈마 소스(3)의 출구(4)의 반대편에 하나의 기질(1)을 잡는 기질 홀더(8)가 장착된다.장치는 처리 중 기질을 가열하는 히팅 수단(보이지 않음)을 더 포함한다.
도2에 보여주는 바와 같이,플라즈마 캐스케이드 소스(3)에는 프리-체임버(11)에 존재하는 양극(10)과,가공 체임버(5)에 인접한 소스(3)의 편에 존재하는 음극(12)가 장착된다. 비교적 좁은 채널(13)과 플라즈마 출구(4)를 통하여,프리-체임버(11)이 가공 체임버(5)속으로 열린다.장치는 기질(1)과 플라즈마 출구(4)의 사이의 거리 L이 약 200mm-300mm인 디멘션을 가진다. 이러한 방법으로, 장치는 비교적 컴팩트한 디자인을 가진다.채널(13)은 서로 전기적으로 절연된 캐스케이드 플레이트들(14)과 음극(12)으로 둘러 싸여 있다.기질의 처리 중에는 가공 체임버(5)는 비교적 낮은 압력,특히 5000Pa보다 낮게, 바람직하게는 500Pa보다 낮게 유지된다. 자연적으로, 특히 가공 체임버의 처리압과 디멘션들은 성장 공정이 일어날 수 있도록 하여야 한다.실제로, 본 예시적 태양의 가공 체임버의 압력은 이 목적으로는 적어도 약 0.1mbar인 것이 발견되었다. 처리압을 얻는데 필요한 펌핑 수단은 도면에는 나타나지 않았다.소스(3)의 양극(10)과 음극(12) 사이에서, 플라즈마는 예를 들면 그 사이에 존재하는 아르곤과 같은 불활성 개스의 점화에 의하여 발생된다.플라즈마가 소스(3)에서 발생된 때, 프리-체임버(11)의 압력은 가공 체임버(5)에서의 압력보다 높다.이 압력은 예를 들면,대기압일 수 있으며,0.5~1.5bar의 범위 내에 있다.가공 체임버(5)에서의 압력이 프리-체임버(11)에서의 압력보다 상당히 낮기 때문에,발생된 플라즈마(P)의 일부는 팽창되어 비교적 좁은 채널(13)을 통하여 출구(4)로부터 가공 체임버(5)로 들어가서 기질(1)의 표면과 접촉하게 한다.
장치에는 각각 암모니아와 실란의 흐름을 각각 소스(3)의 음극 플레이트(12) 및 가공 체임버(5)에 있는 플라즈마(P)에 공급하기 위한 개스 공급 수단(6,7)이 장착되어 있다.암모니아 공급 수단은 플라즈마(P)에서 플라즈마 소스(3) 가까이 암모니아를 도입하기 위하여 정렬된 암모니아 인젝터(6)을 포함한다.실란 공급 수단(7)에는 기질 가까이에 있는 플라즈마 출구(4)로부터 실란 다운스트림을 플라즈마(P)에 공급하기 위한 샤우어 헤드(7)가 장착되어 있다.장치에는 개스 흐름 조절수단을 통하여 개스 공급 수단(6,7)과 연결된 암모니아 및 실란 개스 소스(보이지 않음)이 장착되어 있다.본 예시적 태양에서,사용중에 실란,암모니아,수소 및/또는 질소와 같은 반응성 개스들은 소스(3)에 있는 플라즈마에 공급되지 않아,그러한 개스들로부터 소스(3)가 영향을 받지 않게 한다. 
기질(1)의 부동태화를 위하여,프라즈마(P)가 앞에 기술된 바와 같이 캐스케이드 소스(3)에 의하여 발생하여 플라즈마(P)가 기질(1)의 기질 표면과 접촉하게 한다.실란과 암모니아의 흐름은 개스 공급 수단(6,7)을 통하여 특정한 실란/암모니아 비율로 플라즈마(P)에 공급된다.이렇게 하여,적어도 가공 체임버 압력,기질 온도,플라즈마 소스(3)와 기질(1) 사이의 거리 및 실란과 암모니아의 흐름 등과 같은 PECVD공정의 공정 파라메타들을 조절하여 SiNx:H 층이 5nm/s보다 큰 유익한 속도로 기질(1) 위에 침착된다.
플라즈마 캐스케이드 소스는 DC 전압하에 작동하여 플라즈마를 발생하기 때문에,SiNx:H 층은 침착 중에 실질적으로 조절 없이 일정한 성장률로 간단하게 성장될 수 있다.이것은 HF 플라즈마 소스의 사용보다 유익하다.더욱이,DC 플라즈마 캐스케이드 소스로 비교적 높은 성장률이 성취된다.
실시예
본 발명의 방법의 수단에 의하여,부동태화 SiNx:H층이 약20nm/s의 성장률로 다결정성 실리콘 기질의 기질 표면위에 침착되었다.여기서 공정 파라메타들은 표1에 나타낸 값으로 설정되었다.침착 후에,약 15~20원자% 수소가 SiNx:H 층에 포함된 것이 발견되었다.한편,SiNx:H 층에서 원자 질소/실리콘 비율은 1.0~1.5의 범위에 있었다.다음에 기질은 열처리되었고, SiNx:H 층은 비교적 짧은 가열 기간 동안 700~1000℃의 범위의 온도에서 유지되었다. 열처리한 후에,기질은 우수한 벌크 부동태화 및 우수한 표면 부동태화되었고,적색 및 청색반응을 보여주었다.아울러,이러한 방법으로 얻어진 기질은 약 610mV의 오픈 터미널 전압을 가졌다.이러한 기질은 예를 들면,터미널 전압에 관련하여 높은 태양전지 효율을 가지기 때문에 태양전지에 사용하기에 대단히 적합하다.여기에서, SiNx:H 층은 단순히 반사 방지층으로 작용한다.
공정 파라메타들
실란의 흐름 0.15slm
암모니아의 흐름 0.8slm
기질처리온도 400℃
거리 L(소스-기질간 거리) 230mm
당연히,여러 변환이 가능하며,이러한 변환들은 다음의 청구항들에 기재된 바와 같은 발명의 범위내에 속한다. 
PECVD 공정에 의하여 기질에 침착된 SiNx:H 층의 두께는 예를 들면 10~1000nm 의범위에 있을 수 있다.
더욱이,여러 반도체 물질들의 기질들은 본 발명의 방법을 사용하여 부동태화될 수 있다.
아울러, 예를 들면 본 방법은 가공 체임버에 탑재된 하나의 플라즈마 소스보다 더 많은 플라즈마 소스를 사용하여 수행할 수도 있다.
그리고,기질은 가공 체임버에 탑재된 진공화한 로드-로크와 같은 진공환경에서 가공 체임버(5)에 로딩될 수도 있다.이 경우에,로딩(loading) 중의 가공 체임버(5) 내의 압력은 원하는 낮은 값으로 유지될 수 있다.또한,기질은 예를들면,가공 체임버(5)가 대기압 하에 있을 때에 가공 체임버(5)로 옮겨져서, 다음에 체임버(5)는 밀폐되고 펌핑 수단에 의하여 원하는 압력으로 감압된다. 
또한,캐스케이드 소스는 예를 들면,아르곤만을 함유하는 플라즈마를 발생할 수도 있다.
본 발명에 의한 방법으로, SiNx:H층은 비교적 빠르게 기질에 적용될 수있다.체임버내의 압력이 비교적 낮은 가공 체임버에 기질을 넣기 때문에,침착은 비교적깨끗한 조건들하에 일어나서, 비교적 적은 오염이 층내에 혼입된다.전술한 플라즈마 캐스케이드 소스는 비교적 높은 내부 작업압력에서 플라즈마를 생성할 수 있다.가공 체임버의 비교적 낮은 압력은 플라즈마 캐스케이드 소스로부터의 플라즈마가 기질의 처리에 있어서 비교적 높은 속도,특히 실제로 초음파로 가공 체임버 위에 정렬된 플라즈마 소스를 떠날 수 있기 때문에 더욱 유익하다.이러한 방법으로 플라즈마는 잘 집속(bundled)될 수 있고 기질로 향할 수가 있으며,이것은 층의 원하는 비교적 높은 성장률로 이어진다.이 집속방법은 기질에 SiNx:H 층을 적용하는 인-라인(in-line) 방법을 가능하게 한다.이와 더불어,플라즈마 캐스케이드 소스는 비교적 유지하기 쉬운소스이다. 이 방법은 캐스케이드 소스가 기질표면의 디멘션에 잘 조율되는 플라즈마 다발을 생성할 수 있기 때문에 단일 기질을 처리하는데 특히 적합하다. 

Claims (28)

  1. 반도체 기질을 부동태화하는 방법에 있어서,
    SiNx:H층이 PECVD공정에 의해 상기 기질(1)의 표면에 침착되는 것을 특징으로 하며,
    - 적어도 하나의 내부 길이,폭,높이, 직경과 같은 내부 가공 체임버 디멘션들을 가지는 가공 체임버(5) 내에 상기 기질(1)을 배치하고;
    - 상기 기질 표면으로부터 특정 거리(L)에서 상기 가공 체임버(5) 위에 탑재되는 적어도 하나의 플라즈마 캐스케이드 소스(3)에 의하여 플라즈마(P)를 발생시키고, 상기 소스(3)에 의하여 발생한 상기 플라즈마(P)의 적어도 일부가 상기 기질 표면과 접촉하도록 이동되고;
    - 상기 플라즈마(P)의 상기 일부에 실란과 암모니아의 흐름들을 제공하는 것을 포함하고,
    상기 기질(1)은 처리 온도에서 유지되고,
    상기 가공 체임버 내 압력은, 상기 플라즈마(P)가 발생하는 상기 소스(3) 내 압력보다 낮게 유지되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  2. 제1항에 있어서, 상기 PECVD 공정의 공정 파라메타들, 적어도 상기 가공 체임버 압력, 상기 실란과 암모니아의 흐름들, 상기 기질 온도, 상기 가공 체임버(5)의 상기 디멘션들 및 상기 적어도 하나의 플라즈마 소스(3)와 상기 기질 표면 사이의 상기 거리(L)는, SiNx:H층이 기질(1) 위에 5nm/s보다 큰 성장률로 침착되도록 조절되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  3. 제1항 또는 제2항에 있어서, 캐스케이드 소스(3) 당 상기 실란의 흐름이 0.05~1.0slm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  4. 제1항 또는 제2항에 있어서, 캐스케이드 소스(3) 당 상기 암모니아의 흐름이 0.2~2.5slm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 적어도 하나의 플라즈마 소스(3)와 상기 기질 표면 사이의 상기 거리(L)가 100mm~750mm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  6. 제1항 또는 제2항에 있어서, 상기 암모니아는 상기 기질(1)보다 상기 적어도 하나의 플라즈마 소스(3)에 더 가까운, 상기 가공 체임버(5) 내 상기 플라즈마(P)에 공급되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  7. 제1항 또는 제2항에 있어서, 상기 실란은 상기 적어도 하나의 플라즈마 소스(3)보다 상기 가공 체임버(5) 내 상기 기질(1)에 더 가까운 상기 플라즈마(P)에 공급되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  8. 제1항 또는 제2항에 있어서, 상기 기질 온도는 350~450℃의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  9. 제1항 또는 제2항에 있어서, 상기 가공 체임버 압력은 5000Pa보다 낮은 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  10. 제1항 또는 제2항에 있어서, 상기 공정 파라메타들, 적어도 상기 실란 흐름/암모니아 흐름 비는, 15~20atom% 수소가 상기 SiNx:H층의 침착 중에 상기 SiNx:H층에 포함되도록 조절되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  11. 제10항에 있어서, 상기 실란 흐름/암모니아 흐름 비가 0.15~0.25의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  12. 제1항 또는 제2항에 있어서, 상기 SiNx:H층 내 원자 질소/실리콘 비 x가 1.0~1.5의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  13. 제1항 또는 제2항에 있어서, 상기 기질(1) 위에 침착된 적어도 상기 SiNx:H층은 열처리되며, 상기 층은 가열 기간 동안 700~1000℃의 온도 범위에서 유지되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  14. 제1항 또는 제2항에 있어서, 상기 PECVD 공정에 의하여 상기 기질(1) 위에 침착된 SiNx:H층의 두께가 10~1000nm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  15. 제1항 또는 제2항에 있어서, 상기 기질(1)은 다결정 실리콘 기질인 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  16. 제1항 또는 제2항에 있어서, 각각의 플라즈마 캐스케이드 소스에서, DC 전압이 플라즈마를 발생시키는데 사용되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  17. 제1항 또는 제2항에 있어서, 상기 방법에 의하여 상기 기질이 양면으로 처리되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  18. 제1항 또는 제2항에 있어서, 상기 실란의 흐름과 상기 암모니아의 흐름 사이의 비율은 상기 SiNx:H층이 형성되는 동안 변하는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  19. 제18항에 있어서, 상기 비율의 변화는 다른 소스들을 연속적으로 사용하는 것에 의해 실현되며, 상기 다른 소스들의 첫째 소스 및 둘째 소스에서 상기 비율은 일정하고, 상기 첫째 소스에서의 상기 비율이 상기 둘째 소스에서의 상기 비율과 다른 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  20. 제18항에 있어서, 상기 비율의 변화는 단일 소스에서 상기 실란과 상기 암모니아의 흐름들을 변화시키는 것에 의해 실현되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  21. 제1항에 있어서, 상기 PECVD 공정의 공정 파라메타들, 적어도 상기 가공 체임버 압력, 상기 실란과 암모니아의 흐름들, 상기 기질 온도, 상기 가공 체임버(5)의 상기 디멘션들 및 상기 적어도 하나의 플라즈마 소스(3)와 상기 기질 표면 사이의 상기 거리(L)는, SiNx:H층이 기질(1) 위에 15nm/s보다 큰 성장률로 침착되도록 조절되는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  22. 제1항 또는 제2항에 있어서, 캐스케이드 소스(3) 당 상기 실란의 흐름이 0.05slm보다 큰 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  23. 제1항 또는 제2항에 있어서, 캐스케이드 소스(3) 당 상기 실란의 흐름이 0.1~0.2slm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  24. 제1항 또는 제2항에 있어서, 캐스케이드 소스(3) 당 상기 암모니아의 흐름이 0.2slm보다 큰 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  25. 제1항 또는 제2항에 있어서, 캐스케이드 소스(3) 당 상기 암모니아의 흐름이 0.5~1.0slm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  26. 제1항 또는 제2항에 있어서, 상기 적어도 하나의 플라즈마 소스(3)와 상기 기질 표면 사이의 상기 거리(L)가 100mm~300mm의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  27. 제1항 또는 제2항에 있어서, 상기 기질 온도는 380~420℃의 범위 내에 있는 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
  28. 제1항 또는 제2항에 있어서, 상기 가공 체임버 압력은 500Pa보다 낮은 것을 특징으로 하는 반도체 기질을 부동태화하는 방법.
KR1020030032409A 2002-05-21 2003-05-21 반도체 기질을 부동태화하는 방법 KR101056300B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL1020634 2002-05-21
NL1020634A NL1020634C2 (nl) 2002-05-21 2002-05-21 Werkwijze voor het passiveren van een halfgeleider substraat.

Publications (2)

Publication Number Publication Date
KR20030091733A KR20030091733A (ko) 2003-12-03
KR101056300B1 true KR101056300B1 (ko) 2011-08-11

Family

ID=29398575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030032409A KR101056300B1 (ko) 2002-05-21 2003-05-21 반도체 기질을 부동태화하는 방법

Country Status (6)

Country Link
US (1) US6946404B2 (ko)
EP (1) EP1365042A1 (ko)
JP (1) JP4441607B2 (ko)
KR (1) KR101056300B1 (ko)
NL (1) NL1020634C2 (ko)
TW (1) TWI252523B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090191342A1 (en) * 1999-10-25 2009-07-30 Vitex Systems, Inc. Method for edge sealing barrier films
US6866901B2 (en) * 1999-10-25 2005-03-15 Vitex Systems, Inc. Method for edge sealing barrier films
US7198832B2 (en) * 1999-10-25 2007-04-03 Vitex Systems, Inc. Method for edge sealing barrier films
US20070196682A1 (en) * 1999-10-25 2007-08-23 Visser Robert J Three dimensional multilayer barrier and method of making
US20100330748A1 (en) 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
US20090208754A1 (en) * 2001-09-28 2009-08-20 Vitex Systems, Inc. Method for edge sealing barrier films
US8900366B2 (en) * 2002-04-15 2014-12-02 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
US8808457B2 (en) 2002-04-15 2014-08-19 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
NL1020923C2 (nl) * 2002-06-21 2003-12-23 Otb Group Bv Werkwijze alsmede inrichting voor het vervaardigen van een katalysator.
US7648925B2 (en) * 2003-04-11 2010-01-19 Vitex Systems, Inc. Multilayer barrier stacks and methods of making multilayer barrier stacks
US7510913B2 (en) * 2003-04-11 2009-03-31 Vitex Systems, Inc. Method of making an encapsulated plasma sensitive device
NL1025096C2 (nl) * 2003-12-21 2005-06-23 Otb Group Bv Werkwijze alsmede inrichting voor het vervaardigen van een functionele laag bestaande uit ten minste twee componenten.
NL1029647C2 (nl) * 2005-07-29 2007-01-30 Otb Group Bv Werkwijze voor het passiveren van ten minste een deel van een substraatoppervlak.
US7767498B2 (en) 2005-08-25 2010-08-03 Vitex Systems, Inc. Encapsulated devices and method of making
DE102006043943A1 (de) * 2006-09-14 2008-03-27 Leybold Optics Gmbh Verfahren zum Aufbringen von Schichten auf Substraten mit gekrümmten Oberflächen
USH2207H1 (en) * 2007-01-05 2007-12-04 Bijker Martin D Additional post-glass-removal processes for enhanced cell efficiency in the production of solar cells
JP5095524B2 (ja) * 2008-06-26 2012-12-12 株式会社ユーテック プラズマcvd装置及び磁気記録媒体の製造方法
US7915154B2 (en) 2008-09-03 2011-03-29 Piwczyk Bernhard P Laser diffusion fabrication of solar cells
CN102239565B (zh) 2008-12-02 2016-04-06 三菱电机株式会社 太阳能电池单元的制造方法
US9337446B2 (en) * 2008-12-22 2016-05-10 Samsung Display Co., Ltd. Encapsulated RGB OLEDs having enhanced optical output
US9184410B2 (en) 2008-12-22 2015-11-10 Samsung Display Co., Ltd. Encapsulated white OLEDs having enhanced optical output
US20100167002A1 (en) * 2008-12-30 2010-07-01 Vitex Systems, Inc. Method for encapsulating environmentally sensitive devices
DE102009036982A1 (de) 2009-08-12 2011-02-17 Q-Cells Se Verfahren und Vorrichtung zur plasmaunterstützten Gasphasenabscheidung für photovoltaisches Element
US8590338B2 (en) * 2009-12-31 2013-11-26 Samsung Mobile Display Co., Ltd. Evaporator with internal restriction
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046858A (ko) * 1997-12-01 1999-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 및 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223048A (en) * 1978-08-07 1980-09-16 Pacific Western Systems Plasma enhanced chemical vapor processing of semiconductive wafers
JPS61222534A (ja) * 1985-03-28 1986-10-03 Anelva Corp 表面処理方法および装置
JPH02250974A (ja) * 1989-03-23 1990-10-08 Sony Corp 光反応装置
WO1992014268A1 (en) * 1991-01-30 1992-08-20 Minnesota Mining And Manufacturing Company Polysilicon thin film transistor
JPH0555207A (ja) * 1991-08-29 1993-03-05 Nikko Kyodo Co Ltd 半導体装置
JP3211302B2 (ja) * 1991-11-07 2001-09-25 カシオ計算機株式会社 窒化シリコン膜
JPH05190575A (ja) * 1992-01-13 1993-07-30 Murata Mfg Co Ltd 化合物半導体mesfetにおけるldd構造の形成方法
JPH06204138A (ja) * 1992-12-28 1994-07-22 Canon Inc 薄膜形成方法および薄膜形成装置および半導体素子
JPH06216121A (ja) * 1993-01-14 1994-08-05 Nippondenso Co Ltd 装置保護膜
JPH08227834A (ja) * 1995-02-21 1996-09-03 Sony Corp 半導体ウェーハ及びその製造方法
JP3220645B2 (ja) * 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
US6091021A (en) * 1996-11-01 2000-07-18 Sandia Corporation Silicon cells made by self-aligned selective-emitter plasma-etchback process
US5871591A (en) * 1996-11-01 1999-02-16 Sandia Corporation Silicon solar cells made by a self-aligned, selective-emitter, plasma-etchback process
US6213049B1 (en) * 1997-06-26 2001-04-10 General Electric Company Nozzle-injector for arc plasma deposition apparatus
EP0887737B1 (en) 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
US6110544A (en) * 1997-06-26 2000-08-29 General Electric Company Protective coating by high rate arc plasma deposition
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
DE19812558B4 (de) 1998-03-21 2010-09-23 Roth & Rau Ag Vorrichtung zur Erzeugung linear ausgedehnter ECR-Plasmen
WO2000003425A1 (en) * 1998-07-10 2000-01-20 Applied Materials, Inc. Plasma process to deposit silicon nitride with high film quality and low hydrogen content
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP4496401B2 (ja) * 2000-09-14 2010-07-07 三菱電機株式会社 プラズマcvd装置および太陽電池の製造方法
JP2002100791A (ja) * 2000-09-21 2002-04-05 Canon Inc 太陽電池の製造方法
US6641673B2 (en) * 2000-12-20 2003-11-04 General Electric Company Fluid injector for and method of prolonged delivery and distribution of reagents into plasma
JP2004047634A (ja) * 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990046858A (ko) * 1997-12-01 1999-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 및 제조 방법

Also Published As

Publication number Publication date
EP1365042A1 (en) 2003-11-26
NL1020634C2 (nl) 2003-11-24
TW200400552A (en) 2004-01-01
TWI252523B (en) 2006-04-01
US20040029334A1 (en) 2004-02-12
JP4441607B2 (ja) 2010-03-31
KR20030091733A (ko) 2003-12-03
JP2005005280A (ja) 2005-01-06
US6946404B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
KR101056300B1 (ko) 반도체 기질을 부동태화하는 방법
US6755151B2 (en) Hot-filament chemical vapor deposition chamber and process with multiple gas inlets
EP2080216B1 (en) Method for forming a film with a graded bandgap by deposition of an amorphous material from a plasma
US4543267A (en) Method of making a non-single-crystalline semi-conductor layer on a substrate
US7544625B2 (en) Silicon oxide thin-films with embedded nanocrystalline silicon
US7998785B2 (en) Film deposition of amorphous films with a graded bandgap by electron cyclotron resonance
JPH06105691B2 (ja) 炭素添加非晶質シリコン薄膜の製造方法
Schlemm et al. Industrial large scale silicon nitride deposition on photovoltaic cells with linear microwave plasma sources
JPH04234111A (ja) 表面処理装置及び方法
US4933203A (en) Process for depositing amorphous hydrogenated silicon in a plasma chamber
US4292343A (en) Method of manufacturing semiconductor bodies composed of amorphous silicon
JP2010508674A (ja) 電子サイクロトロン共鳴による非晶質膜の蒸着
KR920000591B1 (ko) 마이크로파 강화 cvd시스템
Chae et al. Ultrafast deposition of microcrystalline Si by thermal plasma chemical vapor deposition
CN112877674A (zh) 一种含量可精确调控的Sn掺杂氧化镓膜材料的生长方法
JP2002164290A (ja) 多結晶シリコン膜の製造方法
JP3547158B2 (ja) 多層シリコン膜の製造方法
Hirose Chemical vapor deposition
JPH03146673A (ja) 薄膜堆積法及び薄膜堆積装置
JPH0244141B2 (ko)
JPH05275354A (ja) シリコン薄膜の製造法
JPH04367222A (ja) 非単結晶シリコン膜の成膜方法及びその装置
JP2000182964A (ja) 堆積膜形成方法および堆積膜形成装置
JPH06326043A (ja) 非晶質シリコン膜およびその製造方法
JPS6043820A (ja) プラズマ気相反応方法およびその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140715

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150714

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee