TWI252523B - Method for passivating a semiconductor substrate - Google Patents

Method for passivating a semiconductor substrate Download PDF

Info

Publication number
TWI252523B
TWI252523B TW092113743A TW92113743A TWI252523B TW I252523 B TWI252523 B TW I252523B TW 092113743 A TW092113743 A TW 092113743A TW 92113743 A TW92113743 A TW 92113743A TW I252523 B TWI252523 B TW I252523B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
source
range
processing chamber
Prior art date
Application number
TW092113743A
Other languages
English (en)
Other versions
TW200400552A (en
Inventor
Martin Dinant Bijker
Franciscus Cornelius Dings
De Sanden Mauritius Cornel Van
Michael Adrianus Theodo Hompus
Wilhelmus Mathijs Mari Kessels
Original Assignee
Otb Group Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otb Group Bv filed Critical Otb Group Bv
Publication of TW200400552A publication Critical patent/TW200400552A/zh
Application granted granted Critical
Publication of TWI252523B publication Critical patent/TWI252523B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/958Passivation layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)

Description

1252523 (1) 玖、發明說明 【發明所屬之技術領域】 本發明關於一種鈍化半導體基底的方法。 【先前技術】 該方法在實務界知名,可參閱由w . j . s 0 p p e等人所 著,並於 2 000年5月在蘇格蘭 Glasgow港第十六屆 EPVSEC (歐洲光電太陽能會議博覽會)所發表的「鈍化 氮化矽層之沈澱的高產量等離子強化化學蒸汽沈澱 (PECVD )反應器」。在此方法中,SiNx:H藉由等離子 強化化學蒸汽沈澱(PECVD )程序,而沈積於相當大量的 基底上。其中矽烷及氨做爲反應氣體。 爲實現該已知的方法,使用安排於處理室中的 Roth&Rau等離子源極。該源極具有附銅質天線的兩並列 石英管。在使用中,將處理的基底被置於處理室中等離子 源極之下。接著該源極產生一等離子,而處理氣體砂院及 氨被供應予該等離子。尤其在等離子與強力電磁場的影響 下,處理氣體以不同的比例分開,影響基底表面 SiNx:H 層的成長。該電磁場是由射頻(RF )交流電壓所產生。 沈澱於基底上的S i N X : Η層相當地硬且耐刮,而且實 際上不透水。此外,每一 SiNx:H層可做爲例如防反射 層,因該層降低基底上入射光的不需要反射。當例如基底 用於太陽能蓄電池時,便不需要反射。 再者,S i N X : Η層有利地關於基底中所出現之混亂的 (2) 1252523 修復。事實上,以已知的方式,利用氫的惰性,使用 S i N X : Η層的原子氫,該些混亂至少部分是可修復的。以 此方式,可獲得具良好光電屬性的基底。 所提及的氫惰性可包括本體與表面惰性,藉此,分別 修復基底本體與表面所欠缺的晶格。良好的表面惰性通常 與基底之良好的藍色響應有關。意即,基底上所入射之相 當大量的藍光,其通常可短距離地穿過基底,釋放了基底 中的電荷載子。電荷載子可包括在傳導帶及/或原子價帶 的自由電子。顯示良好的紅色響應與良好的藍色響應的基 底,是例如極適於形成高效能太陽能蓄電池的基本材料。 該已知方法的缺點是以該方法中所用的遠端PECVD 程序,僅可獲得SiNx:H層的極低成長率1 nm/s。此外, 爲實踐此方法而使用一種裝置,其包括附銅質天線之具有 相當長石英管的極大等離子源極,該石英管沿基底處理室 延伸。此使得等離子源極的維修及/或更換更加困難。再 者,鑑於伴隨之能量、矽烷及氨的高消耗,當僅處理單一 基底時,該源極並非有利。此外,源極所使用的高頻交流 電壓在增大期間需要一再地調整,以獲得固定的增大率。 此交流電壓的一再調整,除了源極阻抗的變化外,可歸因 於基底上電絕緣層的成長。 [發明內容】 本發明的目標是提供一種將上述缺點移除的方法。特 別是,本發明的目標是提供一種方法,使SiNx:H層可以 -6 - (3) 1252523 簡單的方式沈澱於基底上。 爲此目的’依據本發明此方法的特性在於申請專利範 圍第]項的措施。 以此方式,S i N X : Η層可可相當快地作用於基底。因 爲基底置於壓力極低的處理室,可在極乾淨的狀況下展開 沈澱,所以該層中幾乎沒有污染。上述等離子串聯源極可 在極高的內部工作壓力下產生等離子。處理室的極低壓力 具有進一步的優點,來自等離子串聯源極的等離子,可以 超音速之極快的速度離開置於處理室上的等離子源極,進 行基底的處理。如此一來,等離子可順利地朝向基底移 動,進一步產生所需之該層的極高成長率。此成束的方法 使得將S i Ν X : Η層作用於基底的線上方法可行。此外,等 離子串聯源極是一種極易維持的源極。此方法特別適合於 處理單一基底,因爲串聯源極可產生與基底表面尺寸協調 的等離子束。 PECVD過程的處理參數,至少包括處理室壓力、石夕 烷及氨流、基底溫度、處理室尺寸、及至少一等離子源極 與基底表面間的距離,較佳地使得 S i Ν X : Η層以高於5 n m / s,特別是高於1 5 n m / s的成長速度,沈澱於基底上。 爲此目的,處理參數較佳地具有下列數値: •每源極的砂院流局於 〇 · 〇 5 s 1 m (每分鐘標準公 升),特別是位於0.0 05 -1.0 slm範圍。 -每源極的氨流高於0 · 2 s 1 m,特別是位於〇 . 2 - 2.5 s 1 m 範園。 -7- (4) 1252523 •至少一源極之等離子輸出開口與基 於]〇 〇 in m - 7 5 0 m 】ό 範圍。 •基底溫度位於3 5 0 - 4 5 〇。C範圍。 發現使用依據本發明之方法所獲得的 生良好的基底本體及/或表面惰性,因而 色響應。以此方法,獲得具約6 ] 〇 mV開 底,該基底提供紅色與藍色響應。 依據本發明的進一步精心設計,可同 面。此進一步強化了依據本發明之方法的 此外,依據本發明的進一步精心 S i N X : Η層時,矽烷流及氨流間的比例可 爲將應用之層的折射率是可變化的。特別 池的製造而言,由於其可提昇太陽能蓄電 特別的重要。此處可想像的是,〇 . 2 %的效 的進步!爲人所熟知的是,太陽能嵌板 成,其上置放 EVA薄膜。在該 EVA : S i N X : Η層的基底。玻璃的折射率約爲1 . 5 1 · 7,石夕的則約爲3 · 4 4。S i Ν X : Η層隨厚度 如 ].9 - 2.2逐級遞增的折射率。在使用單 及氨之比例的變化可以不同。然而,依據 精心設計,此用法亦可能由不同的源極組 矽烷/氨比例固定,但不同於亦具有固定 的次一源極。以此方式,連續源極可連續 射率的S i Ν X : Η層。本發明的進一步精; 底間的距離,位 S i Ν X : Η 層,產 觀察到良好的藍 放終端電壓的基 時處理基底的兩 優點。 、設計,當應用 以改變。此結果 是對太陽能蓄電 池的效率,所以 能提昇是多顯著 通常由玻璃板組 薄膜上,爲具有 ,EVA的則約爲 不同,可具有例 一源極時,矽烷 本發明一替代的 成,第一源極的 之矽烷/氨比例 應用具有不同折 .設計將於申請專 (5) 1252523 利範園子項中說明。 【實施方式】 圖]及2中所示裝置,具有P e C V D處理室5,其上 則具有直流(D C )等離子串聯源極3。D C等離子串聯源 極3係用於產生具直流電壓的等離子。該裝置具有基底支 架8,以支撐位於處理室5中等離子源極3之輸出開口 4 對面的基底]。該裝置進一步包括加熱裝置(未顯示), 以便於處理中加熱基底1。 如圖2中所示,等離子串聯源極3具有出現於前室 1 1中的陰極1 〇,及出現於鄰近處理室5之源極3 —側的 陽極1 2。透由極窄的通道]3與輸出開口 4,前室1 1中開 啓進入處理室5。該裝置依規格切割,使得基底1與等離 子輸出開口 4間的距離L約爲 2 0 0mm- 3 0 0 mm。以此方 式,渠等裝置可具有相當精巧的設計。通道1 3受相互電 絕緣的串聯板]4與陽極1 2所偏限。在基底處理中,處理 室 5維持極低的壓力,特別是低於5 0 0 0 P a,較佳地是低 於 5 0 0 P a。通常,尤其處理室的處理壓力及尺寸應該如 此,以便成長程序可持續進行。實際上,本實施例已發現 爲達此目的,處理室的處理壓力至少約爲〇 · 1毫巴。圖中 未顯示獲得處理壓力所需的抽氣裝置。在源極3的陰極 1 〇與陽極】2間,例如透由氬等惰性氣體的點燃,產生一 等離子。當該等離子產生於源極3中時,前室n中的壓 力便大於處理室5中的壓力。該壓力本質上是大氣形成 -9 - (6) 1252523 的,並位於Ο · 5 - 1 . 5巴的範圍。由於處理室5中的壓力遠 低於室1 ]中的壓力,所以部分所產生的等離卞P延 伸,自輸出開口 4,通過相當窄的通道1 3,進入處理室 5,與基底]的表面接觸。 該裝置具有氣體供應裝置6、7,分別供應氨及矽烷 流予源極3之陽極板]2中,與處理室5中的等離t P。 氨供應裝置包括氨注射器6,用於將氨導入等離子P之等 離子源極3附近。砂院供應裝置包括淋頭7,自基底]附 近的輸出開口 4,向下供應矽烷予等離子P。該裝置具有 氨及矽烷氣體源(未顯示),透由氣體流調節裝置,連接 至氣體供應裝置6、7。在本實施例中,由於使用間並無 諸如矽烷、氯、氫及/或氮等活性氣體,供應予源極3的 等離子,所以源極3可不受渠等氣體影響。 爲鈍化棊底1 ’串聯源極3以上述方式產生等離子 p,使得等離子p與基底】的基底表面接觸。矽烷及氨流 以特定的矽烷/氨比例,透由氣體供應裝置6、7,供應 予等離子P。其中,PECVD程序的處理參數,至少包括, 理室壓力、_底溫度、等離子源極3與基底1間距離L、 與矽烷及氨流,使得SiNx:H層以超過5nm/s的有利速 度,沈澱於基底1上。 由於等離子串聯源極在直流電壓下工作以產生等離 子,所以S i N X : Η層在沈澱期間可簡單,且大體上不需續 整,並以固定的速率成長。在使用高頻等離子源極上是有 利的。此外’直Μ串聯源極可獲得極商的成長速率。 -10 - (7) 1252523 範例 透由依據本發明的方法,惰性S i N x : H層以約2 0 η ηι / s 的成長速率,沈澱在多晶矽基底的表面。其中處理參數以 表]中所示値設定。沈澱後,發現S j N x : H層中倂入約 15-20原子%的氫,同時SiNx:H層中原子的氮/矽比例x 位於]· 〇 - ] · 5的範圍。接著基底進行溫度處理,而s丨N x : H 層則在極短的加熱期間,保持著700- 1 000°C的溫度範 圍。在此溫度處理後,發現基底曾經歷良好的本體與表面 鈍化,並顯示紅色與藍色響應。此外,以此方法所獲得之 基底具有約6 ] 0 m V的終端電壓。由於有關該終端電壓高 太陽能蓄電池效能,所以該基底非常適用於例如太陽能蓄 電池。其中S i N X : Η層可簡單地作爲防反射層。 矽烷流 0 . 1 5 s 1 m 氣流 0.8 s 1 m 基底處理溫度 4 0 0 °C 距離L(源極-低底) 2 3 0mm 表1 .處理參數 通常,在下列申請專利範圍中所提出之本發明的範圍 內,可進行不同的修改。 透由P E C V D程序而沈源於基底上之S i Ν X : Η層的厚 度,可位於〗〇 - ] 〇 〇 〇 n m的範圍。 -11 - (8) 1252523 再者,各種半導體材料的基底,可使用依據本發明之 方法加以鈍化。 此外,該方法可使用處理室所承載之一個以上的等離 子源極而加以實踐。 再者,該基底可例如在真空的環境下置入處理室5, 例如處理室所承載的真空化載入止動器。在此例中,載入 期間處理室5的壓力,可維持於所需的低値。此外,當處 理室5在大氣壓力下時,基底可被例如引入處理室5,而 φ 處理室5接著被關閉,並由抽氣裝置排氣至所需壓力。 此外’串聯源極可產生例如專門包含氬的等離子。 【圖式簡單說明】 現在本發明將參照附圖與實施例加以說明,其中: 圖1以截面顯示測試基底的裝置;及 圖2顯示圖]之截面圖的細部,其中顯示等離子串聯 源極。 鲁 i要元件對照表 1基底 3 等離子串聯源極 4輸出開口 5處理室 6、7氣體供應裝置 6氨注射器 -12- (9) (9)1252523 7淋頭 8 基底支架 1 〇 陰極 ]] 前室 12 陽極 ]3 通道 14板
> 13-

Claims (1)

1252523 … (V 拾、申請專利範圍 附件2A : 第92 1 1 3743號專利申請案 中文申請專利範圍替換本 民國94年12月14日修正 1 · 一種鈍化半導體基底的方法,其中S i N X : Η層藉等 離子強化化學蒸汽沈澱(PECVD )程序,沈濺於基底 (1 )的表面,包括下列步驟:
-基底(1)置於處理室(5)中,其具有特定的內部處 理室尺寸,例如至少一項內部長度、寬度、高度及/或直 徑; -處理室中保持相當低的壓力; -基底(1 )保持特定的處理溫度; -至少一置於處理室(5)上的等離子串聯源極(3),以距 基底表面特定距離(L)產生一等離子(Ρ);
-至少部分由每一等離子串聯源極(3)所產生的等離子 (Ρ),被導引與基底表面接觸;及 -供應矽烷及氨流予該部分的等離子(Ρ )。 2 .如申請專利範圍第1項之方法,其中Ρ E C V D程序 的處理參數,至少包括該處理室壓力、矽烷及氨流、基底 溫度、處理室(5)尺寸、及至少一等離子源極(3)與基 底表面間的距離(L ),使得SiNx:H層以高於5 nm/s, 特別是高於1 5 nm/s的成長速度,沈澱於基底(1 )上。 3 ·如申請專利範圍第I項之方法,其中每串聯源極 (3 )的矽烷流高於約〇·〇5 slm (每分鐘標準公升),特 1252523, (2) 別是位於0.00 5 - 1.0 slm範圍,更特別是位於0.1-0.2 slm 範圍。 4 .如申請專利範圍第1項之方法’其中每串聯源極 (3 )的氨流高於約0.2 slm,特別是位於0.2-2.5 slm範 圍,更特別是位於〇 · 5 - 0 s 1 m範圍。
5 .如申請專利範圍第2項之方法,其中至少一等離子 源極(3 )與基底間的距離(L ),位於約 100 mm - 750 mm範圍,更特別是位於約1〇〇 mm - 3 00 mm範圍。 6. 如申請專利範圍第1項之方法,其中氨被供應予至 少一等離子源極(3)附近之處理室(5)中的等離子 (P ) ° 7. 如申請專利範圍第1項之方法,其中矽烷被供應予 處理室(5)中基底(1)附近的等離子(P)。 8 .如申請專利範圍第1項之方法,其中基底溫度位於 3 5 0-45 0°C範圍,更特別是位於3 80-420 °C範圍。
9.如申請專利範圍第1項之方法,其中處理室的壓力 低於5 00 0Pa,特別是低於5 00Pa。 I 〇 ·如申請專利範圍第1項之方法,其中處理參數, 至少包括矽烷流/氨流比例,使得在SiNx:H層沈澱期 間,該層中倂入約1 5 - 2 0原子%的氫。 II .如申請專利範圍第1 0項之方法,其中該矽烷流/ 氨流比例位於〇 . 1 5 · 0.2 5的範圍。 1 2 .如申請專利範圍第1項之方法,其中處理參數, 使得SiNx:H層中原子的氮/矽比例X位於1.0-1 .5的範 -2- 1252523 :丨 (3) 圍。 1 3 .如申請專利範圍第1項之方法,其中至少沈澱於 基底(1 )上的SiNx:H層進行溫度處理,其中該層在特定 加熱期間,保持著7 00- 1 〇〇〇°C的溫度範圍。 14.如申請專利範圍第1項之方法,其中透由PECVD 程序而沈澱於基底(1 )上之SiNx:H層的厚度’位於ΙΟ-ΐ 0 0 0 n m 的 範圍。
1 5.如申請專利範圍第1項之方法,其中基底(1 )爲 多晶矽基底。 1 6 .如申請專利範圍第1項之方法,其中每一等離子 串聯源極中,直流電壓被用於產生等離子。 1 7 .如申請專利範圍第1項之方法,其中該基底的兩 側以申請專利範圍第1項之方法處理。
1 8 .如申請專利範圍第1至1 7項之任一項之方法,其 中矽烷流與氨流間的比例,在SiNx:H層應用期間是可變 化的。 1 9.如申請專利範圍第1 8項之方法,其中比例的變化 是透由連續使用不同的源極,其中第一源極的矽烷/氨比 例固定,但不同於亦具有固定之矽烷/氨比例的次一源 極。 2 〇 ·如申請專利範圍第1 8項之方法,其中比例的變化 是透由改變單一源極中矽烷流與氨流而實踐。
TW092113743A 2002-05-21 2003-05-21 Method for passivating a semiconductor substrate TWI252523B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL1020634A NL1020634C2 (nl) 2002-05-21 2002-05-21 Werkwijze voor het passiveren van een halfgeleider substraat.

Publications (2)

Publication Number Publication Date
TW200400552A TW200400552A (en) 2004-01-01
TWI252523B true TWI252523B (en) 2006-04-01

Family

ID=29398575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092113743A TWI252523B (en) 2002-05-21 2003-05-21 Method for passivating a semiconductor substrate

Country Status (6)

Country Link
US (1) US6946404B2 (zh)
EP (1) EP1365042A1 (zh)
JP (1) JP4441607B2 (zh)
KR (1) KR101056300B1 (zh)
NL (1) NL1020634C2 (zh)
TW (1) TWI252523B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6866901B2 (en) 1999-10-25 2005-03-15 Vitex Systems, Inc. Method for edge sealing barrier films
US7198832B2 (en) * 1999-10-25 2007-04-03 Vitex Systems, Inc. Method for edge sealing barrier films
US20070196682A1 (en) * 1999-10-25 2007-08-23 Visser Robert J Three dimensional multilayer barrier and method of making
US20090191342A1 (en) * 1999-10-25 2009-07-30 Vitex Systems, Inc. Method for edge sealing barrier films
US20100330748A1 (en) 1999-10-25 2010-12-30 Xi Chu Method of encapsulating an environmentally sensitive device
US20090208754A1 (en) * 2001-09-28 2009-08-20 Vitex Systems, Inc. Method for edge sealing barrier films
US8808457B2 (en) 2002-04-15 2014-08-19 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
US8900366B2 (en) * 2002-04-15 2014-12-02 Samsung Display Co., Ltd. Apparatus for depositing a multilayer coating on discrete sheets
NL1020923C2 (nl) * 2002-06-21 2003-12-23 Otb Group Bv Werkwijze alsmede inrichting voor het vervaardigen van een katalysator.
US7648925B2 (en) * 2003-04-11 2010-01-19 Vitex Systems, Inc. Multilayer barrier stacks and methods of making multilayer barrier stacks
US7510913B2 (en) * 2003-04-11 2009-03-31 Vitex Systems, Inc. Method of making an encapsulated plasma sensitive device
NL1025096C2 (nl) * 2003-12-21 2005-06-23 Otb Group Bv Werkwijze alsmede inrichting voor het vervaardigen van een functionele laag bestaande uit ten minste twee componenten.
NL1029647C2 (nl) * 2005-07-29 2007-01-30 Otb Group Bv Werkwijze voor het passiveren van ten minste een deel van een substraatoppervlak.
US7767498B2 (en) 2005-08-25 2010-08-03 Vitex Systems, Inc. Encapsulated devices and method of making
DE102006043943A1 (de) * 2006-09-14 2008-03-27 Leybold Optics Gmbh Verfahren zum Aufbringen von Schichten auf Substraten mit gekrümmten Oberflächen
USH2207H1 (en) * 2007-01-05 2007-12-04 Bijker Martin D Additional post-glass-removal processes for enhanced cell efficiency in the production of solar cells
JP5095524B2 (ja) * 2008-06-26 2012-12-12 株式会社ユーテック プラズマcvd装置及び磁気記録媒体の製造方法
US7915154B2 (en) 2008-09-03 2011-03-29 Piwczyk Bernhard P Laser diffusion fabrication of solar cells
JP5197760B2 (ja) * 2008-12-02 2013-05-15 三菱電機株式会社 太陽電池セルの製造方法
US9184410B2 (en) * 2008-12-22 2015-11-10 Samsung Display Co., Ltd. Encapsulated white OLEDs having enhanced optical output
US9337446B2 (en) * 2008-12-22 2016-05-10 Samsung Display Co., Ltd. Encapsulated RGB OLEDs having enhanced optical output
US20100167002A1 (en) * 2008-12-30 2010-07-01 Vitex Systems, Inc. Method for encapsulating environmentally sensitive devices
DE102009036982A1 (de) 2009-08-12 2011-02-17 Q-Cells Se Verfahren und Vorrichtung zur plasmaunterstützten Gasphasenabscheidung für photovoltaisches Element
US8590338B2 (en) 2009-12-31 2013-11-26 Samsung Mobile Display Co., Ltd. Evaporator with internal restriction
US20120235274A1 (en) * 2011-03-14 2012-09-20 Doyle Brian S Semiconductor structure having an integrated double-wall capacitor for embedded dynamic random access memory (edram) and method to form the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4223048A (en) * 1978-08-07 1980-09-16 Pacific Western Systems Plasma enhanced chemical vapor processing of semiconductive wafers
JPS61222534A (ja) * 1985-03-28 1986-10-03 Anelva Corp 表面処理方法および装置
JPH02250974A (ja) * 1989-03-23 1990-10-08 Sony Corp 光反応装置
KR930703707A (ko) * 1991-01-30 1993-11-30 죤 죠셉 우르수 폴리실리콘 박막 트랜지스터
JPH0555207A (ja) * 1991-08-29 1993-03-05 Nikko Kyodo Co Ltd 半導体装置
JP3211302B2 (ja) * 1991-11-07 2001-09-25 カシオ計算機株式会社 窒化シリコン膜
JPH05190575A (ja) * 1992-01-13 1993-07-30 Murata Mfg Co Ltd 化合物半導体mesfetにおけるldd構造の形成方法
JPH06204138A (ja) * 1992-12-28 1994-07-22 Canon Inc 薄膜形成方法および薄膜形成装置および半導体素子
JPH06216121A (ja) * 1993-01-14 1994-08-05 Nippondenso Co Ltd 装置保護膜
JPH08227834A (ja) * 1995-02-21 1996-09-03 Sony Corp 半導体ウェーハ及びその製造方法
JP3220645B2 (ja) * 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
US6091021A (en) * 1996-11-01 2000-07-18 Sandia Corporation Silicon cells made by self-aligned selective-emitter plasma-etchback process
US5871591A (en) * 1996-11-01 1999-02-16 Sandia Corporation Silicon solar cells made by a self-aligned, selective-emitter, plasma-etchback process
US6213049B1 (en) * 1997-06-26 2001-04-10 General Electric Company Nozzle-injector for arc plasma deposition apparatus
US6110544A (en) * 1997-06-26 2000-08-29 General Electric Company Protective coating by high rate arc plasma deposition
EP0887737B1 (en) 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
KR100458842B1 (ko) * 1997-12-01 2005-04-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 및 제조 방법
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
DE19812558B4 (de) 1998-03-21 2010-09-23 Roth & Rau Ag Vorrichtung zur Erzeugung linear ausgedehnter ECR-Plasmen
EP1097473A1 (en) * 1998-07-10 2001-05-09 Applied Materials, Inc. Plasma process to deposit silicon nitride with high film quality and low hydrogen content
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP4496401B2 (ja) * 2000-09-14 2010-07-07 三菱電機株式会社 プラズマcvd装置および太陽電池の製造方法
JP2002100791A (ja) * 2000-09-21 2002-04-05 Canon Inc 太陽電池の製造方法
US6641673B2 (en) * 2000-12-20 2003-11-04 General Electric Company Fluid injector for and method of prolonged delivery and distribution of reagents into plasma
JP2004047634A (ja) * 2002-07-10 2004-02-12 Tokyo Electron Ltd 成膜方法及び成膜装置

Also Published As

Publication number Publication date
EP1365042A1 (en) 2003-11-26
NL1020634C2 (nl) 2003-11-24
KR20030091733A (ko) 2003-12-03
JP4441607B2 (ja) 2010-03-31
TW200400552A (en) 2004-01-01
JP2005005280A (ja) 2005-01-06
KR101056300B1 (ko) 2011-08-11
US6946404B2 (en) 2005-09-20
US20040029334A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
TWI252523B (en) Method for passivating a semiconductor substrate
US8431996B2 (en) Plasma processing apparatus and method of producing amorphous silicon thin film using same
JPH0752718B2 (ja) 薄膜形成方法
JP2011054837A (ja) 結晶シリコン系太陽電池
CN1944308B (zh) 一种在玻璃基板上沉积氢化非晶硅碳合金薄膜的方法
CN101233621B (zh) 用于钝化衬底表面的方法
JP4214250B2 (ja) シリコンナノ結晶構造体の作製方法及び作製装置
Chae et al. Ultrafast deposition of microcrystalline Si by thermal plasma chemical vapor deposition
Prasad et al. Preparation and Characterization of Highly Conductive (100 S/cm) Phosphorus Doped νc-Si: H Films Deposited Using the VHF-GD Technique
Anandan et al. Effect of pulse parameters on the deposition rate of hydrogenated amorphous silicon in a modified pulsed plasma discharge
JP2006500778A (ja) ウェハ用二層lto背面シール
JP2005154795A (ja) 薄膜の製造方法および太陽電池
US20220119952A1 (en) Method of reducing defects in a multi-layer pecvd teos oxide film
TW200824140A (en) Methods and systems for manufacturing polycrystalline silicon and silicon-germanium solar cells
CN112609240B (zh) 基于复合结构样品台提高金刚石异质外延大尺寸形核均匀性的方法
CN112695382B (zh) 基于网格化结构电极提高金刚石异质外延形核均匀性的方法
CN109768113B (zh) 一种AlN纳米片探测器及其制备方法
CN104152864B (zh) 硅薄膜的制备方法
JP2002543293A5 (zh)
JPS6037118A (ja) プラズマ気相反応方法
JPS6348817A (ja) エピタキシヤル成長方法
JPS6037119A (ja) プラズマ気相反応装置
TW591130B (en) Method and apparatus for directly forming polycrystal silicon film
JP3968649B2 (ja) 薄膜形成方法と装置
JP3065878B2 (ja) 半導体薄膜の形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees