JP3211302B2 - 窒化シリコン膜 - Google Patents
窒化シリコン膜Info
- Publication number
- JP3211302B2 JP3211302B2 JP31868791A JP31868791A JP3211302B2 JP 3211302 B2 JP3211302 B2 JP 3211302B2 JP 31868791 A JP31868791 A JP 31868791A JP 31868791 A JP31868791 A JP 31868791A JP 3211302 B2 JP3211302 B2 JP 3211302B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- ratio
- film
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プラズマＣＶＤ法によ
り成膜される窒化シリコン膜に関するものである。
り成膜される窒化シリコン膜に関するものである。
【０００２】
【従来の技術】窒化シリコン（Ｓi Ｎ）膜は、薄膜トラ
ンジスタや薄膜ダイオード等の薄膜素子の絶縁膜に用い
られており、この窒化シリコン膜は、一般に、プラズマ
ＣＶＤ法によって成膜されている。
ンジスタや薄膜ダイオード等の薄膜素子の絶縁膜に用い
られており、この窒化シリコン膜は、一般に、プラズマ
ＣＶＤ法によって成膜されている。
【０００３】この窒化シリコン膜のプラズマＣＶＤ法に
よる成膜は、従来、プロセスガスであるＳi Ｈ4 ，ＮＨ
3 ，Ｎ2 の流量比を、Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 ＝約３０
／６０／３９０(CCM) に制御して行なわれており、この
ガス流量比で成膜された窒化シリコン膜の、Ｓi −Ｈ結
合している水素原子の数ＨSiと、Ｎ−Ｈ結合している水
素原子の数ＨN との比は、ＨSi／ＨN ＝約０．４２とな
っている。
よる成膜は、従来、プロセスガスであるＳi Ｈ4 ，ＮＨ
3 ，Ｎ2 の流量比を、Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 ＝約３０
／６０／３９０(CCM) に制御して行なわれており、この
ガス流量比で成膜された窒化シリコン膜の、Ｓi −Ｈ結
合している水素原子の数ＨSiと、Ｎ−Ｈ結合している水
素原子の数ＨN との比は、ＨSi／ＨN ＝約０．４２とな
っている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の窒
化シリコン膜は、温度が５０℃程度以上になると、薄膜
素子のしきい値電圧を大きくシフトさせてしまうという
問題をもっており、そのため、従来の窒化シリコン膜を
絶縁膜とする薄膜素子は、この薄膜素子を使用する電子
機器（例えば薄膜素子を能動素子とするアクティブマト
リックス液晶表示装置等）の製造工程における熱処理時
や、前記電子機器の使用中の温度変化によって、動作特
性が大きく変化してしまうという問題をもっていた。
化シリコン膜は、温度が５０℃程度以上になると、薄膜
素子のしきい値電圧を大きくシフトさせてしまうという
問題をもっており、そのため、従来の窒化シリコン膜を
絶縁膜とする薄膜素子は、この薄膜素子を使用する電子
機器（例えば薄膜素子を能動素子とするアクティブマト
リックス液晶表示装置等）の製造工程における熱処理時
や、前記電子機器の使用中の温度変化によって、動作特
性が大きく変化してしまうという問題をもっていた。
【０００５】本発明の目的は、比較的高い温度でも薄膜
素子のしきい値電圧のシフト量を小さくして、その信頼
性を向上させることができる、窒化シリコン膜を提供す
ることにある。
素子のしきい値電圧のシフト量を小さくして、その信頼
性を向上させることができる、窒化シリコン膜を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明の窒化シリコン膜
は、プラズマＣＶＤ法により、プロセスガスのうちのＮ
Ｈ 3 とＳiＨ 4 との流量比を４乃至６の範囲で制御するこ
とによって、Ｓi−Ｈ結合している水素原子の数Ｈ
Siと、Ｎ−Ｈ結合している水素原子の数ＨNとの比がＨ
Si／ＨN＝０．１５〜０．３５に成膜され、水素化アモ
ルファスシリコン半導体を用いた薄膜トランジスタのゲ
ート絶縁膜を形成することを特徴とする。
は、プラズマＣＶＤ法により、プロセスガスのうちのＮ
Ｈ 3 とＳiＨ 4 との流量比を４乃至６の範囲で制御するこ
とによって、Ｓi−Ｈ結合している水素原子の数Ｈ
Siと、Ｎ−Ｈ結合している水素原子の数ＨNとの比がＨ
Si／ＨN＝０．１５〜０．３５に成膜され、水素化アモ
ルファスシリコン半導体を用いた薄膜トランジスタのゲ
ート絶縁膜を形成することを特徴とする。
【０００７】
【作用】このようなＨSi／ＨN 比の窒化シリコン膜を絶
縁膜とする薄膜素子は、窒化シリコンのシリコン原子の
未結合手が少なくなって、温度が上昇したときにこの未
結合手にトラップされる電荷が少なくなるので、比較的
高い温度にさらされても、そのしきい値電圧のシフト量
は小さい。
縁膜とする薄膜素子は、窒化シリコンのシリコン原子の
未結合手が少なくなって、温度が上昇したときにこの未
結合手にトラップされる電荷が少なくなるので、比較的
高い温度にさらされても、そのしきい値電圧のシフト量
は小さい。
【０００８】
【実施例】以下、本発明の実施例を説明する。
【０００９】この実施例の窒化シリコン膜は、例えばａ
−Ｓi ：Ｈ（水素化アモルファスシリコン）半導体を用
いた薄膜トランジスタのゲート絶縁膜に用いられるもの
であり、そのＳi −Ｈ結合している水素原子の数Ｈ
Siと、Ｎ−Ｈ結合している水素原子の数ＨN との比は、
ＨSi／ＨN ＝０．１５〜０．３５の範囲である。
−Ｓi ：Ｈ（水素化アモルファスシリコン）半導体を用
いた薄膜トランジスタのゲート絶縁膜に用いられるもの
であり、そのＳi −Ｈ結合している水素原子の数Ｈ
Siと、Ｎ−Ｈ結合している水素原子の数ＨN との比は、
ＨSi／ＨN ＝０．１５〜０．３５の範囲である。
【００１０】この窒化シリコン膜は、プラズマＣＶＤ法
により、Ｓi Ｈ4 ，ＮＨ3 ，Ｎ2 をプロセスガスとして
成膜されるもので、そのＨSi／ＨN 比は、上記プロセス
ガスのＳi Ｈ4 とＮＨ3 との流量比（ＮＨ3 ／Ｓi
Ｈ4 ）を制御することによって任意に選択することがで
きる。
により、Ｓi Ｈ4 ，ＮＨ3 ，Ｎ2 をプロセスガスとして
成膜されるもので、そのＨSi／ＨN 比は、上記プロセス
ガスのＳi Ｈ4 とＮＨ3 との流量比（ＮＨ3 ／Ｓi
Ｈ4 ）を制御することによって任意に選択することがで
きる。
【００１１】図１は、上記プロセスガスのＮＨ3 ／Ｓi
Ｈ4 流量比と、成膜される窒化シリコン膜のＨSi／ＨN
比との関係を示している。
Ｈ4 流量比と、成膜される窒化シリコン膜のＨSi／ＨN
比との関係を示している。
【００１２】上記窒化シリコン膜は、例えば次の成膜条
件で成膜する。
件で成膜する。
【００１３】 成膜温度（窒化シリコン膜を成膜する基板の温度）；２
５０℃ プロセスガス；Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 ＝３０／１８０
／２７０(CCM) 圧力；０．５Ｔorr ＲＦ周波数；１３．５６ＭＨz ＲＦパワー密度；８４ｍＷ／ｃｍ2 成膜膜厚；４００ｎｍ 上記成膜条件は、従来の窒化シリコン膜の成膜条件に対
してプロセスガスの流量比を変えたもので［従来はＳi
Ｈ4 ／ＮＨ3 ／Ｎ2 ＝３０／６０／３９０(CCM) ］、こ
の成膜条件で成膜した窒化シリコン膜のＨSi／ＨN 比は
０．２４である。
５０℃ プロセスガス；Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 ＝３０／１８０
／２７０(CCM) 圧力；０．５Ｔorr ＲＦ周波数；１３．５６ＭＨz ＲＦパワー密度；８４ｍＷ／ｃｍ2 成膜膜厚；４００ｎｍ 上記成膜条件は、従来の窒化シリコン膜の成膜条件に対
してプロセスガスの流量比を変えたもので［従来はＳi
Ｈ4 ／ＮＨ3 ／Ｎ2 ＝３０／６０／３９０(CCM) ］、こ
の成膜条件で成膜した窒化シリコン膜のＨSi／ＨN 比は
０．２４である。
【００１４】上記成膜条件で成膜した窒化シリコン膜を
ゲート絶縁膜とする薄膜トランジスタは、従来の窒化シ
リコン膜を用いた薄膜トランジスタに比べて温度に対す
るしきい値電圧のシフト量が小さい。
ゲート絶縁膜とする薄膜トランジスタは、従来の窒化シ
リコン膜を用いた薄膜トランジスタに比べて温度に対す
るしきい値電圧のシフト量が小さい。
【００１５】これは、上記成膜条件で成膜した窒化シリ
コン膜を用いた被検体と、従来の窒化シリコン膜を用い
た被検体とを製作し、これら被検体をＢＴ処理（Ｂias
Ｔemperature treatment）してＢＴ処理温度に対する容
量−電圧特性のしきい値電圧Ｖthのシフト量ΔＶthを調
べた結果からも確認された。
コン膜を用いた被検体と、従来の窒化シリコン膜を用い
た被検体とを製作し、これら被検体をＢＴ処理（Ｂias
Ｔemperature treatment）してＢＴ処理温度に対する容
量−電圧特性のしきい値電圧Ｖthのシフト量ΔＶthを調
べた結果からも確認された。
【００１６】図２および図３は上記被検体を示してい
る。この被検体は、ガラス基板１の上に、下部電極２
と、窒化シリコン膜３と、ａ−Ｓi ：Ｈからなるｉ型半
導体層４およびｎ型半導体層５と、上部電極６とを積層
したもので、下部電極２上の各積層膜３，４，５，６の
一部には、下部電極２に電圧を印加するための開口７を
設けてある。なお、上記実施例の窒化シリコン膜を用い
た被検体も、従来の窒化シリコン膜を用いた被検体も、
その窒化シリコン膜３は、平行平板型プラズマＣＶＤ装
置によって４００ｎｍの膜厚に成膜した。
る。この被検体は、ガラス基板１の上に、下部電極２
と、窒化シリコン膜３と、ａ−Ｓi ：Ｈからなるｉ型半
導体層４およびｎ型半導体層５と、上部電極６とを積層
したもので、下部電極２上の各積層膜３，４，５，６の
一部には、下部電極２に電圧を印加するための開口７を
設けてある。なお、上記実施例の窒化シリコン膜を用い
た被検体も、従来の窒化シリコン膜を用いた被検体も、
その窒化シリコン膜３は、平行平板型プラズマＣＶＤ装
置によって４００ｎｍの膜厚に成膜した。
【００１７】上記被検体のＢＴ処理温度に対するしきい
値電圧Ｖthのシフト量ΔＶthは、次のようにして求め
た。
値電圧Ｖthのシフト量ΔＶthは、次のようにして求め
た。
【００１８】まず、被検体を無バイアス状態で２００℃
に約１０分間加熱して初期化処理し、この被検体の容量
−電圧特性を測定した。次に、初期化処理した被検体を
２５〜８０℃の範囲の所定のＢＴ処理温度に加熱して下
部電極２と上部電極６との間にバイアス電圧を約１０分
間印加するＢＴ処理を行ない、ＢＴ処理後の容量−電圧
特性を測定した。このＢＴ処理は、負のバイアス電圧を
印加する−ＢＴ処理と、正のバイアス電圧を印加する＋
ＢＴ処理との両方の処理を行ない、両方のＢＴ処理後の
容量−電圧特性をそれぞれ測定した。なお、上記−ＢＴ
処理は、下部電極２に、上部電極６に対して−０．８７
５ＭＶ／ｃｍの電界を印加して行ない、＋ＢＴ処理は、
下部電極２に、上部電極６に対して＋０．８７５ＭＶ／
ｃｍの電界を印加して行なった。
に約１０分間加熱して初期化処理し、この被検体の容量
−電圧特性を測定した。次に、初期化処理した被検体を
２５〜８０℃の範囲の所定のＢＴ処理温度に加熱して下
部電極２と上部電極６との間にバイアス電圧を約１０分
間印加するＢＴ処理を行ない、ＢＴ処理後の容量−電圧
特性を測定した。このＢＴ処理は、負のバイアス電圧を
印加する−ＢＴ処理と、正のバイアス電圧を印加する＋
ＢＴ処理との両方の処理を行ない、両方のＢＴ処理後の
容量−電圧特性をそれぞれ測定した。なお、上記−ＢＴ
処理は、下部電極２に、上部電極６に対して−０．８７
５ＭＶ／ｃｍの電界を印加して行ない、＋ＢＴ処理は、
下部電極２に、上部電極６に対して＋０．８７５ＭＶ／
ｃｍの電界を印加して行なった。
【００１９】次に、上記被検体の初期化処理後の容量−
電圧特性（以下初期特性という）と、−ＢＴ処理後およ
び＋ＢＴ処理後の容量−電圧特性とから、初期特性に対
する−ＢＴ処理後のしきい値電圧のシフト量と、上記初
期特性に対する＋ＢＴ処理後のしきい値電圧のシフト量
とを求め、これらシフト量から、ＢＴ処理温度に対する
しきい値電圧Ｖthのシフト量ΔＶthを算出した。
電圧特性（以下初期特性という）と、−ＢＴ処理後およ
び＋ＢＴ処理後の容量−電圧特性とから、初期特性に対
する−ＢＴ処理後のしきい値電圧のシフト量と、上記初
期特性に対する＋ＢＴ処理後のしきい値電圧のシフト量
とを求め、これらシフト量から、ＢＴ処理温度に対する
しきい値電圧Ｖthのシフト量ΔＶthを算出した。
【００２０】なお、上記被検体のＢＴ処理温度に対する
しきい値電圧Ｖthのシフト量ΔＶthは、上記−ＢＴ処理
を行なったときのシフト量ΔＶth(-) と、＋ＢＴ処理を
行なったときのシフト量ΔＶth(+) との和であり、上記
シフト量ΔＶthは、ΔＶth＝ΔＶth(-) ＋ΔＶth(+) と
して求められる。
しきい値電圧Ｖthのシフト量ΔＶthは、上記−ＢＴ処理
を行なったときのシフト量ΔＶth(-) と、＋ＢＴ処理を
行なったときのシフト量ΔＶth(+) との和であり、上記
シフト量ΔＶthは、ΔＶth＝ΔＶth(-) ＋ΔＶth(+) と
して求められる。
【００２１】図４は、ＢＴ処理温度を２５℃，５０℃，
８０℃の３段階に選んで、各ＢＴ処理温度に対する被検
体のしきい値電圧Ｖthのシフト量ΔＶthを調べた結果を
示しており、図において実線は上記実施例の窒化シリコ
ン膜（ＨSi／ＨN ＝０．２４）を用いた被検体の特性、
破線は従来の窒化シリコン膜（ＨSi／ＨN ＝０．４２）
を用いた被検体の特性である。
８０℃の３段階に選んで、各ＢＴ処理温度に対する被検
体のしきい値電圧Ｖthのシフト量ΔＶthを調べた結果を
示しており、図において実線は上記実施例の窒化シリコ
ン膜（ＨSi／ＨN ＝０．２４）を用いた被検体の特性、
破線は従来の窒化シリコン膜（ＨSi／ＨN ＝０．４２）
を用いた被検体の特性である。
【００２２】この図４のように、上記実施例の窒化シリ
コン膜を用いた被検体は、従来の窒化シリコン膜を用い
た被検体に比べて、ＢＴ処理温度に対するしきい値電圧
のシフト量ΔＶthが小さく、特に５０℃以上（図では８
０℃）の比較的高い温度に対するシフト量ΔＶthは、従
来のものに比べてかなり小さい。
コン膜を用いた被検体は、従来の窒化シリコン膜を用い
た被検体に比べて、ＢＴ処理温度に対するしきい値電圧
のシフト量ΔＶthが小さく、特に５０℃以上（図では８
０℃）の比較的高い温度に対するシフト量ΔＶthは、従
来のものに比べてかなり小さい。
【００２３】これは、窒化シリコン膜のＨSi／ＨN 比を
上記の値（ＨSi／ＨN ＝０．２４）にすると、シリコン
原子Ｓi および窒素原子Ｎのそれぞれの未結合手がなく
なるためである。つまり、Ｓi およびＮに未結合手があ
ると、この未結合手に電荷がトラップされるため、上記
被検体のしきい値電圧が温度によって大きくシフトする
が、未結合手がなければ電荷はトラップされないため、
温度によるしきい値電圧のシフト量が小さくなる。
上記の値（ＨSi／ＨN ＝０．２４）にすると、シリコン
原子Ｓi および窒素原子Ｎのそれぞれの未結合手がなく
なるためである。つまり、Ｓi およびＮに未結合手があ
ると、この未結合手に電荷がトラップされるため、上記
被検体のしきい値電圧が温度によって大きくシフトする
が、未結合手がなければ電荷はトラップされないため、
温度によるしきい値電圧のシフト量が小さくなる。
【００２４】したがって、上記実施例の窒化シリコン膜
を薄膜トランジスタのゲート絶縁膜に用いれば、比較的
高い温度にさらされても薄膜トランジスタのしきい値電
圧のシフト量は小さいから、その信頼性を向上させるこ
とができる。
を薄膜トランジスタのゲート絶縁膜に用いれば、比較的
高い温度にさらされても薄膜トランジスタのしきい値電
圧のシフト量は小さいから、その信頼性を向上させるこ
とができる。
【００２５】なお、上記窒化シリコン膜は、薄膜トラン
ジスタのゲート絶縁膜に限らず、例えば薄膜ダイオード
等の各種薄膜素子の絶縁膜に広く適用できる。
ジスタのゲート絶縁膜に限らず、例えば薄膜ダイオード
等の各種薄膜素子の絶縁膜に広く適用できる。
【００２６】また、図４には、ＨSi／ＨN ＝０．２４の
窒化シリコン膜を用いた被検体のＢＴ処理温度に対する
しきい値電圧シフト量ΔＶthを示したが、上記ＨSi／Ｈ
N 比は、ＨSi／ＨN ＝０．１５〜０．３５の範囲であれ
ばよく、ＨSi／ＨN 比がこの範囲であれば、薄膜素子の
温度によるしきい値電圧のシフト量を、従来の窒化シリ
コン膜を用いる薄膜素子に比べて十分小さくすることが
できる。
窒化シリコン膜を用いた被検体のＢＴ処理温度に対する
しきい値電圧シフト量ΔＶthを示したが、上記ＨSi／Ｈ
N 比は、ＨSi／ＨN ＝０．１５〜０．３５の範囲であれ
ばよく、ＨSi／ＨN 比がこの範囲であれば、薄膜素子の
温度によるしきい値電圧のシフト量を、従来の窒化シリ
コン膜を用いる薄膜素子に比べて十分小さくすることが
できる。
【００２７】すなわち、図５は、図２および図３に示し
た被検体の窒化シリコン膜のＨSi／ＨN 比を種々の値に
選んで、各被検体を２５℃，５０℃，８０℃の温度でＢ
Ｔ処理したときのＢＴ処理温度に対するしきい値電圧シ
フト量ΔＶthを調べた結果を示している。
た被検体の窒化シリコン膜のＨSi／ＨN 比を種々の値に
選んで、各被検体を２５℃，５０℃，８０℃の温度でＢ
Ｔ処理したときのＢＴ処理温度に対するしきい値電圧シ
フト量ΔＶthを調べた結果を示している。
【００２８】この図５のように、ＨSi／ＨN 比がＨSi／
ＨN ＝０．１５〜０．３５の範囲の窒化シリコン膜を用
いた被検体は、２５℃，５０℃，８０℃のいずれの温度
でＢＴ処理したときも、しきい値電圧のシフト量ΔＶth
は小さい。これに対して、ＨSi／ＨN 比が０．３５より
大きい窒化シリコン膜や、ＨSi／ＨN 比が０．１５より
小さい窒化シリコン膜を用いた被検体は、ＢＴ処理温度
が５０℃より低ければ、しきい値電圧のシフト量ΔＶth
は比較的小さいが、５０℃以上でＢＴ処理すると、しき
い値電圧がかなり大きくシフトしてしまう。これは、窒
化シリコン膜のＨSi／ＨN 比を０．３５より大きくする
と、上述したＳi およびＮの未結合手が多くなってしま
い、またＨSi／ＨN 比を０．１５より小さくすると、窒
化シリコン膜の膜質が変化してしまうためである。
ＨN ＝０．１５〜０．３５の範囲の窒化シリコン膜を用
いた被検体は、２５℃，５０℃，８０℃のいずれの温度
でＢＴ処理したときも、しきい値電圧のシフト量ΔＶth
は小さい。これに対して、ＨSi／ＨN 比が０．３５より
大きい窒化シリコン膜や、ＨSi／ＨN 比が０．１５より
小さい窒化シリコン膜を用いた被検体は、ＢＴ処理温度
が５０℃より低ければ、しきい値電圧のシフト量ΔＶth
は比較的小さいが、５０℃以上でＢＴ処理すると、しき
い値電圧がかなり大きくシフトしてしまう。これは、窒
化シリコン膜のＨSi／ＨN 比を０．３５より大きくする
と、上述したＳi およびＮの未結合手が多くなってしま
い、またＨSi／ＨN 比を０．１５より小さくすると、窒
化シリコン膜の膜質が変化してしまうためである。
【００２９】なお、上記窒化シリコン膜のＨSi／ＨN 比
は、上述したように、プロセスガス（Ｓi Ｈ4 ，Ｎ
Ｈ3 ，Ｎ2 ）のＳi Ｈ4 とＮＨ3 との流量比（ＮＨ3 ／
Ｓi Ｈ4 ）を制御することによって任意に選ぶことがで
きる。すなわち、Ｓi Ｈ4 の流量を多くしてＮＨ3 ／Ｓ
i Ｈ4 の値を小さくすると、成膜される窒化シリコン膜
のＳi −Ｈ結合している水素原子数ＨSiが増加してＨSi
／ＨN 比が小さくなり、逆に、ＮＨ3 の流量を多くして
ＮＨ3 ／Ｓi Ｈ4 の値を大きくすると、成膜される窒化
シリコン膜のＮ−Ｈ結合している水素原子数ＨN が増加
してＨSi／ＨN 比が大きくなる。
は、上述したように、プロセスガス（Ｓi Ｈ4 ，Ｎ
Ｈ3 ，Ｎ2 ）のＳi Ｈ4 とＮＨ3 との流量比（ＮＨ3 ／
Ｓi Ｈ4 ）を制御することによって任意に選ぶことがで
きる。すなわち、Ｓi Ｈ4 の流量を多くしてＮＨ3 ／Ｓ
i Ｈ4 の値を小さくすると、成膜される窒化シリコン膜
のＳi −Ｈ結合している水素原子数ＨSiが増加してＨSi
／ＨN 比が小さくなり、逆に、ＮＨ3 の流量を多くして
ＮＨ3 ／Ｓi Ｈ4 の値を大きくすると、成膜される窒化
シリコン膜のＮ−Ｈ結合している水素原子数ＨN が増加
してＨSi／ＨN 比が大きくなる。
【００３０】
【発明の効果】本発明の窒化シリコン膜は、プラズマＣ
ＶＤ法により、プロセスガスのうちのＮＨ 3 とＳiＨ 4 と
の流量比を４乃至６の範囲で制御することによってＳi
−Ｈ結合している水素原子の数ＨSiと、Ｎ−Ｈ結合して
いる水素原子の数ＨNとの比がＨSi／ＨN＝０．１５〜
０．３５に成膜され、この窒化シリコン膜によって水素
化アモルファスシリコン半導体を用いた薄膜トランジス
タのゲート絶縁膜を形成するものであるから、比較的高
い温度でも薄膜トランジスタのゲート絶縁膜としてのし
きい値電圧のシフト量が小さく、この窒化シリコン膜を
用いた薄膜トランジスタの信頼性を向上させることがで
きる。
ＶＤ法により、プロセスガスのうちのＮＨ 3 とＳiＨ 4 と
の流量比を４乃至６の範囲で制御することによってＳi
−Ｈ結合している水素原子の数ＨSiと、Ｎ−Ｈ結合して
いる水素原子の数ＨNとの比がＨSi／ＨN＝０．１５〜
０．３５に成膜され、この窒化シリコン膜によって水素
化アモルファスシリコン半導体を用いた薄膜トランジス
タのゲート絶縁膜を形成するものであるから、比較的高
い温度でも薄膜トランジスタのゲート絶縁膜としてのし
きい値電圧のシフト量が小さく、この窒化シリコン膜を
用いた薄膜トランジスタの信頼性を向上させることがで
きる。
【図１】窒化シリコン膜を成膜する際のプロセスガスの
ＮＨ3 ／Ｓi Ｈ4 流量比と、成膜される窒化シリコン膜
のＨSi／ＨN 比との関係を示す図。
ＮＨ3 ／Ｓi Ｈ4 流量比と、成膜される窒化シリコン膜
のＨSi／ＨN 比との関係を示す図。
【図２】ＢＴ処理温度に対するしきい値電圧Ｖthのシフ
ト量ΔＶthを調べるのに用いた被検体の平面図。
ト量ΔＶthを調べるのに用いた被検体の平面図。
【図３】図２の III−III 線に沿う断面図。
【図４】ＢＴ処理温度と被検体のしきい値電圧シフト量
ΔＶthとの関係を示す図。
ΔＶthとの関係を示す図。
【図５】窒化シリコン膜のＨSi／ＨN 比とＢＴ処理温度
に対する被検体のしきい値電圧シフト量ΔＶthとの関係
を示す図。
に対する被検体のしきい値電圧シフト量ΔＶthとの関係
を示す図。
１…ガラス基板、２…下部電極、３…窒化シリコン膜、
４…ｉ型半導体層、５…ｎ型半導体層、６…上部電極、
７…開口。
４…ｉ型半導体層、５…ｎ型半導体層、６…上部電極、
７…開口。
Claims (1)
- 【請求項１】プラズマＣＶＤ法により、プロセスガスの
うちのＮＨ 3 とＳiＨ 4 との流量比を４乃至６の範囲で制
御することによって、Ｓi−Ｈ結合している水素原子の
数ＨSiと、Ｎ−Ｈ結合している水素原子の数ＨNとの比
がＨSi／ＨN＝０．１５〜０．３５に成膜され、水素化
アモルファスシリコン半導体を用いた薄膜トランジスタ
のゲート絶縁膜を形成することを特徴とする窒化シリコ
ン膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31868791A JP3211302B2 (ja) | 1991-11-07 | 1991-11-07 | 窒化シリコン膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31868791A JP3211302B2 (ja) | 1991-11-07 | 1991-11-07 | 窒化シリコン膜 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129287A JPH05129287A (ja) | 1993-05-25 |
| JP3211302B2 true JP3211302B2 (ja) | 2001-09-25 |
Family
ID=18101899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31868791A Expired - Fee Related JP3211302B2 (ja) | 1991-11-07 | 1991-11-07 | 窒化シリコン膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211302B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1020634C2 (nl) * | 2002-05-21 | 2003-11-24 | Otb Group Bv | Werkwijze voor het passiveren van een halfgeleider substraat. |
| JP5636304B2 (ja) | 2011-02-08 | 2014-12-03 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
-
1991
- 1991-11-07 JP JP31868791A patent/JP3211302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129287A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
| Ma et al. | Fixed and trapped charges at oxide–nitride–oxide heterostructure interfaces formed by remote plasma enhanced chemical vapor deposition | |
| Kamins et al. | Hydrogenation of transistors fabricated in polycrystalline-silicon films | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| US20030155582A1 (en) | Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures | |
| JP3553337B2 (ja) | 障壁金属膜の形成方法 | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| US6258730B1 (en) | Ultra-thin gate oxide formation using an N2O plasma | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JP3245779B2 (ja) | 窒化シリコン膜の成膜方法 | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05129288A (ja) | 窒化シリコン膜 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| US6566189B2 (en) | Method for manufacturing gate in semiconductor device | |
| Chang et al. | Performance and reliability of low-temperature polysilicon TFT with a novel stack gate dielectric and stack optimization using PECVD nitrous oxide plasma | |
| JPH06314661A (ja) | 半導体薄膜の形成方法 | |
| JPS62219574A (ja) | 半導体装置 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |