JP3553337B2 - 障壁金属膜の形成方法 - Google Patents

障壁金属膜の形成方法 Download PDF

Info

Publication number
JP3553337B2
JP3553337B2 JP28093297A JP28093297A JP3553337B2 JP 3553337 B2 JP3553337 B2 JP 3553337B2 JP 28093297 A JP28093297 A JP 28093297A JP 28093297 A JP28093297 A JP 28093297A JP 3553337 B2 JP3553337 B2 JP 3553337B2
Authority
JP
Japan
Prior art keywords
barrier metal
metal film
semiconductor substrate
film
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28093297A
Other languages
English (en)
Other versions
JPH10135155A (ja
Inventor
在應 ▲呉▼
相▲忍▼ 李
昌洙 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10135155A publication Critical patent/JPH10135155A/ja
Application granted granted Critical
Publication of JP3553337B2 publication Critical patent/JP3553337B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子に用いられる金属膜の形成方法に係り、特に障壁金属膜の形成方法に関する。
【0002】
【従来の技術】
半導体素子の集積度が増加するにつれて、トランジスタのサイズは段々縮少されている。このようにトランジスタが縮少されると、ソース領域及びドレイン領域のような不純物領域の接合深さを浅く形成しなければトランジスタの電気的な特性を改善することができない。このような浅い不純物領域上に金属配線を形成して後続の熱工程を経ると、金属原子が不純物領域及びその下のシリコン基板の内部に侵入する接合スパイク(junction spiking)現象が発生して半導体素子の誤動作を誘発させる。従って、最近では金属配線及び不純物領域の間にチタン窒化膜(titanium nitride film)又はタンタル窒化膜(tantalum nitride film)のような障壁金属膜を形成することにより、金属配線内の金属原子が不純物領域及びシリコン基板に拡散する現象を抑制する方法が広く用いられている。
【0003】
一方、DRAMのような半導体記憶素子のセルキャパシターはストリッジ電極と、前記ストリッジ電極上に形成された誘電膜と、前記誘電膜上に形成されたプレート電極とから構成される。このようなセルキャパシターを備える半導体記憶素子、例えばDRAMの集積度が増加するにつれて単位セルが占める面積は段々減少し、よってセルキャパシタンスも同じく減少している。このように半導体記憶素子のセルキャパシタンスが減少すれば次のような三つの問題点が発生する。第一、セルキャパシターに格納される電荷量が減少して低電圧における動作特性が低下する。第2、セルに格納された情報を引き続き保持させるためにセルに電荷を供給するリフレッシュ(refresh)動作の周期が短くなる。第3、ソフトエラー発生率(SER)が増加する問題点がある。従って、高集積の半導体素子の電力消費量及び信頼性を向上させるためにはセルキャパシタンスを必ず増加させるべきである。
【0004】
セルキャパシタンスを増加させる方法は色々とあるが、最近では誘電定数の高い物質をキャパシターの誘電膜として用いる方法が活発に研究されつつある。このような高誘電膜としてはBST((Ba,Sr)TiO)膜及びPZT(Pb(Zr,Ti)O)膜が挙げられる。しかしながら、前記高誘電膜をキャパシターの誘電膜として用いる場合、キャパシターの電極、特にストリッジ電極の材質を選択することは非常に大事である。このようなストリッジ電極を耐酸化性に優れた白金(Pt)膜から形成する方法が最近広く用いられている。ところが、この際300℃以上の温度で白金膜は下部のシリコン基板又はシリコン膜と容易に反応してストリッジ電極の抵抗を増加させる白金シリサイド膜(PtSi)が形成されるので、白金原子がシリコン基板に拡散する現象を抑制できる障壁金属膜をストリッジ電極である白金膜とシリコン基板との間に形成することが必須的に要求される。
【0005】
前述したように、半導体素子の集積度が増加するにつれて、金属配線及びキャパシターを形成するにおいて障壁金属膜は必須的に要求される。このような障壁金属膜は不活性気体のアルゴンと窒素雰囲気でチタンターゲット又はタンタルターゲットを用いる反応性のスパッタを通じて形成する方法が広く知られている。ところが、このようなスパッタによる障壁金属膜は不良な段差塗布性を有し多結晶状態で形成される。従って、前記障壁金属膜の上部に金属配線又は金属膜を形成して後続の熱処理工程を行う時、金属原子が障壁金属膜の結晶粒界(grain boundary)を通じて容易に拡散される。結果的に、障壁金属膜の下にシリコン基板が存在する場合、金属配線又は金属膜内の金属原子と前記シリコン基板内のシリコン原子が障壁金属膜の結晶粒界を通じて相互拡散及び反応することにより金属シリサイド膜が形成され、よって金属配線又は金属膜の比抵抗が増加して障壁金属膜の機能が失われる。
【0006】
従って、最近障壁金属膜を非晶質状態に形成するために金属ソースとしてペンタジメチルアミドタンタル(Ta(N(CH)を用いてタンタル窒化膜を形成する方法が提案されている(参照文献:R.Fix et al.,Chemical Material,5,614(1993))。これによれば、アンモニア(NH)ガスを還元剤として用いてTaという障壁金属膜を形成したが、500℃の温度で形成されたタンタル窒化膜(Ta)の比抵抗が約1×10μΩ・cmの値を有するので、優れた伝導性を要求する高集積の半導体素子の障壁金属膜に不向きな問題点がある(図2(a)参照)。
【0007】
かつ、タンタル窒化膜の蒸着温度が700℃以上であるか後続の熱処理工程の温度が800℃以上である場合、タンタル窒化膜(Ta)が多結晶状態に変わってしまう(図3,図6,図7参照)。従って、詳述した従来のタンタル窒化膜をキャパシターのストリッジ電極に用いる場合、800℃以上の温度で後続の熱処理工程を行うべき半導体素子に適用し難いという問題点がある。
詳述した従来の技術によるタンタル窒化膜の諸特性を測定した結果が図1、図2(a)、図3、図6及び図7に示されており、これらに対する詳細な説明を本発明の詳細な説明で再び行うことにする。
【0008】
【発明が解決しようとする課題】
本発明は前記の問題点を解決するために案出されたものであり、高集積の半導体素子に好適な低い比抵抗を有し、900℃の後続の熱処理工程にも非晶質状態を保ち得る障壁金属膜の形成方法を提供するにその目的がある。
【0009】
【課題を解決するための手段】
前記目的を達成するために本発明の障壁金属膜の形成方法は半導体基板を洗浄する段階と、前記洗浄された半導体基板をチャンバー内に投入する段階と、前記洗浄された半導体基板が投入されたチャンバー内に還元気体の水素プラズマ及び気体状態の有機金属化合物を注入して反応させることにより、前記洗浄された半導体基板上に金属窒化膜を蒸着する段階とを含むことを特徴とする。
望ましくは、前記有機金属化合物はペンタジメチルアミドタンタル(Ta(N(CH)である。
【0010】
なお、前記水素プラズマは100W乃至500Wの電力と水素及び不活性気体の雰囲気で形成することが望ましい。
なお、前記不活性気体はアルゴン気体であることが望ましい。
なお、前記金属窒化膜を蒸着する段階は300℃乃至750℃の温度と0.5Torr乃至1.5Torrの圧力下で行うことが望ましい。
なお、前記ペンタジメチルアミドタンタル気体は50sccm乃至150sccmの流量で注入することが望ましい。
なお、前記水素及び不活性気体は30sccm乃至100sccmの流量で注入することが望ましい。
本発明によると、1×10μΩ・cm以下の比抵抗を有しながら900℃の後続の熱処理工程にも非晶質状態を保持するタンタル窒化膜を形成することができる。よって、高集積半導体素子に好適な障壁金属膜を具現することができる。
【0011】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施の形態を更に詳細に説明する。
図9に基づき本発明による障壁金属膜の形成方法を説明すると次の通りである。まず、半導体基板の表面をアセトン及びメタノール溶液のような通常の洗浄液にて洗浄して汚染物質、特に有機物を取り除く。次に、前記洗浄された半導体基板を希釈されたフッ化水素酸溶液に浸して自然酸化膜を取り除き、前記自然酸化膜の取り除かれた半導体基板の表面に残存する希釈されたフッ化水素酸溶液を脱イオン水にて取り除く。次いで、前記自然酸化膜の取り除かれた半導体基板の表面に残存する脱イオン水をスピン/ドライ工程で乾燥させることにより、半導体基板の洗浄工程を完了する(段階1)。ここで、前記半導体基板はシリコン基板の表面にトランジスタのような個別素子が完成された基板であり得る。
【0012】
引き続き、前記洗浄工程の完了した半導体基板を薄膜蒸着装備、例えばCVD装備のチャンバー内に投入する(段階3)。次に、半導体基板の温度を200℃に上昇させて半導体基板の表面の水気を取る。次いで、半導体基板の温度を700℃乃至800℃に上昇させ、チャンバー内の圧力を50mTorr乃至150mTorrに調節した後、通常の方法にて水素プラズマを形成して半導体基板の表面に形成された自然酸化膜を取り除く。次に、前記半導体基板の温度、即ち蒸着温度を300℃乃至750℃の温度に調節し、チャンバー内の圧力を0.5Torr乃至1.5Torr、最も望ましくは1Torrに調節した状態で、チャンバー内に気体状態の有機金属化合物、例えばペンタジメチルアミドタンタル(Ta(N(Ch)気体及び本発明の特徴要素として還元気体の水素プラズマを注入して反応させることにより、前記洗浄された半導体基板上に金属窒化膜、即ち障壁金属膜の役割を果たすタンタル窒化膜(TaN)を形成する(段階5)。
【0013】
ここで、前記水素プラズマはチャンバーと連結された所定のガス管内で水素を用いて予め形成させ、この際安定した水素プラズマを形成させるために不活性気体のアルゴン気体を共に用いることができる。かつ、前記水素プラズマを形成するための電力は100W乃至500W、最も望ましくは100Wである。前記水素及びアルゴン気体が混じったプラズマの流量(flow rate)及び前記有機金属化合物気体、即ちペンタジメチルアミドタンタル気体の流量はそれぞれ30sccm(standard cubic centimeter perminute)乃至100sccm及び50sccm乃至150sccmに調節することが望ましい。
【0014】
このように形成された本発明の障壁金属膜、即ちタンタル窒化膜の諸特性をアンモニア(NH)を、還元気体として用いる従来のタンタル窒化膜の特性と共に図1乃至図8に示した。ここで、述べられる蒸着温度は半導体基板の温度を表す。
図1は従来の技術及び本発明による障壁金属膜の蒸着率を蒸着温度に応じて示した図面である。ここで、参照符号a及びbで示された直線はそれぞれ本発明及び従来の技術に対する測定結果を表し、図面の横軸は蒸着温度を絶対温度に換算した値の逆数を表す。
【0015】
図1を参照すると、蒸着温度が500℃から750℃に変化するに応じて、従来の技術による障壁金属膜の蒸着率は35Å/分乃至55Å/分の範囲内で小幅に変化する反面、本発明による障壁金属膜の蒸着率は15Å/分乃至130Å/分の範囲内で大幅に変化することが分かる。すなわち、本発明による障壁金属膜の蒸着率は蒸着温度の増加に応じて蒸着率も共に増加する。従って、約600℃以上の高温で障壁金属膜を蒸着する際、本発明による蒸着率は従来の技術に比べて早いので生産性を向上させることができる。
【0016】
図2(a)及び図2(b)はそれぞれ従来の技術及び本発明による障壁金属膜の蒸着温度に応じる蒸着率及び比抵抗を共に示した図面である。ここで、障壁金属膜の蒸着率は図1で説明した結果と同一なので、これに対する説明は省略する。
図2(a)及び図2(b)を参照すると、障壁金属膜の諸特性のうち最も重要な特性のうち一つである比抵抗は、従来の技術による場合には500℃の蒸着温度で1×10μΩ・cmの高い値を有し、蒸着温度が750℃まで増加するにつれて1×10μΩ・cm乃至2×10μΩ・cm程度の低い値に減少する。一方、本発明による障壁金属膜は700℃乃至750℃の蒸着温度で形成する場合に4×10μΩ・cm乃至5×10μΩ・cmの比抵抗を有する。従って、本発明によると、従来の技術に比べて1/2に当たる低い比抵抗を得ることができる。
【0017】
図3は従来の技術によるタンタル窒化膜の結晶状態を蒸着温度に応じて測定したX線回折パターン(X−ray diffraction pattern)を示したものであり、図4は本発明によるタンタル窒化膜の結晶状態を蒸着温度に応じて測定したX線回折パターンを示したものである。
図3及び図4を参照すると、従来の技術によるタンタル窒化膜は700℃以上の蒸着温度で(111)方向に結晶化される反面、本発明のタンタル窒化膜は蒸着温度が750℃まで増加しても結晶化が行われないことが分かる。
【0018】
図5は本発明によるタンタル窒化膜の結晶状態を蒸着時間に応じて測定したX線回折パターンを示したものである。ここで、タンタル窒化膜の蒸着温度(Tsub)は700℃である。
図5を参照すると、蒸着時間を60分まで増加させてもタンタル窒化膜は非晶質状態を保つことが分かる。
【0019】
図6及び図7はそれぞれ600℃の蒸着温度及び700℃の蒸着温度で形成された従来のタンタル窒化膜に対して色々な温度で後続の熱処理工程を行った後、タンタル窒化膜の結晶状態を測定したX線回折パターンを示したものである。そして、図8は本発明により700℃の温度で蒸着されたタンタル窒化膜に対して後続の熱処理工程を行い、そのタンタル窒化膜の結晶状態を測定したX線回折パターンを示したものである。ここで、後続の熱処理工程は窒素雰囲気で30分間行い、参照符号Nで示したパターンは後続の熱処理工程を適用しなかった場合を表す。
【0020】
図6、図7及び図8を参照すると、従来のタンタル窒化膜を600℃の温度で蒸着する場合に800℃の後続の熱処理工程により(111)方向のタンタル窒化膜が生成され、従来のタンタル窒化膜を700℃の温度で蒸着する場合には後続の熱処理工程を行う前に既に(111)方向の結晶化されたタンタル窒化膜が存在することが分かる。これに対して、本発明によるタンタル窒化膜は700℃の温度で蒸着した後に900℃の後続の熱処理工程を行っても結晶粒子が形成されないことが分かる。
【0021】
【発明の効果】
以上、本発明の実施の形態によると、有機金属化合物のペンタジメチルアミドタンタル気体及び還元気体の水素プラズマを反応させて900℃の後続の熱処理工程にも非晶質状態を保ちながら1×10μΩ・cm以下の低い比抵抗を有するタンタル窒化膜を形成することができる。よって、高集積の半導体素子の金属配線はもちろん、高性能のキャパシターのストリッジ電極に好適な障壁金属膜を具現することができる。
本発明は前記実施の形態に限られず、当分野において通常の技術的思想を有する者により多くの変形が可能であることは明らかである。
【図面の簡単な説明】
【図1】従来の技術による障壁金属膜の蒸着温度と蒸着率との関係及び本発明による障壁金属膜の蒸着温度と蒸着率との関係を共に示した図面である。
【図2】(a)は従来の技術による障壁金属膜の蒸着率及び比抵抗の変化を蒸着温度に応じて示した図面であり、(b)は本発明による障壁金属膜の蒸着率及び比抵抗の変化を蒸着温度に応じて示した図面である。
【図3】従来の技術により形成された障壁金属膜の結晶状態を蒸着温度に応じて測定したX線回折パターンである。
【図4】本発明により形成された障壁金属膜の結晶状態を蒸着温度に応じて測定したX線回折パターンである。
【図5】本発明により形成された障壁金属膜の結晶状態を蒸着時間に応じて測定したX線回折パターンである。
【図6】従来の技術により600℃の蒸着温度で形成された障壁金属膜の結晶状態を後続の熱処理の温度に応じて測定したX線回折パターンである。
【図7】従来の技術により700℃の蒸着温度で形成された障壁金属膜の結晶状態を後続の熱処理の温度に応じて測定したX線回折パターンである。
【図8】本発明により700℃の蒸着温度で形成された障壁金属膜の結晶状態を後続の熱処理の温度に応じて測定したX線回折パターンである。
【図9】本発明による障壁金属膜の形成方法を説明するための工程順序図である。

Claims (6)

  1. 障壁金属膜の形成方法において、
    半導体基板を洗浄する段階と、
    前記洗浄された半導体基板をチャンバー内に投入する段階と、
    前記洗浄された半導体基板が投入されたチャンバー内に水素プラズマ及び有機金属化合物気体を注入して反応させることにより、前記洗浄された半導体基板上に金属窒化膜を蒸着する段階とを含み、
    前記金属窒化膜を蒸着する段階は600℃乃至750℃の前記半導体基板の温度と0.5Torr乃至1.5Torrの前記チャンバ圧力下で行われることを特徴とする障壁金属膜の形成方法。
  2. 前記有機金属化合物はペンタジメチルアミドタンタル(Ta(N(CH)であることを特徴とする請求項1に記載の障壁金属膜の形成方法。
  3. 前記水素プラズマは水素及び不活性気体の雰囲気で形成されることを特徴とする請求項1に記載の障壁金属膜の形成方法。
  4. 前記不活性気体はアルゴン気体であることを特徴とする請求項3に記載の障壁金属膜の形成方法。
  5. 前記ペンタジメチルアミドタンタル気体は50sccm乃至150sccmの流量で前記チャンバー内に注入することを特徴とする請求項2に記載の障壁金属膜の形成方法。
  6. 前記水素プラズマは前記チャンバーと連結された所定のガス管内で予め形成させて30sccm乃至100sccmの流量で注入することを特徴とする請求項1に記載の障壁金属膜の形成方法。
JP28093297A 1996-10-16 1997-10-14 障壁金属膜の形成方法 Expired - Fee Related JP3553337B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199646342 1996-10-16
KR1019960046342A KR100200739B1 (ko) 1996-10-16 1996-10-16 장벽금속막 형성방법

Publications (2)

Publication Number Publication Date
JPH10135155A JPH10135155A (ja) 1998-05-22
JP3553337B2 true JP3553337B2 (ja) 2004-08-11

Family

ID=19477738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28093297A Expired - Fee Related JP3553337B2 (ja) 1996-10-16 1997-10-14 障壁金属膜の形成方法

Country Status (4)

Country Link
US (1) US6013576A (ja)
JP (1) JP3553337B2 (ja)
KR (1) KR100200739B1 (ja)
TW (1) TW368681B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
JPH11150101A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法
US20010013637A1 (en) * 1999-03-05 2001-08-16 Fengyan Zhang Iridium conductive electrode/barrier structure and method for same
KR100363081B1 (ko) 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
US6528180B1 (en) 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
EP1292970B1 (en) * 2000-06-08 2011-09-28 Genitech Inc. Thin film forming method
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
JP4841844B2 (ja) * 2005-01-05 2011-12-21 三菱電機株式会社 半導体素子
JP4931173B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931169B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931174B2 (ja) 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931172B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
US8158197B2 (en) 2005-03-03 2012-04-17 Ulvac, Inc. Method for forming tantalum nitride film
JP4931170B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931171B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
WO2010005576A2 (en) 2008-07-10 2010-01-14 Radarfind Corporation Rotatable tags for automated location and monitoring of moveable objects and related systems
JP5170589B2 (ja) * 2010-12-08 2013-03-27 株式会社トリケミカル研究所 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
JP5170590B2 (ja) * 2010-12-08 2013-03-27 株式会社トリケミカル研究所 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
KR101504548B1 (ko) * 2013-04-30 2015-03-20 연세대학교 산학협력단 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자
US9853025B1 (en) * 2016-10-14 2017-12-26 International Business Machines Corporation Thin film metallic resistors formed by surface treatment of insulating layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5576071A (en) * 1994-11-08 1996-11-19 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organic precursor compounds
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
US5817175A (en) * 1995-07-25 1998-10-06 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organometallic precursor compounds
US5668054A (en) * 1996-01-11 1997-09-16 United Microelectronics Corporation Process for fabricating tantalum nitride diffusion barrier for copper matallization
US5607722A (en) * 1996-02-09 1997-03-04 Micron Technology, Inc. Process for titanium nitride deposition using five-and six-coordinate titanium complexes
US5834068A (en) * 1996-07-12 1998-11-10 Applied Materials, Inc. Wafer surface temperature control for deposition of thin films

Also Published As

Publication number Publication date
JPH10135155A (ja) 1998-05-22
TW368681B (en) 1999-09-01
KR100200739B1 (ko) 1999-06-15
KR19980027543A (ko) 1998-07-15
US6013576A (en) 2000-01-11

Similar Documents

Publication Publication Date Title
JP3553337B2 (ja) 障壁金属膜の形成方法
US7550345B2 (en) Methods of forming hafnium-containing materials
US6538271B2 (en) Semiconductor device and method of manufacturing the same
US6326316B1 (en) Method of manufacturing semiconductor devices
US6773981B1 (en) Methods of forming capacitors
JPH10303368A (ja) 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ
JPH08250665A (ja) 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法
JPH10189908A (ja) 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US20130071986A1 (en) Partial etch of dram electrode
JP4573009B2 (ja) 金属酸化物誘電体膜の気相成長方法
JPH05167008A (ja) 半導体素子の製造方法
GB2362033A (en) Method of making a capacitor including a Ta2O5 dielectric film comprising nitrifying an electrode surface and a two temperature anneal
JP2001127258A (ja) 半導体装置およびその製造方法
JP2002124649A (ja) 半導体集積回路装置およびその製造方法
JP3683764B2 (ja) メモリ素子のキャパシタ製造方法
US6743678B2 (en) Methods for manufacturing semiconductor memory devices
KR100213218B1 (ko) 강유전 커패시터의 제조방법
JP2001053250A (ja) 半導体装置およびその製造方法
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_
KR0165352B1 (ko) 강유전체막 커패시터의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees