KR100200739B1 - 장벽금속막 형성방법 - Google Patents

장벽금속막 형성방법 Download PDF

Info

Publication number
KR100200739B1
KR100200739B1 KR1019960046342A KR19960046342A KR100200739B1 KR 100200739 B1 KR100200739 B1 KR 100200739B1 KR 1019960046342 A KR1019960046342 A KR 1019960046342A KR 19960046342 A KR19960046342 A KR 19960046342A KR 100200739 B1 KR100200739 B1 KR 100200739B1
Authority
KR
South Korea
Prior art keywords
barrier metal
metal film
semiconductor substrate
film
forming
Prior art date
Application number
KR1019960046342A
Other languages
English (en)
Other versions
KR19980027543A (ko
Inventor
오재응
이상인
박창수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960046342A priority Critical patent/KR100200739B1/ko
Priority to TW086108789A priority patent/TW368681B/zh
Priority to US08/902,880 priority patent/US6013576A/en
Priority to JP28093297A priority patent/JP3553337B2/ja
Publication of KR19980027543A publication Critical patent/KR19980027543A/ko
Application granted granted Critical
Publication of KR100200739B1 publication Critical patent/KR100200739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

장벽금속막 형성방법이 개시되어 있다. 이 방법은 장벽금속막 형성방법에 있어서, 반도체기판을 세정하는 단계와, 상기 세정된 반도체기판을 챔버 내에 투입하는 단계와, 상기 세정된 반도체기판이 투입된 챔버 내에 환원 기체인 수소 플라즈마 및 기체상태의 유기금속 화합물(organometallic compound)을 주입하여 반응시킴으로써, 상기 세정된 반도체기판 상에 금속 질화막(metal nitride)을 증착하는 단계를 포함하는 것을 특징으로 한다. 이에 따라, 1×104 μΩ-cm 이하의 비저항을 가지면서 900℃의 후속 열처리 공정에도 비정질 상태를 유지하는 금속 질화막을 형성할 수 있다. 따라서, 고집적 반도체소자에 적합한 장벽금속막을 구현할 수 있다.

Description

장벽금속막 형성방법
본 발명은 반도체소자에 사용되는 금속막 형성방법에 관한 것으로, 특히 장벽금속막 형성방법에 관한 것이다.
반도체소자의 집적도가 증가함에따라 트랜지스터의 크기가 점점 축소되고 있다. 이와 같이 트랜지스터가 축소되면 소오스 영역 및 드레인 영역과 같은 불순물 영역의 접합깊이 또한 얕게 형성하여야 트랜지스터의 전기적인 특성을 개선시킬 수 있다. 이러한 얕은 불순물 영역 상에 금속 배선을 형성하고 후속 열공정을 거치면, 금속 원자들이 불순물 영역 및 그 아래의 실리콘기판 내부로 침투하는 접합 스파이킹 현상이 발생하여 반도체소자의 오동작을 유발시킨다. 따라서, 최근에 금속 배선 및 불순물 영역 사이에 타이타늄 질화막 또는 탄탈륨 질화막과 같은 장벽금속막을 형성함으로써, 금속 배선 내의 금속 원자들이 불순물 영역 및 실리콘기판으로 확산하는 현상을 억제시키는 방법이 널리 사용되고 있다.
한편, DRAM과 같은 반도체 기억소자의 셀 커패시터는 스토리지 전극, 상기 스토리지 전극 상에 형성된 유전막, 및 상기 유전막 상에 형성된 플레이트 전극으로 구성된다. 이러한 셀 커패시터를 구비하는 반도체기억소자, 예컨대 DRAM의 집적도가 증가함에따라 단위 셀이 차지하는 면적은 점점 감소하며, 이에 따라 셀 커패시턴스 역시 감소하고 있다. 이와 같이 반도체 기억소자의 셀 커패시턴스가 감소하면 다음과 같은 세 가지의 문제점이 있다. 첫째, 셀 커패시터에 저장되는 전하량이 감소하여 저전압에서의 동작특성(low-voltage operation characteristics)이 저하되고, 둘째, 셀에 저장된 정보를 계속 유지시키기 위하여 셀에 주기적으로 전하를 공급하는 리프레쉬 시간이 짧아지고, 셋째, 소프트 에러 발생률(SER; soft error rate)이 증가하는 문제점이 있다. 따라서, 고집적 반도체소자의 전력소모 및 신뢰성을 향상시키기 위해서는 셀 커패시턴스를 반드시 증가시켜야 한다. 셀 커패시턴스를 증가시키는 방법에는 여러 가지가 있으며, 최근에 유전상수가 높은 물질을 커패시터의 유전막으로 사용하는 방법에 대하여 활발히 연구되고 있다. 이러한 고유전막(high dielectric-constant film)으로는 BST((Ba,Sr)TiO3)막 및 PZT(Pb(Zr,Ti)O3)막을 들 수 있다. 그러나, 상기 고유전막을 커패시터의 유전막으로 사용할 경우 커패시터의 전극, 특히 스토리지 전극의 재질을 선택하는 일이 매우 중요하다. 이러한 스토리지 전극을 내산화성이 우수한 백금(Pt)막으로 형성하는 방법이 최근에 널리 사용되고 있다. 그러나, 이때 300℃ 이상의 온도에서 백금막은 하부의 실리콘기판 또는 실리콘막과 쉽게 반응하여 스토리지 전극의 저항을 증가시키는 백금실리사이드막(PtSix)이 형성되므로 백금 원자들이 실리콘기판으로 확산하는 현상을 억제시킬 수 있는 장벽금속막을 스토리지 전극인 백금막과 실리콘기판 사이에 형성하는 것이 필수적으로 요구된다.
상술한 바와 같이 반도체소자의 집적도가 증가함에 따라, 금속배선 및 커패시터를 형성함에 있어서 장벽금속막은 필수적으로 요구된다. 이러한 장벽금속막은 불활성 기체인 아르곤과 질소 분위기에서 타이타늄 타게트 또는 탄탈륨 타게트를 사용하는 반응성(reactive) 스퍼터링을 통하여 형성하는 방법이 널리 알려져 있다. 그러나, 이러한 스퍼터링에 의한 장벽금속막은 단차도포성이 불량하고 장벽금속막이 다결정상태로 형성된다. 따라서, 상기 장벽금속막의 상부에 금속배선 또는 금속막을 형성하고 후속열처리 공정을 실시할 때 금속원자들이 장벽금속막의 그레인 경계(grain boundary)를 통하여 쉽게 확산된다. 결과적으로, 장벽금속막의 아래에 실리콘기판이 존재할 경우 금속배선 또는 금속막 내의 금속원자들과 상기 실리콘기판 내의 실리콘원자들이 장벽금속막의 그레인 경계를 통하여 상호 확산 및 반응함으로써 금속실리사이드막이 형성되고, 이로 인하여 금속배선 또는 금속막의 비저항이 증가되어 장벽금속막의 기능이 상실된다. 따라서, 최근에 장벽금속막을 비정질 상태로 형성하기 위하여 금속 소스로 펜타 다이메틸 아미도 탄탈륨[penta dimethyl amido tantalum;Ta(N(CH3)2)5 ]를 사용하여 탄탈륨 질화막을 형성하는 방법이 제안된 바 있다[ 참조문헌; R. Fix et al., Chemical Material, 5, 614(1993)]. 이에 따르면, 암모니아(NH3) 가스를 환원제로 사용하여 Ta3N5 라는 장벽금속막을 형성하였으나, 500℃의 온도에서 형성된 탄탈륨 질화막(Ta3N5)의 비저항이 약 1×106 μΩ-cm인 값을 보이므로 우수한 전도성을 요구하는 고집적 반도체소자의 장벽금속막에 적합하지 않은 문제점이 있다(도 2a 참조). 또한, 탄탈륨 질화막의 증착온도가 700℃ 이상이거나 후속열처리 공정의 온도가 800℃ 이상일 경우 탄탈륨 질화막(Ta3T5)이 다결정 상태로 변하는 결과를 보인다(도 3a, 도 5a, 도 5b 참조). 따라서, 상술한 종래의 탄탈륨 질화막을 커패시터의 스토리지 전극에 사용할 경우 800℃ 이상의 온도에서 후속 열처리 공정을 실시하여야 하는 반도체소자에 적용하기가 어려운 문제점이 있다.
상술한 종래의 기술에 의한 탄탈륨 질화막의 여러 가지 특성을 측정한 결과가 도 1, 도 2a, 도 3a, 도 5a, 및 도 5b에 도시되었으며, 이들에 대한 자세한 설명은 본 발명의 효과 설명시 다시 하기로 한다.
따라서, 본 발명의 목적은 고집적 반도체소자에 적합한 낮은 비저항을 가지면서 900℃의 후속열처리 공정에도 비정질 상태를 유지할 수 있는 장벽금속막 형성방법을 제공하는 데 있다.
도 1은 종래기술에 따른 장벽금속막의 증착온도와 증착률과의 관계와 본 발명에 따른 장벽금속막의 증착온도와 증착률과의 관계를 함께 도시한 그래프이다.
도 2a는 종래기술에 따른 장벽금속막의 증착률 및 비저항의 변화를 증착온도에 따라 도시한 그래프이다.
도 2b는 본 발명에 따른 장벽금속막의 증착률 및 비저항의 변화를 증착온도에 따라 도시한 그래프이다.
도 3a는 종래기술에 따라 형성된 장벽금속막의 결정상태를 증착온도에 따라 측정한 엑스 선 회절 패턴이다.
도 3b는 본 발명에 따라 형성된 장벽금속막의 결정상태를 증착온도에 따라 측정한 엑스 선 회절 패턴이다.
도 4는 본 발명에 따라 형성된 장벽금속막의 결정상태를 증착 시간에 따라 측정한 엑스 선 회절 패턴이다.
도 5a는 종래기술에 따라 600℃의 증착온도에서 형성된 장벽금속막의 결정상태를 후속열처리의 온도에 따라 측정한 엑스 선 회절 패턴이다.
도 5b는 본 발명에 따라 700℃의 증착온도에서 형성된 장벽금속막의 결정상태를 후속열처리의 온도에 따라 측정한 엑스 선 회절 패턴이다.
도 6은 본 발명에 따라 700℃의 증착온도에서 형성된 장벽금속막의 결정상태를 후속열처리의 온도에 따라 측정한 엑스 선 회절 패턴이다.
상기 목적을 달성하기 위하여 본 발명의 장벽금속막 형성방법은 반도체기판을 세정하는 단계와, 상기 세정된 반도체기판을 챔버 내에 투입하는 단계와, 상기 세정된 반도체기판이 투입된 챔버 내에 환원 기체인 수소 플라즈마 및 기체상태의 유기금속 화합물(organometallic compound)을 주입하여 반응시킴으로써, 상기 세정된 반도체기판 상에 금속 질화막(metal nitride)을 증착하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 유기금속 화합물은 펜타 다이메틸 아미도 탄탈륨(Ta(N(CH3)2)5)이다.
또한, 상기 수소 플라즈마는 100 와트(watt) 내지 500 와트의 전력과 수소 및 불활성 기체 분위기에서 형성하는 것이 바람직하다.
또한, 상기 불활성 기체는 아르곤 기체인 것이 바람직하다.
또한, 상기 금속 질화막을 증착하는 단계는 300℃ 내지 750℃의 온도와 0.5 torr 내지 1.5 torr의 압력 하에서 실시하는 것이 바람직하다.
또한, 상기 펜타 다이메틸 아미도 탄탈륨 기체는 50 sccm 내지 150 sccm의 플로우 레이트(flow rate)로 주입하는 것이 바람직하다.
또한, 상기 수소 및 불활성 기체는 30 sccm 내지 100 sccm의 플로우 레이트로 주입하는 것이 바람직하다.
본 발명에 의하면, 1×104μΩ-cm 이하의 비저항을 가지면서 900℃의 후속 열처리 공정에도 비정질 상태를 유지하는 탄탈륨 질화막을 형성할 수 있다. 따라서, 고집적 반도체소자에 적합한 장벽금속막을 구현할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명에 따른 장벽금속막 형성방법을 설명하면 다음과 같다. 먼저, 반도체기판의 표면을 아세톤 및 메타놀 용액과 같은 통상의 세정액으로 세정하여 오염물질, 특히 유기물을 제거한다. 다음에, 상기 세정된 반도체기판을 희석된 불산용액(diluted HF solution)에 담구어 자연산화막을 제거하고, 상기 자연산화막이 제거된 반도체기판의 표면에 잔존하는 희석된 불산용액을 탈이온수로 제거한다. 이어서, 상기 자연산화막이 제거된 반도체기판의 표면에 잔존하는 탈이온수를 스핀/드라이 공정으로 건조시킴으로써, 반도체기판의 세정공정을 완료한다. 여기서, 상기 반도체기판은 실리콘기판 표면에 트랜지스터와 같은 개별소자(dicrete device)가 완성된 기판일 수도 있다.
계속해서, 상기 세정공정이 완료된 반도체기판을 밀폐된 챔버 내에 투입하고, 반도체기판의 온도를 200℃로 상승시키어 반도체기판 표면의 수분을 제거한다. 이어서, 반도체기판의 온도를 700℃ 내지 800℃로 상승시키고 챔버 내의 압력을 50 mTorr 내지 150 mTorr로 조절한 다음, 통상의 방법으로 수소 플라즈마를 형성하여 반도체기판의 표면에 형성된 자연산화막을 제거한다. 다음에, 상기 반도체기판의 온도, 즉 증착온도를 300℃ 내지 750℃의 온도로 조절하고, 챔버 내의 압력을 0.5 Torr 내지 1.5 Torr, 가장 바람직하게는 1 Torr로 조절한 상태에서, 챔버 내에 기체상태의 유기금속 화합물(organometallic compound), 예컨대 펜타 다이메틸 아미도 탄탈륨(Ta(N(CH3)2)5) 기체 및 본 발명의 특징요소로서 환원기체인 수소 플라즈마를 주입하여 반응시킴으로써, 상기 세정된 반도체기판 상에 금속 질화막(metal nitride), 즉 탄탈륨 질화막(TaN)을 형성한다. 여기서, 상기 수소 플라즈마는 챔버와 연결된 소정의 가스관 내에서 수소를 사용하여 미리 형성시키며, 이때 안정된 수소 플라즈마를 형성시키기 위하여 불활성 기체인 아르곤 기체를 함께 사용할 수 있다. 또한, 상기 수소 플라즈마를 형성하기 위한 전력은 100 와트(watt) 내지 500 와트, 가장 바람직하게는 100 와트이다. 상기 수소 및 아르곤 기체가 혼합된 플라즈마의 유량(flow rate) 및 상기 유기금속 화합물 기체, 즉 펜타 다이메틸 아미도 탄탈륨 기체의 유량은 각각 30 sccm(standard cubic centimeter per minute) 내지 100 sccm 및 50 sccm 내지 150 sccm으로 조절하는 것이 바람직하다.
이와 같이 형성된 본 발명의 장벽금속막, 즉 탄탈륨 질화막의 여러 가지 특성을 암모니아(NH3)를 환원 기체로 사용하는 종래의 탄탈륨 질화막의 특성과 함께 도 1 내지 도 6에 도시하였다. 여기서, 언급되어지는 증착온도는 반도체기판의 온도를 의미한다.
도 1은 종래기술 및 본 발명에 의한 장벽금속막의 증착률을 증착온도에 따라 도시한 그래프이다. 여기서, 참조부호 a 및 b로 표시한 직선은 각각 본 발명 및 종래기술에 대한 측정결과를 나타내며, 그래프의 가로축은 증착온도를 절대온도로 환산한 값의 역수를 나타낸다.
도 1을 참조하면, 증착온도가 500℃에서 750℃로 변화함에 따라 종래기술에 의한 장벽금속막의 증착률은 35Å/분 내지 55Å/분의 작은 범위 내에서 변화하는 반면에, 본 발명에 의한 장벽금속막의 증착률은 15Å/분에서 130Å/분까지 크게 변화하는 결과를 보인다. 다시 말해서, 본 발명에 의한 장벽금속막의 증착률은 증착온도의 증가에 따라 증착률도 함께 증가하는 현상을 보인다. 따라서, 약 600℃ 이상의 고온에서 장벽금속막을 증착할 때 종래기술에 비하여 본 발명에 의한 증착률이 빠르므로 생산성을 높일 수 있다.
도 2a 및 도 2b는 각각 종래기술 및 본 발명에 의한 장벽금속막의 증착온도에 따른 증착률 및 비저항을 함께 도시한 그래프들이다. 여기서, 장벽금속막의 증착률은 도 1에서 설명한 결과와 동일하므로 이에 대한 설명은 생략하기로 한다.
도 2a 및 도 2b를 참조하면, 장벽금속막의 특성중 가장 중요한 특성중의 하나인 비저항은 종래기술의 경우에 500℃의 증착온도에서 1×106 μΩ-cm의 높은 값을 보이며, 증착온도가 750℃까지 증가함에 따라 1×104μΩ-cm 내지 2×104μΩ-cm정도의 낮은 값으로 감소한다. 한편, 본 발명에 따른 장벽금속막은 700℃ 내지 750℃의 증착온도에서 형성할 경우에 4×103 μΩ-cm 내지 5×103μΩ-cm의 비저항을 보인다. 따라서, 본 발명에 의하면, 종래기술에 비하여 1/2에 해당하는 낮은 비저항을 얻을 수 있다.
도 3a는 종래기술에 의한 탄탈륨 질화막의 결정상태를 증착온도에 따라 측정한 엑스선 회절 패턴을 도시한 것이며, 도 3b는 본 발명에 의한 탄탈륨 질화막의 결정상태를 증착온도에 따라 측정한 엑스선 회절 패턴(X-ray diffraction pattern)을 도시한 것이다.
도 3a 및 도 3b를 참조하면, 종래기술의 탄탈륨 질화막은 700℃ 이상의 증착온도에서 (111) 방향의 결정화된 탄탈륨 질화막이 형성되는 데 반하여, 본 발명의 탄탈륨 질화막은 증착온도가 750℃ 까지 증가하여도 결정화가 이루어지지 않음을 볼 수 있다.
도 4는 본 발명에 의한 탄탈륨 질화막의 결정상태를 증착 시간에 따라 측정한 엑스선 회절 패턴을 도시한 것이다. 여기서, 탄탈륨 질화막의 증착온도(Tsub)는 700℃이다.
도 4를 참조하면, 증착시간을 60분까지 증가시켜도 탄탈륨 질화막은 비정질 상태를 유지함을 알 수 있다.
도 5a 및 도 5b는 각각 600℃의 증착온도 및 700℃의 증착온도에서 형성된 종래의 탄탈륨 질화막들에 대하여 여러 가지 온도에서 후속열처리 공정을 실시한 후에 탄탈륨 질화막의 결정상태를 측정한 엑스선 회절 패턴을 도시한 것이다. 그리고, 도 6은 본 발명에 의해 700℃의 온도에서 증착된 탄탈륨 질화막에 대하여 후속열처리 공정을 실시하고 그 결과물의 결정상태를 측정한 엑스선 회절 패턴을 도시한 것이다.여기서, 후속열처리 공정은 질소 분위기에서 30분동안 실시하였으며, 참조부호 N으로 표시한 패턴은 후속열처리 공정을 적용하지 않은 경우를 나타낸다.
도 5a, 도 5b, 및 도 6을 참조하면, 종래의 탄탈륨 질화막을 600℃의 온도에서 증착할 경우에 800℃의 후속열처리 공정에 의해 (111) 방향의 탄탈륨 질화막이 생성되기 시작하며, 종래의 탄탈륨 질화막을 700℃의 온도에서 증착할 경우에는 후속열처리 공정을 실시하기 전에 이미 (111) 방향의 결정화된 탄탈륨 질화막이 존재함을 알 수 있다. 이에 반하여, 본 발명에 의한 탄탈륨 질화막은 700℃의 온도에서 증착한 후에 900℃의 후속 열처리 공정을 실시할지라도 결정입자(crystalline grain)가 형성되지 않음을 알 수 있다.
본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이 본 발명의 실시예에 의하면, 유기금속 화합물인 펜타 다이메틸 아미도 탄탈륨 기체 및 환원 기체인 수소 플라즈마를 반응시키어 900℃의 후속열공정에도 비정질 상태를 유지하면서 1×104 μΩ-cm 이하의 낮은 비저항을 갖는 탄탈륨 질화막을 형성할 수 있다. 이에 따라, 고집적 반도체소자의 금속 배선은 물론, 고성능 커패시터(high performance capacitor)의 스토리지 전극에 적합한 장벽금속막을 구현할 수 있다.

Claims (7)

  1. 장벽금속막 형성방법에 있어서,
    반도체기판을 세정하는 단계;
    상기 세정된 반도체기판을 챔버 내에 투입하는 단계; 및
    상기 세정된 반도체기판이 투입된 챔버 내에 환원 기체인 수소 플라즈마 및 기체상태의 유기금속 화합물(organometallic compound)을 주입하여 반응시킴으로써, 상기 세정된 반도체기판 상에 금속 질화막(metal nitride)을 증착하는 단계를 포함하는 것을 특징으로 하는 장벽금속막 형성방법.
  2. 제1항에 있어서, 상기 유기금속 화합물은 펜타 다이메틸 아미도 탄탈륨(Ta(N(CH3)2)5)인 것을 특징으로 하는 장벽금속막 형성방법.
  3. 제1항에 있어서, 상기 수소 플라즈마는 수소 및 불활성 기체 분위기에서 형성하는 것을 특징으로 하는 장벽금속막 형성방법.
  4. 제3항에 있어서, 상기 불활성 기체는 아르곤 기체인 것을 특징으로 하는 장벽금속막 형성방법.
  5. 제1항에 있어서, 상기 금속 질화막을 증착하는 단계는 300℃ 내지 750℃의 온도와 0.5 torr 내지 1.5 torr의 압력 하에서 실시하는 것을 특징으로 하는 장벽금속막 형성방법.
  6. 제2항에 있어서, 상기 펜타 다이메틸 아미도 탄탈륨 기체는 50 sccm 내지 150 sccm의 플로우 레이트(flow rate)로 상기 챔버 내에 주입하는 것을 특징으로 하는 장벽금속막 형성방법.
  7. 제1항에 있어서, 상기 수소 플라즈마는 상기 챔버와 연결된 소정의 가스관 내에서 미리 형성시키어 30 sccm 내지 100 sccm의 플로우 레이트로 주입하는 것을 특징으로 하는 장벽금속막 형성방법.
KR1019960046342A 1996-10-16 1996-10-16 장벽금속막 형성방법 KR100200739B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960046342A KR100200739B1 (ko) 1996-10-16 1996-10-16 장벽금속막 형성방법
TW086108789A TW368681B (en) 1996-10-16 1997-06-24 Method for forming barrier metal film
US08/902,880 US6013576A (en) 1996-10-16 1997-07-30 Methods for forming an amorphous tantalum nitride film
JP28093297A JP3553337B2 (ja) 1996-10-16 1997-10-14 障壁金属膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046342A KR100200739B1 (ko) 1996-10-16 1996-10-16 장벽금속막 형성방법

Publications (2)

Publication Number Publication Date
KR19980027543A KR19980027543A (ko) 1998-07-15
KR100200739B1 true KR100200739B1 (ko) 1999-06-15

Family

ID=19477738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046342A KR100200739B1 (ko) 1996-10-16 1996-10-16 장벽금속막 형성방법

Country Status (4)

Country Link
US (1) US6013576A (ko)
JP (1) JP3553337B2 (ko)
KR (1) KR100200739B1 (ko)
TW (1) TW368681B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
JPH11150101A (ja) * 1997-11-18 1999-06-02 Nec Corp 半導体装置の製造方法
US20010013637A1 (en) * 1999-03-05 2001-08-16 Fengyan Zhang Iridium conductive electrode/barrier structure and method for same
KR100363081B1 (ko) 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
US6528180B1 (en) 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
JP3687651B2 (ja) * 2000-06-08 2005-08-24 ジニテック インク． 薄膜形成方法
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
JP4841844B2 (ja) * 2005-01-05 2011-12-21 三菱電機株式会社 半導体素子
JP4931172B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
US8158197B2 (en) 2005-03-03 2012-04-17 Ulvac, Inc. Method for forming tantalum nitride film
JP4931174B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931169B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931171B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931173B2 (ja) 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
JP4931170B2 (ja) * 2005-03-03 2012-05-16 株式会社アルバック タンタル窒化物膜の形成方法
US8410935B2 (en) * 2008-07-10 2013-04-02 Radarfind Corporation Rotatable tags for automated location and monitoring of moveable objects and related systems
JP5170589B2 (ja) * 2010-12-08 2013-03-27 株式会社トリケミカル研究所 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
JP5170590B2 (ja) * 2010-12-08 2013-03-27 株式会社トリケミカル研究所 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
KR101504548B1 (ko) * 2013-04-30 2015-03-20 연세대학교 산학협력단 하프늄나이트라이드 증착 방법 및 이를 이용한 반도체 소자
US9853025B1 (en) * 2016-10-14 2017-12-26 International Business Machines Corporation Thin film metallic resistors formed by surface treatment of insulating layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5576071A (en) * 1994-11-08 1996-11-19 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organic precursor compounds
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
US5817175A (en) * 1995-07-25 1998-10-06 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organometallic precursor compounds
US5668054A (en) * 1996-01-11 1997-09-16 United Microelectronics Corporation Process for fabricating tantalum nitride diffusion barrier for copper matallization
US5607722A (en) * 1996-02-09 1997-03-04 Micron Technology, Inc. Process for titanium nitride deposition using five-and six-coordinate titanium complexes
US5834068A (en) * 1996-07-12 1998-11-10 Applied Materials, Inc. Wafer surface temperature control for deposition of thin films

Also Published As

Publication number Publication date
US6013576A (en) 2000-01-11
KR19980027543A (ko) 1998-07-15
JP3553337B2 (ja) 2004-08-11
JPH10135155A (ja) 1998-05-22
TW368681B (en) 1999-09-01

Similar Documents

Publication Publication Date Title
KR100200739B1 (ko) 장벽금속막 형성방법
US7018933B2 (en) Method of forming a metal-insulator-metal capacitor
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR20010108994A (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100275853B1 (ko) 반도체장치 및 그 제조방법
KR100325439B1 (ko) 고ε유전 또는 강유전 코팅의 제조 방법
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001127258A (ja) 半導体装置およびその製造方法
KR100213218B1 (ko) 강유전 커패시터의 제조방법
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
KR20040000601A (ko) 반도체 장치의 캐패시터 제조방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
JP2001053250A (ja) 半導体装置およびその製造方法
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100293721B1 (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100355602B1 (ko) 반도체소자의 캐패시터 형성방법
KR100326240B1 (ko) 메모리소자의커패시터제조방법
KR100331781B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee