KR20010108994A - 반도체 메모리 소자의 캐패시터 제조방법 - Google Patents

반도체 메모리 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR20010108994A
KR20010108994A KR1020000030090A KR20000030090A KR20010108994A KR 20010108994 A KR20010108994 A KR 20010108994A KR 1020000030090 A KR1020000030090 A KR 1020000030090A KR 20000030090 A KR20000030090 A KR 20000030090A KR 20010108994 A KR20010108994 A KR 20010108994A
Authority
KR
South Korea
Prior art keywords
film
depositing
capacitor
thin film
semiconductor memory
Prior art date
Application number
KR1020000030090A
Other languages
English (en)
Other versions
KR100587048B1 (ko
Inventor
김경민
정경철
송한상
김동준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000030090A priority Critical patent/KR100587048B1/ko
Priority to JP2001162120A priority patent/JP4399845B2/ja
Priority to US09/867,658 priority patent/US6410381B2/en
Publication of KR20010108994A publication Critical patent/KR20010108994A/ko
Application granted granted Critical
Publication of KR100587048B1 publication Critical patent/KR100587048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 전하 저장 용량을 증대시키면서도 누설 전류를 방지할 수 있는 반도체 메모리 소자의 캐패시터 제조방법을 개시한다.
개시된 본 발명은 반도체 기판 상부에 캡 옥사이드막을 증착하는 단계; 상기 기판의 캐패시터 영역이 노출되도록 캡 옥사이드막을 패터닝하는 단계; 상기 패터닝된 캡 옥사이드막 상부 및 기판상에 하부전극용 루디늄막을 인-시튜 방법으로 LPCVD와 PECVD 법을 이용하여 연속 증착하는 단계; 상기 루디늄막을 화학 기계 연마한 후, 캡 옥사이드막을 제거하여 실린더 구조형의 하부전극을 형성하는 단계; 상기 하부전극 상부에 유전를이 뛰어난 비정질 TaON 박막을 증착하는 단계; 상기 비정질 TaON 박막이 열공정을 통하여 결정화하는 단계; 및 상기 결정화 된 TaON 박막 상에 상부 전극으로 금속막을 증착하는 단계를 포함하여 구성하는 것을 특징으로 한다.

Description

반도체 메모리 소자의 캐패시터 제조방법{METHOD FOR MANU FACTURING CAPA CITOR IN SEMICONDUCTOR MEMORY DIVICE}
본 발명은 반도체 메모리 소자의 캐패시터 제조방법에 관한 것으로, 보다 구체적으로 전하 저장 용량을 증대시키면서도 누설 전류를 방지할 수 있는 반도체 메모리 소자의 캐패시터 제조방법에 관한 것이다.
최근 반도체 제조 기술의 발달과 더불어, 메모리 소자의 수요가 급증하고 있다. 데이터 저장 수단으로 이용되는 커패시터는 전극의 면적과 전극간의 거리와 전극 사이에 삽입되는 유전막의 유전율에 따라 그 정전용량이 달라진다. 그런데, 반도체 장치가 고집적화됨에 따라 반도체 장치에서 커패시터 형성영역이 줄어들고 그 결과 커패시터의 전극면적이 작아져서 커패시터의 정전용량이 감소된다.
이에따라, 종래의 발명에서는 금속막 - 유전막 - 금속막(MIM)의 캐패시터 구조에서 하부전극으로 루디늄을 증착하고, 그 상부에 고유전율을 갖는 TaON막을 증착하고, 상기 유전막 상부에 금속막을 증착함으로써, TaON 커패시터의 정전용량을 극대화 하고 있다.
도 1a 내지 도 1c는 종래의 반도체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 모스 트랜지스터(1)가 구비되고 접합 영역중 어느 하나를 노출시키는 콘택홀(3)을 갖는 층간 절연막(4)상에 플러그 폴리실리콘막(5)과 배리어 금속막(6)인 Ti/TiN막을 차례로 매립한 반도체 기판(2)이 제공된다. 그런다음, 상기 반도체 기판(2) 상부에 실린더 구조형의 캐패시터를 형성하기 위하여 캡 옥사이드막(7)을 증착한다. 그리고나서, 캐패시터 영역을 한정하고, 층간절연막과 배리어 금속막이 노출되도록 상기 캡 옥사이드막(7)을 패터닝한다.
그 다음으로 도 1b를 참조하면, 반도체 메모리 소자의 캐패시터가 형성될 부분을 확대한 것으로, 상기 패터닝된 캡 옥사이드막(7a) 전면상에 하부전극용 루디늄(Ru)막(8)을 증착한다. 상기와 같은 금속막이 하부전극으로 사용될 경우, 하부 전극의 막질에 따라 누설전류의 특성이 개선된다.
상기 루디늄막(8)을 하부전극으로 증착하는 방법은 CVD(chemical vapor deposition) 방법으로 증착하는 방식과 PVD(physical vapor deposition) 방법으로증착하는 방식이 있고, 아울러, LPCVD(low prssure chemical vapor deposition) 방법과 PECVD(plasma enhanced chemical vapor deposition) 방법으로 증착하는 방식이 있다. 상기 CVD 방법으로 루디늄막을 증착하는 경우에는 그 하부층이 옥사이드막(7a)에서는 증착률이 너무 느리고 루디늄막의 표면이 불량하기 때문에 실제 공정에 적용하기는 매우 어렵고, 상기 PECVD 방법으로 루디늄막을 증착하는 경우는 막질 자체는 우수하나, 스텝 커버리지(step coverage), 즉 증착 상태가 불량하여 캐패시터의 제조방법으로는 알맞지 않다. 또한, LPCVD 방법으로 루디늄막을 증착하는 경우에는 스텝 커버리지가 우수하나, 막질 자체는 PECVD 방법으로 증착하는 경우보다 양호하지는 않다.
이에따라 종래의 발명에 있어서, PVD 방법으로 루디늄막을 증착한 후, CVD 방법으로 다시 루디늄막을 증착하여 증착률 및 루디늄막(8) 질을 개선한다.
그 다음으로 도 1c를 참조하면, 상기 하부전극용 루디늄막(8)을 화학 기계 연마한 후, 캡 옥사이드를 제거하여 실린더 구조형의 하부전극인 루디늄막(8a)을 형성하고, 상기 실린더 구조의 루디늄막(8a) 상에 유전률이 뛰어난 TaON 박막(9)을 형성하고, 상기 TaON 박막(9)상에 상부전극(10)을 형성하여 반도체 메모리 소자의캐패시터를 형성한다.
그러나 종래의 반도체 메모리 소자의 캐패시터 제조방법에는 다음과 같은 문제점이 있다.
상기 하부전극으로 루디늄막 증착시 PVD 방법으로 루디늄막을 증착한 후, CVD 방법으로 다시 루디늄막을 증착하여 증착률 및 막질을 개선할 수 있지만, 상기와 같은 방법은 인-시튜(in-situ) 방법으로 증착할 수 없어 챔버에서 챔버로의 이송중 불순물이 웨이퍼 표면에 안착되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 하부전극으로 루디늄막 증착시 PECVD 방법과 LPCVD 방법으로 연속 증착함으로써 증착률 및 루디늄의 막질을 개선시킬수 있는 TaON 박막 캐패시터를 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명의 반도체 메모리 소자의 캐패시터 제조방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호설명 *
11 : 모스 트랜지스터 12 : 반도체 기판
13 : 콘택홀 14 : 층간절연막
15 : 폴리 실리콘막 16 : 배리어 금속막
17 : 캡 옥사이드막 18 : 하부전극
18a : 실린더 구조형 하부전극 19 : 비정질 TaON 박막
19a : 결정화된 TaON 박막 20 : 상부전극
상기와 같은 목적을 달성하기 위하여, 본 발명은 반도체 기판 상부에 캡 옥사이드막을 증착하는 단계; 상기 기판의 캐패시터 영역이 노출되도록 캡 옥사이드막을 패터닝하는 단계; 상기 패터닝된 캡 옥사이드막 상부 및 기판상에 하부전극용 루디늄막을 인-시튜 방법으로 두 단계인 LPCVD와 PECVD 법을 이용하여 연속 증착하는 단계; 상기 루디늄막을 화학 기계 연마한 후, 캡 옥사이드막을 제거하여 실린더 구조형의 하부전극을 형성하는 단계; 상기 하부전극 상부에 유전를이 뛰어난 비정질 TaON 박막을 증착하는 단계; 상기 비정질 TaON 박막이 열공정을 통하여 결정화하는 단계; 및 상기 결정화 된 TaON 박막 상에 상부 전극으로 금속막을 증착하는 단계를 포함하여 구성하는 것을 특징으로 한다.
상기 루디늄막을 증착하는 방법은 LPCVD 방법으로 일부 증착시킨 다음, 연속하여 PECVD 방법으로 증착하여 원하는 두께의 루디늄막을 증착한다.
이 때, 상기 제1 단계인 LPCVD 방법으로 하부 전극인 루디늄막 증착시, 원료 물질인 트리스(2,4-octanedionato)라디늄을 기상상태로 형성하여, 실리콘 기판의 온도를 200℃ ~ 350℃로 유지하고, 반응 개스로 O2를 수십 ~ 수백 sccm의 유량 및 반응로의 압력을 수 mTorr ~ 수 Torr로 유지하여 루디늄막을 일부 증착한다.
그런다음, 상기 제2 단계인 PECVD 방법으로 루디늄막 증착시, R.F.POWER는 100 ~ 300와트로 유지하며, 상기 파워 인가시 서브 히터는 그라운드에, 샤워 헤드는 전극에 인가한다.
상기 비정질 TaON 박막은 LPCVD 방식에 의하여 형성되며, 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 170 ~ 190℃로 유지되는 기화기에서 기상상태로 만들고, 0.1 내지 1.2 Torr의 압력 및 300 내지 400℃의 온도를 유지하며, NH3 가스가 공급되는 LPCVD 챔버내에서, 10 ~ 1000sccm의 유량인 NH3 및 원료물질로부터 얻어진 Ta 화학 증기의 반응에 의하여 형성된다,
그런다음, 상기 비정질 TaON 박막을 결정화하기 전에, 상기 결과물을 캐패시터의 전기적 특성을 고려하여 후속 열공정으로 300 ~ 500℃에서 N2O 플라즈마 또는 UV/O3 처리를 수행하는 것을 추가한다.
아울러, 상기 비정질 TaON 박막은 500 ~ 650℃에서 N2 개스와 02를 이용하여RTP 공정을 수행함으로써 결정화 시키고, 상기 결정화된 TaON 박막 상부에 상부 전극으로 바람직하게 금속막인 루디늄막 또는 TiN막을 증착한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
첨부한 도면 도 2a 내지 도 2d는 본 발명의 반도체 메모리 소자의 캐패시터 제조방법에 관한 단면도이다.
먼저, 도 2a를 참조하면, 모스 트랜지스터(11)가 구비된 반도체 기판(12) 상에 모스 트랜지스터의 접합 영역중 어느 하나를 노출시키는 콘택홀(13)을 갖는 층간 절연막(14)을 형성한다. 그런다음, 상기 층간 절연막(14)의 콘택홀(13) 상에 플러그 폴리실리콘막을 증착후, 상기 폴리실리콘막의 표면을 HF용액이나 버퍼 옥사이드 식각제를 이용하여 에치백을 수행함으로써 자연산화막을 제거한다. 그리고나서, 상기 에치백된 폴리실리콘막(15) 상부에 배리어 금속막(16)인 Ti/TiN막을 증착하여 콘택홀(13)을 매립하고, 상기 층간 절연막(14)이 노출될때까지 화학기계연마 공정을 수행한 다음, 그 결과물(A) 상부에 캡 옥사이드막(17)을 증착한다.
그 다음으로 도 2b를 참조하면, 반도체 메모리 소자의 캐패시터가 형성될 부분을 확대한 것으로, 실린더형 캐패시터 예비영역을 한정하고, 상기 소정의 층간절연막(14)과 배리어 금속막(16)이 노출되도록 하는, 패터닝된 캡 옥사이드막(17a)를 형성한다..
도 2c를 참조하면, 상기 패터닝된 캡 옥사이드막(17a) 상부에 하부전극(18)용 루디늄막을 증착한다. 여기서, 상기 루디늄막 증착은 두 단계로 연속적으로 증착하는데, 제1 단계는 LPCVD 방법으로 증착하고 이어서, 제2 단계는 인-시튜로 PECVD 방법으로 증착한다. 상기 LPCVD 방법의 루디늄막 증착은 원료 물질인 트리스(2,4-octanedionato)라디늄을 기상상태로 형성하여, 실리콘 기판의 온도를 200℃ ~ 350℃로 유지하고, 반응 개스로 O2를 수십 ~ 수백 sccm의 유량 및 반응로의 압력을 수 mTorr ~ 수 Torr로 유지하여 루디늄막을 일부 증착한다. 그런다음. 연속해서 플라즈마를 이용한 PECVD 방법으로 상기 루디늄막을 인-시튜로 일부 증착한다. 이 때 R.F.POWER는 100 ~ 300와트로 유지하며, 상기 파워 인가시 서브 히터는 그라운드에, 샤워 헤드는 전극에 인가한다.
그 다음으로 도 2d를 참조하면, 상기 하부전극(18)용 루디늄막을 화학 기계 연마한 후, 캡 옥사이드막을 제거하여 실린더 구조형의 하부전극(18a)을 형성한다. 상기 실린더 구조의 하부전극(18a) 상부에 유전률이 뛰어난 비정질 TaON 박막(19)을 형성한다. 상기 비정질 TaON 박막(19)은 화학기상 증착방식 예를들어, LPCVD 방식에 의하여 형성되는데, 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 170 ~ 190℃로 유지되는 기화기에서 기상상태로 만들고, 0.1 내지 1.2 Torr의 압력 및 300 내지 400℃의 온도를 유지하며, NH3 가스가 공급되는 LPCVD 챔버내에서, 10 ~ 1000sccm 유량의 NH3 및 원료물질로부터 얻어진 Ta 화학 증기의 반응에 의하여 형성된다. 그런다음, 캐패시터의 전기적 특성을 고려하여 후속 열공정으로 300 ~ 500℃에서 N2O 플라즈마 또는 UV/O3 처리를 진행한다.
도 2e를 참조하면, 상기 비정질 TaON 박막(19)을 500 ~ 650℃에서 N2 개스와02를 이용하여 RTP 공정을 수행하여 결정화된 TaON 박막(19a)를 형성한다. 아울러, 상기 TaON 박막(19a) 상부에 상부 전극(20)으로 바람직하게 금속막인 루디늄 또는 TiN막을 증착한다.
이상에서 자세히 설명한 바와같이, 상기 하부전극으로 루디늄막 증착시 두 단계 방법 즉, 제1 단계인 LPCVD 방법으로 루디늄을 증착하는 방식과 연속해서 제2 단계인 플라즈마를 이용한 PECVD 방법으로 루디늄을 증착하는 방식으로 공정을 진행하는데, IN-SITU 방식으로 진행한다.
이에따라, 루디늄막 증착시 증착률을 증가시킬 수 있으며, 루디늄막 질을 개선시키므로 TaON 캐패시터의 높은 정전 용량과 낮은 누설전류를 동시에 확보하는 효과가 있다.

Claims (8)

  1. 반도체 기판 상부에 캡 옥사이드막을 증착하는 단계;
    상기 기판의 캐패시터 영역이 노출되도록 캡 옥사이드막을 패터닝하는 단계;
    상기 패터닝된 캡 옥사이드막 상부 및 기판상에 하부전극용 루디늄막을 인시-튜 방법으로 LPCVD와 PECVD 법을 이용하여 연속 증착하는 단계;
    상기 루디늄막을 화학 기계 연마한 후, 캡 옥사이드막을 제거하여 실린더 구조형의 하부전극을 형성하는 단계;
    상기 하부전극 상부에 유전를이 뛰어난 비정질 TaON 박막을 증착하는 단계;
    상기 비정질 TaON 박막이 열공정을 통하여 결정화하는 단계; 및
    상기 결정화 된 TaON 박막 상에 상부 전극으로 금속막을 증착하는 단계를 포함하여 구성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  2. 제 1항에 있어서, 상기 루디늄막을 증착하는 방법은 LPCVD 방법으로 일부 증착시킨 다음, 연속하여 PECVD 방법으로 증착하여 원하는 두께의 루디늄을 증착하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  3. 제 2항에 있어서, 상기 제1 단계인 LPCVD 방법으로 하부 전극인 루디늄막 증착시, 원료 물질인 트리스(2,4-octanedionato)라디늄을 기상상태로 형성하여, 실리콘 기판의 온도를 200℃ ~ 350℃로 유지하고, 반응 개스로 O2를 수십 ~ 수백 sccm의 유량 및 반응로의 압력을 수 mTorr ~ 수 Torr로 유지하여 루디늄막을 일부 증착하는것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  4. 제 3항에 있어서, 상기 제2 단계인 PECVD 방법으로, 루디늄막 증착시 R.F.POWER는 100 ~ 300와트로 유지하며, 상기 파워 인가시 서브 히터는 그라운드에, 샤워 헤드는 전극에 인가하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  5. 제 1항에 있어서, 상기 비정질 TaON 박막은 LPCVD 방식에 의하여 형성되며, 원료 물질인 탄탈륨 에칠레이트(Ta(OC2H5)5)를 170 ~ 190℃로 유지되는 기화기에서 기상상태로 만들고, 0.1 내지 1.2 Torr의 압력 및 300 내지 400℃의 온도를 유지하며, NH3 가스가 공급되는 LPCVD 챔버내에서, 10 ~ 1000sccm 유량의 NH3 및 원료물질로부터 얻어진 Ta 화학 증기의 반응에 의하여 형성되는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  6. 제 1항에 있어서, 상기 비정질 TaON 박막을 결정화하기 전에, 상기 결과물을 캐패시터의 전기적 특성을 고려하여 후속 열공정으로 300 ~ 500℃에서 N2O 플라즈마 또는 UV/O3 처리를 추가하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  7. 제 1항에 있어서, 상기 비정질 TaON 박막의 결정화를 위해 500 ~ 650℃에서 N2 개스와 02를 이용하여 RTP 공정을 수행하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
  8. 제 1항에 있어서, 상기 결정화된 TaON 박막 상부에 상부 전극으로 바람직하게 금속막인 루디늄막 또는 TiN막을 증착하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.
KR1020000030090A 2000-06-01 2000-06-01 반도체 메모리 소자의 캐패시터 제조방법 KR100587048B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000030090A KR100587048B1 (ko) 2000-06-01 2000-06-01 반도체 메모리 소자의 캐패시터 제조방법
JP2001162120A JP4399845B2 (ja) 2000-06-01 2001-05-30 半導体素子のキャパシタ製造方法
US09/867,658 US6410381B2 (en) 2000-06-01 2001-05-31 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000030090A KR100587048B1 (ko) 2000-06-01 2000-06-01 반도체 메모리 소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20010108994A true KR20010108994A (ko) 2001-12-08
KR100587048B1 KR100587048B1 (ko) 2006-06-07

Family

ID=19671014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030090A KR100587048B1 (ko) 2000-06-01 2000-06-01 반도체 메모리 소자의 캐패시터 제조방법

Country Status (3)

Country Link
US (1) US6410381B2 (ko)
JP (1) JP4399845B2 (ko)
KR (1) KR100587048B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408725B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100418580B1 (ko) * 2001-06-12 2004-02-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100440073B1 (ko) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100450470B1 (ko) * 2001-12-20 2004-10-01 주성엔지니어링(주) 플라즈마 도움을 받는 Ｒｕ 박막형성방법
KR100464938B1 (ko) * 2000-12-22 2005-01-05 주식회사 하이닉스반도체 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587047B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100618682B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100417859B1 (ko) * 2001-09-13 2004-02-05 주식회사 하이닉스반도체 캐패시터 형성방법
KR100417860B1 (ko) * 2001-09-13 2004-02-05 주식회사 하이닉스반도체 캐패시터 형성방법
KR100478480B1 (ko) * 2002-07-30 2005-03-28 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR100668957B1 (ko) * 2003-12-31 2007-01-12 동부일렉트로닉스 주식회사 엠아이엠 캐패시터 제조 방법
KR100669655B1 (ko) * 2003-12-31 2007-01-15 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조방법
KR20050070939A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 캐패시터 및 그 제조방법
KR100613281B1 (ko) * 2004-06-07 2006-08-22 동부일렉트로닉스 주식회사 박막 커패시터의 제조 방법
US8319313B1 (en) 2004-10-26 2012-11-27 Marvell Israel (M.I.S.L) Ltd. Circuits, systems, and methods for reducing effects of cross talk in I/O lines and wire bonds
US7456655B1 (en) 2005-05-16 2008-11-25 Marvell Israel (Misl) Ltd. System and process for overcoming wire-bond originated cross-talk
US9306162B2 (en) * 2014-01-04 2016-04-05 Sony Corporation Interfacial cap for electrode contacts in memory cell arrays
KR102253595B1 (ko) * 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840897A (en) * 1990-07-06 1998-11-24 Advanced Technology Materials, Inc. Metal complex source reagents for chemical vapor deposition
JP3319138B2 (ja) * 1994-03-17 2002-08-26 ソニー株式会社 タンタルを含む高誘電体膜の形成方法
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
JP2802262B2 (ja) * 1995-06-26 1998-09-24 現代電子産業株式会社 半導体素子のキャパシター製造方法
KR100330572B1 (ko) * 1995-06-30 2002-11-23 주식회사 하이닉스반도체 반도체소자의캐패시터형성방법
KR0159013B1 (ko) * 1995-06-26 1998-12-01 김주용 반도체소자의 캐패시터 형성방법
KR970030818A (ko) * 1995-11-06 1997-06-26 김주용 반도체 소자의 캐패시터 제조방법
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
JPH1174487A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置及びその製造方法
JP3112073B2 (ja) * 1997-11-13 2000-11-27 日本電気株式会社 半導体装置の製造方法
JPH11354751A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置，半導体装置の製造方法および半導体製造装置
JP2000058529A (ja) * 1998-08-12 2000-02-25 Hitachi Electron Eng Co Ltd 化学気相成長装置及び半導体デバイスの製造方法
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100415516B1 (ko) * 2000-06-28 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100414948B1 (ko) * 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464938B1 (ko) * 2000-12-22 2005-01-05 주식회사 하이닉스반도체 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
KR100418580B1 (ko) * 2001-06-12 2004-02-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100408725B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100440073B1 (ko) * 2001-12-10 2004-07-14 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100450470B1 (ko) * 2001-12-20 2004-10-01 주성엔지니어링(주) 플라즈마 도움을 받는 Ｒｕ 박막형성방법

Also Published As

Publication number Publication date
US20020016045A1 (en) 2002-02-07
JP4399845B2 (ja) 2010-01-20
US6410381B2 (en) 2002-06-25
KR100587048B1 (ko) 2006-06-07
JP2002057224A (ja) 2002-02-22

Similar Documents

Publication Publication Date Title
KR100587048B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
US6767806B2 (en) Method of forming a patterned substantially crystalline ta2o5 comprising material, and method of forming a capacitor having a capacitor dielectric region comprising substantially crystalline ta2o5 comprising material
JP2002222933A (ja) 半導体装置およびその製造方法
KR100639200B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100415516B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100583157B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6495414B2 (en) Method for manufacturing capacitor in semiconductor device
KR100379528B1 (ko) 커패시터 및 그의 제조방법
KR100353540B1 (ko) 반도체 소자의 캐패시터 제조방법
US6762090B2 (en) Method for fabricating a capacitor
KR100494124B1 (ko) 엠아이엠 구조 캐패시터 형성방법
KR100345065B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100380269B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100587047B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100297100B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
TW425705B (en) Manufacturing method of capacitor structure
KR20040020241A (ko) 반도체 소자의 캐패시터 형성방법
KR20010008412A (ko) 반도체장치의 커패시터 제조방법
KR20060039651A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee