KR100415516B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100415516B1
KR100415516B1 KR10-2000-0036053A KR20000036053A KR100415516B1 KR 100415516 B1 KR100415516 B1 KR 100415516B1 KR 20000036053 A KR20000036053 A KR 20000036053A KR 100415516 B1 KR100415516 B1 KR 100415516B1
Authority
KR
South Korea
Prior art keywords
oxide film
tantalum oxide
film
capacitor
semiconductor device
Prior art date
Application number
KR10-2000-0036053A
Other languages
English (en)
Other versions
KR20020001378A (ko
Inventor
김경민
송한상
김동준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0036053A priority Critical patent/KR100415516B1/ko
Priority to US09/852,602 priority patent/US6326259B1/en
Publication of KR20020001378A publication Critical patent/KR20020001378A/ko
Application granted granted Critical
Publication of KR100415516B1 publication Critical patent/KR100415516B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 상부 전극과 하부 전극으로 금속을 사용하고 유전체막으로 티타늄이 첨가된 탄탈륨 산화막과 비정질 탄탈륨 산화막의 이중 구조로 형성함으로써 충분한 정전 용량을 확보함과 동시에 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 제시된다.

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 상부 전극과 하부 전극으로 금속을 사용하고 유전체막으로 티타늄이 첨가된 탄탈륨 산화막과 비정질 탄탈륨 산화막의 이중 구조로 형성하여 충분한 정전 용량을 확보함과 동시에 전기적 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 안정된 소자 동작을 위해 필요한 셀당 캐패시턴스는 변화가 없지만, 캐패시터 셀 사이즈는 점점 줄어들고 있는 추세이다. 현재 개발중인 탄탈륨 산화막(Ta2O5)을 유전체막으로 사용하고 폴리실리콘막을 하부 전극으로 사용하는 캐패시터로는 충분한 캐패시턴스을 확보할 수 없다.
이를 해결하기 위해 하부 전극을 금속층으로 형성하여 유효 두께를 낮추면서 정전 용량을 확보하거나, 또는 탄탈륨 산화막(ε=25)보다 유전 상수가 높은 물질을 사용해야 한다.
본 발명의 목적은 고집적화에 따른 유효 두께를 낮추면서 캐패시턴스를 충분히 확보할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 누설 전류 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 캐패시터 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 플러그 및 확산 방지막을 형성하는 단계와, 전체 구조 상부에 Ru막을 증착한 후 패터닝하여 하부 전극을 형성하는 단계와, 전체 구조 상부에 티타늄이 첨가된 탄탈륨 산화막을 형성한 후 열처리 공정을 실시하는 단계와, 상기 티타늄이 첨가된 탄탈륨 산화막 상부에 비정질 탄탈륨 산화막을 형성하는 단계와, 전체 구조 상부에 금속층을 증착하여 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 및 도 1(b)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 층간 절연막
13 : 플러그 14 : 확산 방지막
15 : 산화막 16 : Ru막
17 : Ti가 첨가된 탄탄륨 산화막
18 : 탄탈륨 산화막 19 : 상부 전극
본 발명에서는 상부 전극과 하부 전극 물질로 금속을 사용하고, 유전체막으로 티타늄이 첨가된 탄탈륨 산화막과 비정질 탄탈륨 산화막을 형성한다. 티타늄이 첨가된 탄탈륨 산화막에 의해 충분한 캐패시턴스를 확보할 수 있고, 비정질 탄탈륨 산화막에 의해 전기적 특성을 개선시킬 수 있다.
비정질 탄탈륨 산화막은 결정화된 탄탈륨 산화막보다 누설 전류 특성이 우수하지만 유효 두께를 증가시킨다. 반면에 결정화된 탄탈륨 산화막은 누설 전류 특성은 비정질 탄탈륨 산화막보다는 양호하지 않지만 유효 두께를 감소시킨다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 및 도 1(b)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 실린더형 캐패시터 형성 방법을 예를들어 설명한다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(12)을 형성한다. 층간 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 콘택홀을 형성한다. 콘택홀이 매립되도록 전체 구조 상부에 폴리실리콘막을 형성한다. 폴리실리콘막을 전면 과도 식각하여 콘택홀 상부가 소정 깊이로 잔류되는 플러그(13)를 형성한다. 콘택홀 내부의 플러그(13) 상부에 확산 방지막(14)으로 Ti/TiN막을 형성한다. 전체 구조 상부에 산화막(15)을 형성한 후 확산 방지막(14)이 산화막(15)의 소정 영역을 식각하여 확산 방지막(14)을 노출시킨다. 전체 구조 상부에 하부 전극으로 Ru막(16)을 형성한다. Ru막(16)은 트리스(2,4-옥타네디오나토)루테늄(tris(2,4-octanedionato)ruthenium)을 기상 상태로 만든 후 0.1∼10Torr의 압력을 유지하는 반응로에 유입하여 증착한다. 이때, 반응 가스로는 산소 및 NH3를 5∼1000sccm 정도 유입하여 사용하고, 반응로내의 웨이퍼를 200∼350℃로 가열시킨다. Ru막(16)은 100∼500Å의 두께로 형성한다.
도 1(b)를 참조하면, Ru막(16)을 연마한 후 산화막(15)을 제거한다. 전체 구조 상부에 Ti가 첨가된 탄탈륨 산화막(17)을 형성한다. 후속 열처리 공정을 실시한 후 탄탈륨 산화막(18)을 형성한다. 탄탈륨 산화막(18)은 열처리 공정을 실시하지 않아 비정질(amorphous) 상태를 유지하도록 한다. 전체 구조 상부에 TiN막 또는 Ru막을 형성하여 상부 전극을 형성한다. Ti가 첨가된 탄탈륨 산화막(17)을 형성하기 위해서는 탄탈륨 에칠레이트(Ta(OC2H5)5)를 170∼190℃ 정도의 온도를 유지하는 기화기에서 기상 상태로 만든 후 반응 가스로 산소가 10∼1000sccm 정도 유입되고, Ti가 1∼200sccm 유입된 반응로에 유입시켜 형성한다. 이때, 반응로는 0.1∼1.2Torr의 압력을 유지하고, 반응로내의 웨이퍼를 300∼400℃로 가열시킨다. 후속 열처리 공정은 2단계로 실시하는데, 300∼500℃에서 N2O 플라즈마 또는 UV/O3처리를 실시하고, 500∼700℃의 온도에서 N2가스와 O2가스를 이용하여 급속 열처리 또는 반응로 열처리 공정을 실시한다. 탄탈륨 산화막(18)은 탄탈륨 에칠레이트를 170∼190℃ 정도의 온도를 유지하는 기화기에서 기상 상태로 만든 후 반응 가스로 산소가 10∼1000sccm 정도 유입되고, 웨이퍼를 300∼400℃로 가열시키며, 0.1∼1.2Torr의 압력을 유지하는 반응로에 유입하여 형성한다.
상술한 바와 같이 본 발명에 의하면 상부 전극과 하부 전극으로 금속을 사용하고 유전체막으로 티타늄이 첨가된 탄탈륨 산화막과 비정질 탄탈륨 산화막의 이중 구조로 형성하여 캐패시터를 제조함으로써 충분한 정전 용량을 확보함과 동시에 전기적 특성을 향상시킬 수 있다.

Claims (11)

  1. 소정의 구조가 형성된 반도체 기판 상부에 플러그 및 확산 방지막을 형성하는 단계와,
    전체 구조 상부에 Ru막을 증착한 후 패터닝하여 하부 전극을 형성하는 단계와,
    전체 구조 상부에 티타늄이 첨가된 탄탈륨 산화막을 형성하는 단계와,
    열처리 공정을 실시하는 단계와,
    상기 티타늄이 첨가된 탄탈륨 산화막 상부에 비정질 탄탈륨 산화막을 형성하는 단계와,
    전체 구조 상부에 금속층을 증착하여 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서, 상기 Ru막은 트리스(2,4-옥타네디오나토)루테늄을 기상 상태로 만든 후 0.1 내지 10Torr의 압력을 유지하고 웨이퍼를 200 내지 350℃로 가열시키는 반응로에 유입하여 100∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 2 항에 있어서, 상기 Ru막을 형성하기 위한 반응 가스로 산소 및 NH3를 5 내지 1000sccm 유입하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1 항에 있어서, 상기 티타늄이 첨가된 탄탈륨 산화막은 탄탈륨 에칠레이트(Ta(OC2H5)5)를 기상 상태로 만든 후 산소 및 티타늄이 유입되고 웨이퍼를 웨이퍼를 300 내지 400℃로 가열시키는 반응로에 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 4 항에 있어서, 상기 반응로는 0.1 내지 1.2Torr의 압력을 유지하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 제 4 항에 있어서, 상기 산소는 10 내지 1000sccm 유입하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 4 항에 있어서, 상기 티타늄은 1 내지 200sccm 유입하는 것을 특징으로하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 1 항에 있어서, 상기 열처리 공정은 300 내지 500℃의 온도에서 N2O 플라즈마 또는 UV/O3처리를 실시하는 단계와,
    500 내지 700℃의 온도에서 N2가스와 O2가스를 이용하여 급속 열처리 또는 반응로 열처리 공정을 실시하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 1 항에 있어서, 상기 비정질 탄탈륨 산화막은 탄탈륨 에칠레이트를 기상 상태로 만든 후 산소가 10 내지 1000sccm 정도 유입되고, 웨이퍼를 300 내지 400℃로 가열시키는 반응로에서 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 9 항에 있어서, 상기 반응로는 0.1 내지 1.2Torr의 압력을 유지하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 제 1 항에 있어서, 상기 상부 전극은 Ru막 또는 TiN막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR10-2000-0036053A 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법 KR100415516B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0036053A KR100415516B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법
US09/852,602 US6326259B1 (en) 2000-06-28 2001-05-10 Method of manufacturing a capacitor in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0036053A KR100415516B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020001378A KR20020001378A (ko) 2002-01-09
KR100415516B1 true KR100415516B1 (ko) 2004-01-31

Family

ID=19674493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0036053A KR100415516B1 (ko) 2000-06-28 2000-06-28 반도체 소자의 캐패시터 제조 방법

Country Status (2)

Country Link
US (1) US6326259B1 (ko)
KR (1) KR100415516B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587048B1 (ko) * 2000-06-01 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100414948B1 (ko) * 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100417855B1 (ko) * 2001-04-30 2004-02-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR100438781B1 (ko) * 2001-12-05 2004-07-05 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조방법
KR20030056842A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법
KR100445067B1 (ko) * 2001-12-31 2004-08-21 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100455287B1 (ko) * 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
KR100475077B1 (ko) * 2002-05-31 2005-03-10 삼성전자주식회사 캐패시터의 유전막 형성방법
KR100480622B1 (ko) * 2002-10-16 2005-03-31 삼성전자주식회사 유전 특성 및 누설 전류 특성이 개선된 유전막을 갖는반도체 메모리 소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060743A (ko) * 1996-12-31 1998-10-07 김광호 반도체장치의 커패시터 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
TW366593B (en) * 1997-06-28 1999-08-11 United Microelectronics Corp Manufacturing method of DRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060743A (ko) * 1996-12-31 1998-10-07 김광호 반도체장치의 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR20020001378A (ko) 2002-01-09
US20020001858A1 (en) 2002-01-03
US6326259B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
KR100587048B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100415516B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100414948B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100297100B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100326237B1 (ko) 오존가스를이용한탄탈륨산화막형성방법및그를이용한반도체소자의캐패시터형성방법
KR100646921B1 (ko) 커패시터 제조 방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100440777B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100680463B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100268782B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100587047B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100673187B1 (ko) 커패시터 제조 방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100474592B1 (ko) 캐패시터 형성 방법
KR20020011229A (ko) 커패시터 제조 방법
KR100618682B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100380269B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020050520A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee