KR100382610B1 - 고집적 디램용 셀 커패시터의 제조방법 - Google Patents

고집적 디램용 셀 커패시터의 제조방법 Download PDF

Info

Publication number
KR100382610B1
KR100382610B1 KR10-2000-0078666A KR20000078666A KR100382610B1 KR 100382610 B1 KR100382610 B1 KR 100382610B1 KR 20000078666 A KR20000078666 A KR 20000078666A KR 100382610 B1 KR100382610 B1 KR 100382610B1
Authority
KR
South Korea
Prior art keywords
annealing process
range
dielectric film
temperature
semiconductor substrate
Prior art date
Application number
KR10-2000-0078666A
Other languages
English (en)
Other versions
KR20020049487A (ko
Inventor
안병권
박철환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0078666A priority Critical patent/KR100382610B1/ko
Publication of KR20020049487A publication Critical patent/KR20020049487A/ko
Application granted granted Critical
Publication of KR100382610B1 publication Critical patent/KR100382610B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고집적 디램용 셀 커패시터의 제조방법에 관한 것으로, 특히 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 알루미늄 옥사이드와 TiON 이중막 구조를 형성함으로서, 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보하면서, TiON의 고유전 특성을 이용하여 높은 정전 용량을 동시에 확보할 수 있는 것을 특징으로 하여 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

고집적 디램용 셀 커패시터의 제조방법{Method for forming of capacitor the cell used high-integrated DRAM}
본 발명은 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 알루미늄 옥사이드(Al2O3)와 TiON 이중막 구조를 형성함으로서, 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보하면서, TiON의 고유전 특성을 이용하여 높은 정전 용량을 동시에 확보할 수 있는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법에 관한 것이다.
최근 반도체 집접회로 공정 기술이 발달함에 따라 반도체 기판 상에 제조되는 소자의 최소 선폭 길이는 더욱 미세화되고, 단위 면적당 집적도는 증가하고 있다. 한편, 메모리 셀의 집적도가 증가함에 따라서 전하 저장용 셀 커패시터가 점유할 수 있는 공간은 더욱 좁아지게 되므로, 단위 면적당 정전 용량이 증대된 셀 커패시터의 개발이 필수적이다.
일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다.
종래에는 반도체 소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화 될 것을 요구되어지고 있으나 전하를 저장하는데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화 시키는데 어려움이 표출되었다.
그래서, 상기 문제점을 해결하기 위해 커패시터의 전하를 증가시키기 위해 TiON와 같은 유전상수가 큰 물질을 사용하였으나 후속공정 진행시 누설전류가 높은 문제점이 발생되었다.
또한, 상기 낮은 누설전류를 확보하기 위해 알루미늄 옥사이드를 사용하였을 경우에는 계면 특성 및 누설전류 특성은 우수하나 정전용량이 낮은 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 알루미늄 옥사이드와 TiON 이중막 구조를 형성함으로서, 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보하면서, TiON의 고유전 특성을 이용하여 높은 정전 용량을 동시에 확보할 수 있도록 하는 것이 목적이다.
도 1a 내지 도 1d는 본 발명에 따른 고집적 디램용 셀 커패시터의 제조방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 제 1 유전체막
120 : N2O 플라즈마 130 : 제 2 유전체막
140 : TiN 막 150 : 폴리실리콘막
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지는 반도체 기판 상에 알루미늄 옥사이드(Al2O3)를 증착하여 제 1 유전체막을 형성하는 단계와, 상기 제 1 유전체막이 형성된 결과물 전체에 플라즈마 어닐 공정을 진행한 후 질소 분위기에서 어닐 공정을 진행하는 단계와, 상기 질소 분위깅서 어닐 공정이 진행된 제 1 유전체막 전면에 티타늄옥시나이트라이드(TiON)을 증착하여 제 2 유전체막을 형성하는 단계와, 상기 제 2 유전체막이 형성된 결과물 전체에 빠른 열 어닐 공정과 퍼니스 배큠 어닐링 공정을 진행하는 단계와, 상기 퍼니스 배큠 어닐링 공정이 진행된 제 2 유전체막 상부에 티타늄질화막과 폴리실리콘막을 순차적으로 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 1a 내지 도 1d는 본 발명에 따른 고집적 디램용 셀 커패시터의 제조방법을 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 소정의 하부구조를 가지는 반도체 기판(100) 상에 알루미늄 옥사이드를 이용하여 제 1 유전체막(110)을 증착한다.
이때, 상기 제 1 유전체막(110)은 200∼450℃ 범위의 온도로 가열된 반도체 기판(100) 상에 (CH3)3Al 가스와 수증기를 이용하여 0.1∼1Torr 범위의 압력을 갖는 챔버에서 증착한다.
그리고, 도 1b에 도시된 바와 같이, 상기 결과물 상에 300∼400℃ 범위의 온도에서 N2O 플라즈마 어닐 공정을 진행하여 알루미늄 옥사이드(110) 내의 탄소 및 불순물을 제거한 후, 600∼650℃ 범위의 온도로 10∼30분 정도 질소 분위기에서 어닐(Anneal) 공정을 진행하여 알루미늄 옥사이드막(110)을 결정화 시킨다.
이어서, 도 1c에 도시된 바와 같이, 상기 결과물 상에 TiON를 이용하여 플라즈마 화학기상증착법(PECVD)(120)으로 제 2 유전체막(130)을 증착한 후, NH3가스를 이용하여 빠른 열 어닐(RTA : Rapid Thermal Anneal) 공정과 퍼니스 배큠 어닐(furnace vaccum anneal) 공정을 실시한다.
이때, 상기 제 2 유전체막(130)은 300∼500℃ 범위의 온도로 가열된 반도체 기판 상에 TiCl4소스를 170∼190℃ 범위의 온도로 유지하여 10∼500 Watt 범위의 전력과 0.1∼1.2 Torr 범위의 압력을 갖는 챔버에서 증착한다.
또한, 상기 플라즈마 화학기상증착법(120) 이용시 반응 가스인 NH3의 양은10∼500sccm 정도로 한다.
그리고, 상기 빠른 열 어닐 공정시 NH3가스의 양을 1∼10slm 정도로 하여 700∼850℃ 범위의 온도로 60∼180sec 정도 진행하여 TiON막(130) 내의 나이트라이드(nitride) 함량을 증가시키며, 퍼니스 배큠 어닐 공정 시에는 600∼850℃ 범위의 온도로 5∼60min 정도 진행하여 TiON막(130) 내의 탄소의 제거 및 증가된 나이트라이드 함량을 유지한다.
계속하여, 도 1d에 도시된 바와 같이, 상기 결과물 상에 상부전극으로 티타늄 질화막(140)과 폴리실리콘막(150)을 순차적으로 증착한다.
따라서, 상기한 바와 같이, 본 발명에 따른 고집적 디램용 셀 커패시터의 제조방법을 이용하게 되면, 소정의 하부구조를 가지고 있는 반도체 기판 상에 유전체막으로 알루미늄 옥사이드와 TiON 이중막 구조를 형성함으로서, 알루미늄 옥사이드의 계면 특성 및 우수한 누설전류 특성을 확보하면서, TiON의 고유전 특성을 이용하여 높은 정전 용량을 동시에 확보할 수 있도록 하는 매우 유용하고 효과적인 발명이다.

Claims (10)

  1. 소정의 하부구조를 가지는 반도체 기판 상에 알루미늄 옥사이드(Al2O3)를 증착하여 제 1 유전체막을 형성하는 단계와;
    상기 제 1 유전체막이 형성된 결과물 전체에 플라즈마 어닐 공정을 진행한 후 질소 분위기에서 어닐 공정을 진행하는 단계와;
    상기 질소 분위깅서 어닐 공정이 진행된 제 1 유전체막 전면에 티타늄옥시나이트라이드(TiON)을 증착하여 제 2 유전체막을 형성하는 단계와;
    상기 제 2 유전체막이 형성된 결과물 전체에 빠른 열 어닐 공정과 퍼니스 배큠 어닐링 공정을 진행하는 단계와;
    상기 퍼니스 배큠 어닐링 공정이 진행된 제 2 유전체막 상부에 티타늄질화막과 폴리실리콘막을 순차적으로 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 제 1 유전체막은 200∼450℃ 범위의 온도로 가열된 반도체 기판 상에 (CH3)3Al 가스와 수증기를 이용하여 0.1∼1Torr 범위의 압력을 갖는 챔버에서 증착하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  4. 제 1항에 있어서, 상기 플라즈마 어닐 공정 시 300∼400℃ 범위의 온도에서 N2O 플라즈마를 이용하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  5. 제 1항에 있어서, 상기 어닐 공정시 600∼650℃ 범위의 온도로 10∼30분 정도 질소 분위기에서 진행하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  6. 삭제
  7. 제 1항에 있어서, 상기 제 2 유전체막은 0.1∼1.2torr 범위의 압력에서 반도체 기판의 온도를 300∼500℃ 범위로 유지하며, 10∼500 Watt 범위의 전력을 공급하여 증착하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  8. 제 1항 또는 제 7항에 있어서, 상기 제 2 유전체막 증착 시 NH3가스의 양은 10∼500sccm 정도로 하며, TiCl4의 양은 0.001∼2cc 정도로 하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  9. 제 1항에 있어서, 상기 빠른 열 어닐 공정시 NH3가스의 양을 1∼10slm 정도로 하여 700∼850℃ 범위의 온도로 60∼180sec 정도 진행하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
  10. 제 1항에 있어서, 상기 퍼니스 배큠 어닐링 공정 시에는 600∼850℃ 범위의 온도로 5∼60min 정도 진행하는 것을 특징으로 하는 고집적 디램용 셀 커패시터의 제조방법.
KR10-2000-0078666A 2000-12-19 2000-12-19 고집적 디램용 셀 커패시터의 제조방법 KR100382610B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078666A KR100382610B1 (ko) 2000-12-19 2000-12-19 고집적 디램용 셀 커패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0078666A KR100382610B1 (ko) 2000-12-19 2000-12-19 고집적 디램용 셀 커패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR20020049487A KR20020049487A (ko) 2002-06-26
KR100382610B1 true KR100382610B1 (ko) 2003-05-09

Family

ID=27683449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0078666A KR100382610B1 (ko) 2000-12-19 2000-12-19 고집적 디램용 셀 커패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR100382610B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434704B1 (ko) * 2001-12-28 2004-06-07 주식회사 하이닉스반도체 반도체소자의캐패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR20020049487A (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
KR100400246B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100639200B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
JP3683764B2 (ja) メモリ素子のキャパシタ製造方法
KR100415516B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100587082B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100342873B1 (ko) 반도체장치의 커패시터 제조방법
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100434704B1 (ko) 반도체소자의캐패시터 및 그 제조방법
KR100326240B1 (ko) 메모리소자의커패시터제조방법
KR100297101B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100546163B1 (ko) 반도체소자의 캐패시터 형성방법
KR100702116B1 (ko) 고유전체 커패시터를 갖는 반도체 소자의 제조 방법
US6653197B2 (en) Method for fabricating capacitor of semiconductor device
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR20020045750A (ko) 반도체 소자의 캐패시터 제조방법
KR100440777B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000033119A (ko) 탄탈륨 옥사이드를 포함하는 커패시터의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee